CN114138044A - 一种低功耗高瞬态ldo电路 - Google Patents

Abstract

本发明设计了一种低功耗高瞬态LDO电路，包括动态偏置电路、AB类互补运算放大器、功率输出级。动态偏置采用微分采样输出端的失调电压，并提高运算放大器的工作电流以大幅提高运放的带宽和压摆率；AB类互补运放接受动态偏置的控制，引入负载失配和动态极点补偿，以提高LDO的系统稳定性，运放的输出直接控制功率管栅极快速充放电，并调整放电管的瞬态电流以减小电压过冲；功率级包括功率调整管、放电管和补偿电路，功率调整管受运放的控制快速调整输出电流以稳定输出电压，放电管由预防调整瞬态电流以减小过冲，补偿电路通过动态偏置的控制以减小LDO系统受工艺角、输入电压、温度的影响。本发明保障超高瞬态响应的同时，实现31.7nA的静态功耗。

Description

一种低功耗高瞬态LDO电路

技术领域

本发明设计了一款低压差线性稳压器，用于数模混合或者数字模块供电，属于集成电路的电源管理模块的技术领域。

背景技术

低压差线性稳压源(LDO)具有较小的芯片面积和较高的电源电压抑制与快速的时域响应，广泛应用在超大规模集成电路的电源管理模块中。本发明设计了一款具有较高电源电压抑制比、超高瞬态响应和超低功耗的LDO架构。

对于低压差线性稳压源(LDO)来说，能够隔绝电源噪声以及针对不同的电流负载进行快速地调节是十分重要的。而减小功耗的有两个设计方向，一个是降低输入与输出电压的压差。但是过小的压差使得功率管的过驱动电压较低，当小电流负载的时候，使得功率管进入线性区，而且一味减少压差也不符合实际行业需要。而另一种方法是通过降低LDO自身的静态功耗，即提高其电流转化效率从而实现低功耗的目标。但是过小的静态电流会使得运放的增益和带宽下降，从而降低其瞬态响应。

本发明的思路是通过微分器采样输出纹波的变化，只有当负载高频率变化时，动态偏置可提供较大的工作电流，以提升其带宽和压摆率从而对功率管栅极快速充放电实现高瞬态。而当输出级稳定时，整个LDO系统处在亚阈值状态从而保证低功耗，LDO功耗与负载调整的频率和大小有关而与负载电流大小无关。

发明内容

本发明的目的设计一款高瞬态低功耗的LDO电路，作为移动系统的芯片内部的电源管理模块，在保证高性能的同时，大幅降低静态电流，以增加电池的使用时间。

为实现上述目的，本发明采取以下技术方案：

所述LDO的整体结构，包括微分动态偏置电路，轨到轨AB类互补运算放大器(简称运放)，功率输出级；在SMIC180nm工艺下，输入电压2.5-3.6V，输出1.2V电压，负载电容2pf-100pf，可输出10μA至20mA的负载电流，LDO面积约为0.02平方毫米，版图面积较小；

其中，微分动态偏置电路，产生静态的亚阈值电流和动态的工作补偿电流。

其中，轨到轨AB类互补运算放大器受动态偏置电路控制其增益和带宽。

其中，功率输出级的深阱NMOS管栅极受反馈回路控制并迅速调整输出电流，稳定输出电压。

所述LDO系统的各模块连接关系如下：

微分动态偏置电路连接与轨到轨AB类互补运算放大器电流管的栅极、补偿电路的栅极，并通过采样电容检测输出电压的变化；运算放大器输出连接到功率输出级的深阱NMOS管的栅极和放电管的栅极；功率输出级中放电管的栅极与轨到轨AB类互补运算放大器的输出连接，功率调整管的栅极与轨到轨AB类互补运算放大器和补偿电路连接，输出端口除提供负载电流外，与动态偏置的检测电容相连接。

本发明的低压差线性稳压器的稳压过程具体包括如下步骤：

步骤1、LDO为其他电路模块供电，稳定提供1.2V的电源电压和所需的负载电流。

步骤2、负载大小变化时，反馈回路开始工作，因其电流不能突变，动态偏置电路检测到之前电流与负载相乘的失调电压，通过缓冲级提高偏置电路的电流。

步骤3、轨到轨AB类互补运算放大器的偏置电路受动态偏置控制得到额外的补偿电流，运放的电流管栅源电压大幅度上升，提高运放的瞬时工作电流以增加运放的带宽和压摆率。

步骤4、补偿电路受动态偏置的控制同样给输出功率管的栅极产生放电电流或者充电电流，通过调整补偿电路的宽长比能够平衡欠压和过冲的幅度。

步骤5、AB类互补运放迅速调整功率级深阱NMOS管的栅压，功率级受运放和动态偏置的反馈控制调整负载电流从而稳定输出电压。

有益效果

本发明所设计的低压差线性稳压器系统与现有的LDO结构相比，有以下有益效果：

1.负载电流稳定时，LDO系统大部分工作于亚阈值区，整体功耗标准条件下31.7nA，在125℃高温、ff工艺角、3.6V高压输入的条件下静态电流128nA。

2.采用电压采样的动态偏置电路，并给运放补偿较大的工作电流，打破了负载电流与静态功耗成正比的设计架构。解决了传统LDO前馈设计从输出功率管的栅极采样电流导致负载电流较大时静态功耗线性增加的问题。

3.运算放大器的设计采用了轨到轨AB类互补运放的设计，并引入负载失配和动态极点补偿。轨到轨的共模输入可大幅提升失调电压的检测范围。设计失配负载和动态极点补偿，可降低第一级输出负载从而将极点拉至低频处，增加相位裕度，在不使用密勒补偿架构的同时，保障了系统的稳定性。与密勒补偿中所需大电容与大电阻相比，大幅度减小了版图面积。

4.较少的外围器件，整体设计无电阻，器件均为MOS管，所需电容仅为检测输出电压变化，对其电容精度和匹配度无任何要求。

附图说明

图1是本发明提出的LDO系统架构图

图2是本发明提出的LDO系统电路图

图3是扫描偏置变化时的闭环带宽的曲线簇

图4是扫描偏置变化及电压上冲时的功率管栅极充电电流曲线簇

图5是以NMOS为例的小信号模型图

图6是LDO在各工艺角下的静态功耗随温度变化的曲线图

图7是负载电流上升和下降时输出信号时域响应

图8是各工艺角下的电源调整率随温度变化曲线

图9是标准状态和PVT条件下的负载调整率变化的曲线图

图10是各工艺角下的系统开环相位裕度随温度变化曲线图

图11是各工艺角下的LDO系统电源电压抑制比曲线

具体实施方式

下面结合实施例以及附图对本发明一种超高瞬态超低功耗的LDO设计的各电路模块以及工作过程做进一步的说明和详细描述。

实施例1

结合基于SMIC180nm工艺库设计一款LDO电路的理论计算与实际设计以及测试结果介绍本发明。

整体LDO系统架构图和电路图如图1和图2所示。

一、连接方式

在图1和图2中，低功耗高瞬态LDO系统输入电源信号VDD和GND、输入基准电压V_ref，输出信号V_OUT。表1中总结了图2中所有晶体管的简称和其所代表的意义，因涉及晶体管数量众多，以下均以简称指代。

在图2中，M_i1、M_i2、M_i6、M_i9、M_i10、M_i13、M_i14、M_i17、M_i18、M_i19、M_i23、M_i24、M₁、M₂、M₆、M₇、M₈、M₉、M₁₃、M₁₅、M₁₆、M_P为PMOS晶体管；M_i3、M_i4、M_i5、M_i7、M_i8、M_i11、M_i12、M_i15、M_i16、M_i20、M_i21、M_i22、M_i2s、M_i26、M₃、M₄、M₅、M₁₀、M₁₁、M₁₂、M₁₄、M₁₇、M₁₈、M_D为NMOS晶体管。其中M_i1、M_i2、M_i6、M_i9、M_i17、M_i18、M_i19、M_i23、M₁、M₂、M₆、M₇、M₁₃、M₁₅的源级与VDD相连，M_P的漏极与VDD相连。M_i4、M_i5、M_i8、M_i12、M_i16、M_i20、M_i22、M_i26、M₅、M₁₀、M₁₁、M₁₂、M₁₄、M₁₈、M_D的源级与GND相连。所有PMOS的衬底均接VDD，所有NMOS的衬底均接GND。

M_i1的漏极与栅极短接并与M_i2的栅极、M_i6的栅极和M_i3的漏极相连。M_i14的栅漏短接并与M_i2的漏极和M_i3的栅极相连。M_i5的栅漏短接与M_i3的源级相连。M_i7与M_i8均栅漏短接，M_i7的栅极与M_i6的源级、M_i11的栅极相连，M_i8的栅极与M_i7的源级、M_i12的栅极、M_i16的栅极相连。M_i9与M_i10为栅漏短接的形式，M_i9的栅极与M_i10的源级、M_i13的栅极相连，M_i10的栅极与M_i11的漏极和M_i14的栅极相连，M_i11的源级与M_i12的漏极相连。电容C₁和C₂的一端接V_OUT，即LDO的输出端，以检测输出电压的欠压和过冲。C₁的另一端接M_i13的漏极、M_i14的源级和M_i17的栅极，C₂的另一端接M_i16的漏极、M_i15的源级和M_i20的栅极；M_i14的漏极和M_i15的漏极相连。M_i19的栅漏短接并与M_i20的漏极、M_i18的栅极相连。M_i17的漏极、M_i18的漏极、M_i21的漏极、M_i25的栅极相连形成biasn1。M_i21与M_i22的栅漏短接，M_i21的源级、M_i22的漏极和M_i26的栅极相连形成biasn。M_i25的源级和M_i26的漏极相连。M_i24、M_i20采用源漏短接的结构，M_i24的栅极形成biasp1并与M_i25的漏极相连，M_i23的栅极形成biasp并与M_i24的源级相连。

M₁、M₁₀、M₆、M₁₂源漏短接。M₁的栅极与M₂的栅极相连，M₁₀与M₁₁栅极相连。M₃的漏极与M₁的漏极相连，M₄的漏极与M₂的漏极相连，M₁₀的漏极与M₁₈的漏极相连，M₁₁的漏极与M₉的漏极相连。M₃和M₈的栅极接V_OUT，M₄和M₉的栅极接V_ref。M₅的栅极接bisan，M₅的漏极与M₃、M₄的源级相连。M₇的栅极接biasp，M₇的漏极与M₈、M₉的源级相连。M₆的栅极和漏极短接，与M₂的漏极、M₄的漏极、M₁₃的栅极相连，形成Rp。M₁₂的栅极和漏极短接，与M₁₁的漏极、M₉的漏极、M₁₄的栅极相连，形成Rn。M₁₃的漏极、M₁₄的漏极、M₁₆的漏极、M₁₇的漏极与M_P的栅极相连。M₁₅的栅极接biasp、M₁₆的栅极接biasp1；M₁₇的栅极接biasn1，M₁₈的栅极接biasn。M₁₅的漏极与M₁₆的源级相连，M₁₇的源级与M₁₈的漏极相连。M_D的栅极接Rn，M_P的源级与M_D的漏极相连，形成V_OUT。

二、理论计算

在图2中，M_i1至M_i5作为亚阈值偏置部分为整个LDO提供最基本的电流偏置，在输出负载无变化时保障整体电路工作在亚阈值状态。M_i17和M_i20的栅极通过电容感知V_OUT的变化，变化时提供较大的补偿电流。M_i13至M_i16有两个作用，其一是为M_i17和M_i20提供稳态时的亚阈值栅压，其二是当V_OUT因负载切换产生过冲时，由于电容两端电压不能突变，故M_i17和M_i20的栅压也跟随增加，M_i14的V_gs14增加，M_i15的V_gs15减小，能够保障在此支路上电阻较大以减小能量消耗。而M_i17和M_i20的互补结构，能够保障无论V_OUT过冲或欠压，均能够提供较大补偿电流。V_GSX为M_X晶体管的栅源电压，μ为载流子迁移率，C_Ox为晶体管单位面积的栅电容，V_TH为MOS晶体管的阈值电压，I_DX为M_X晶体管的漏极电流，

为晶体管M_X的宽长比。

(1)亚阈值偏置电路

偏置电路的最左端M_i1至M_i5构成亚阈值偏置，其中M_i14的宽长比是M_i13和M_i15的K倍，本设计中为32倍，流过M_i14是和M_i15的漏源电流分别为I_Di4和I_Di5。且M_i13和M_i15分别工作在截至区与亚阈值区附近。

V_GSi4＝V_GSi3+V_GSi5 (1)

I_Di5＝I_Di4＝I_OUT (2)

其中，I_Di4和I_Di5均可由亚阈值工作区的电流方程(3)确定。

式(3)中e为自然常数，ξ为亚阈值斜率因子(一般取1.5，大于1小于3)，I_D0为与工艺有关的特征电流，可由测量得到。输出的亚阈值电流I_OUT用上面三式方程联合确定。

(2)补偿电流

当V_OUT突然变化时，变化的V_OUr经检测电容会产生高频电流流入，电流的大小为检测电容与电压对时间微分的乘积。

C为检测电容C₁和C₂的电容值。如V_OUT过冲时，检测电容处产生电流，流经M_i14的电流增加，流经M_i15的电流减小。使得M_i20产生较大的补偿电流，可以增加运放的带宽。ΔV_GSi20为V_OUT的突变时，M_i20的栅源电压变化量，ΔI_i20为产生的补偿电流。

C_GSi20为M_i20栅极的寄生电容。I_i20为系统静态时的亚阈值电流。当V_OUT不再变化时，M_i17和M_i20的栅压将被缓慢复位至静态工作点，若输出变化频率较高，在栅极电压未完全复位时V_OUT再次出现变化，则偏置将会保持在较高静态电流水平，加强LDO的瞬态性能，实现对不同负载的自适应调整。检测电容的电容值C越大，M_i20的宽长比

越大，则产生的补偿电流越大，代表LDO系统的带宽和功率管栅极充放电电流越大，系统的瞬态响应越好。但过大的尺寸会造成瞬态功耗过大，导致系统调回静态的时间越长，使得平均功耗上升。需设计者根据实际需要设计尺寸。

(3)瞬态分析

首先对于欠压考虑，欠压的最大偏移V_dip和系统的调整时间Δt_dip由式(7)和式(8)决定，调整时间主要包括大信号响应和小信号响应构成，其中C_P为功率调整管的栅极电容，ΔI_OUT为负载电流的变化量，ΔV_P为所需调整栅压电压的变化量，I_SR+为充电电流，BW为系统的闭环带宽，C_L为负载电容，本发明中设计目标为100pF负载电容。

与之相对的系统过冲时最大偏移V_peak和调整时间Δt_peak如下：

由于没有片外较大的负载电容存在，导致集成在芯片内部的LDO模块具有较大的过冲。而增加LDO的瞬态响应性能则应增主要考虑提升环路的闭环带宽和充放电电流I_SR，我们所提出的LDO动态偏置结构，可以通过检测输出电压的变化，会迅速增加环路带宽，以减小环路的响应时间。

图3和图4是通过扫描偏置电流得到的闭环带宽曲线簇和充电电流的曲线簇，由图所示动态补偿电流使得LDO的系统瞬间功耗增加至2.2mA时，而环路闭环单位增益带宽接近87MHz，M_P栅极的充电电流由1μA在瞬态响应中逐渐提升至280μA。

图5展示了LDO的小信号模型。考虑到各级的输入输出阻抗，可将开环的传递函数写成如下的表达式(11)。g_mX为M_X晶体管的跨导，C_gdX为M_X晶体管栅极和漏极之间的寄生电容，C_gsX为M_X晶体管栅极和源极之间的寄生电容，R为负载阻抗，r_oX为晶体管M_X的小信号输出电阻，C_L为负载电容，C_E为M₁和M₂晶体管栅极的对地电容。

在第一级的小信号中，我们通过对M₁和M₂引入约为3∶4的失配去提升V_OUT1的电压，即M₁和M₂的宽长比之比为3∶4，使得第二级运放静态时工作在亚阈值区，最大程度的减小功耗。在第一级的输出节点采用了动态极点补偿，即通过二极管形式连接的M₆，可以随着输出电流的变化动态降低此级的输出电阻，进行动态的频率补偿。经补偿后的运放除了功率管栅极和输出级以外没有低频极点，故可将其等效为单级运放。

三、工程设计

基于SMIC180nm工艺库，我们设计了一款输入电压2.5V至3.6V，输出电压1.2V，负载电流范围10μA至20mA的LDO电路。表1汇总了所有器件的设计参数。

三、测试结果

由图6展示在tt、ss、ff工艺角下静态功耗随温度的变化。在标准状态(TT，3.0V，40℃)下，前仿静态电流后仿32nA。在不同工艺角(ss、ff)以及不同温度(-40℃至125℃)情况下，后仿最大静态电流为128nA。

由图7所示，在工艺角、温度、电源电压等不同PVT(process，voltage，temperature，PVT)组合的最差情况下(即ss工艺角)，负载电流上升时输出电压到达1.2V(±5％)，后仿用时49.241ns；负载电流下降时输出电压到达1.2V(±5％)，后仿用时74.609ns。整体来说，时域响应性能较优。图8显示标准状态下最差供电电压调整率后仿为0.61mV/V。图9展示了tt、ff、ss工艺角下负载调整率随温度的变化曲线，标准状态下最差负载调整率为-0.3985％。

图10中展示了各个工艺角下相位裕度随温度的变化情况，一般情况下在50°以上。通过相对应的时域仿真图分析得出系统即使在极端工艺角下系统依旧稳定。

在图11中展示了本发明设计的在极端工艺角和温度条件下的电源电压抑制，在超低功耗的要求下，在tt工艺角的测试中，一般具有60dB以上的电源纹波抑制，具有较好的电源纹波抑制的性能。

表2较为全面的展示了本发明前后仿的技术指标汇总，涵盖了各个指标在不同温度，不同电源电压以及不同工艺角下的性能参数，同时标注了在何种工艺角下，性能指标最差。

表1晶体管设计参数汇总

表2电路前后仿指标汇总

Claims (2)

1.一种低功耗高瞬态LDO电路，其特征在于：LDO系统输入电源信号VDD和GND、输入基准电压V_ref，输出信号V_OUT；

M_i1、M_i2、M_i6、M_i9、M_i10、M_i13、M_i14、M_i17、M_i18、M_i19、M_i23、M_i24、M₁、M₂、M₆、M₇、M₈、M₉、M₁₃、M₁₅、M₁₆、M_P为PMOS晶体管；M_i3、M_i4、M_i5、M_i7、M_i8、M_i11、M_i12、M_i15、M_i16、M_i20、M_i21、M_i22、M_i25、M_i26、M₃、M₄、M₅、M₁₀、M₁₁、M₁₂、M₁₄、M₁₇、M₁₈、M_D为NMOS晶体管；其中M_i1、M_i2、M_i6、M_i9、M_i17，、M_i18、M_i19、M_i23、M₁、M₂、M₆、M₇、M₁₃、M₁₅的源级与VDD相连，M_P的漏极与VDD相连；M_i4、M_i5、M_i8、M_i12、M_i16、M_i20、M_i22、M_i26、M₅、M₁₀、M₁₁、M₁₂、M₁₄、M₁₈、M_D的源级与GND相连；所有PMOS晶体管的衬底均接VDD，所有NMOS晶体管的衬底均接GND；

M_i1的漏极与栅极短接并与M_i2的栅极、M_i6的栅极和M_i3的漏极相连；M_i14的栅漏短接并与M_i2的漏极和M_i3的栅极相连；M_i5的栅漏短接与M_i3的源级相连；M_i7与M_i8均栅漏短接，M_i7的栅极与M_i6的源级、M_i11的栅极相连，M_i8的栅极与M_i7的源级、M_i12的栅极、M_i16的栅极相连；M_i9与M_i10为栅漏短接的形式，M_i9的栅极与M_i10的源级、M_i13的栅极相连，M_i10的栅极与M_i11的漏极和M_i14的栅极相连，M_i11的源级与M_i12的漏极相连；电容C₁和C₂的一端接V_OUT，即LDO的输出端，以检测输出电压的欠压和过冲；C₁的另一端接M_i13的漏极、M_i14的源级和M_i17的栅极，C₂的另一端接M_i16的漏极、M_i15的源级和M_i20的栅极；M_i14的漏极和M_i15的漏极相连；M_i19的栅漏短接并与M_i20的漏极、M_i18的栅极相连；M_i17的漏极、M_i18的漏极、M_i21的漏极、M_i25的栅极相连形成biasn1；M_i21与M_i22的栅漏短接，M_i21的源级、M_i22的漏极和M_i26的栅极相连形成biasn；M_i25的源级和M_i26的漏极相连；M_i24、M_i23采用源漏短接的结构，M_i24的栅极形成biasp1并与M_i25的漏极相连，M_i23的栅极形成biasp并与M_i24的源级相连；

M₁、M₁₀、M₆、M₁₂源漏短接；M₁的栅极与M₂的栅极相连，M₁₀与M₁₁栅极相连；M₃的漏极与M₁的漏极相连，M₄的漏极与M₂的漏极相连，M₁₀的漏极与M₁₈的漏极相连，M₁₁的漏极与M₉的漏极相连；M₃和M₈的栅极接V_OUT，M₄和M₉的栅极接V_ref；M₅的栅极接bisan，M₅的漏极与M₃、M₄的源级相连；M₇的栅极接biasp，M₇的漏极与M₈、M₉的源级相连；M₆的栅极和漏极短接，与M₂的漏极、M₄的漏极、M₁₃的栅极相连，形成Rp；M₁₂的栅极和漏极短接，与M₁₁的漏极、M₉的漏极、M₁₄的栅极相连，形成Rn；M₁₃的漏极、M₁₄的漏极、M₁₆的漏极、M₁₇的漏极与M_P的栅极相连；M₁₅的栅极接biasp、M₁₆的栅极接biasp1；M₁₇的栅极接biasn1，M₁₈的栅极接biasn；M₁₅的漏极与M₁₆的源级相连，M₁₇的源级与M₁₈的漏极相连；M_D的栅极接Rn，M_P的源级与M_D的漏极相连，形成V_OUT。

2.根据权利要求1所述的电路，其特征在于：M_i1至M_i5作为亚阈值偏置部分为整个LDO提供最基本的电流偏置，在输出负载无变化时保障整体电路工作在亚阈值状态；M_i17和M_i20的栅极通过电容感知V_OUT的变化，变化时提供补偿电流；V_GSX为M_X晶体管的栅源电压，μ为载流子迁移率，C_OX为晶体管单位面积的栅电容，V_TH为MOS晶体管的阈值电压，I_DX为M_X晶体管的漏极电流，

为晶体管M_X的宽长比；

(1)亚阈值偏置电路

偏置电路的最左端M_i1至M_i5构成亚阈值偏置，其中M_i14的宽长比是M_i13和M_i15的K倍，K为32倍，流过M_i14是和M_i15的漏源电流分别为I_Di4和I_Di5；且M_i13和M_i15分别工作在截至区与亚阈值区附近；

V_GSi4＝V_GSi3+V_GSi5 (1)

I_Di5＝I_Di4＝I_OUT (2)

其中，I_Di4和I_Di5均由亚阈值工作区的电流方程(3)确定；

式(3)中e为自然常数；ξ为亚阈值斜率因子，大于1小于3；I_D0由测量得到；输出的亚阈值电流I_OUT用上面三式方程联合确定；

(2)补偿电流

当V_OUT突然变化时，变化的V_OUT经检测电容会产生高频电流流入，电流的大小为检测电容与电压对时间微分的乘积；

C为检测电容C₁和C₂的电容值；如V_OUT过冲时，检测电容处产生电流，流经M_i14的电流增加，流经M_i15的电流减小；ΔV_GSi20为V_OUT的突变时，M_i20的栅源电压变化量，ΔI_i20为产生的补偿电流；

C_GSi20为M_i20栅极的寄生电容；I_i20为系统静态时的亚阈值电流；当V_OUT不再变化时，M_i17和M_i20的栅压将被缓慢复位至静态工作点，若输出变化频率较高，在栅极电压未完全复位时V_OUT再次出现变化，加强LDO的瞬态性能，实现对不同负载的自适应调整；检测电容的电容值C越大，M_i20的宽长比

越大，则产生的补偿电流越大，代表LDO系统的带宽和功率管栅极充放电电流越大，系统的瞬态响应越好；

(3)瞬态分析

首先对于欠压考虑，欠压的最大偏移V_dip和系统的调整时间Δt_dip由式(7)和式(8)决定，其中C_P为功率调整管的栅极电容，ΔI_OUT为负载电流的变化量，ΔV_P为所需调整栅压电压的变化量，I_SR+为充电电流，BW为系统的闭环带宽，C_L为负载电容；

与之相对的系统过冲时最大偏移V_peak和调整时间Δt_peak如下：

考虑到各级的输入输出阻抗，将开环的传递函数写成如下的表达式(11)；g_mX为M_X晶体管的跨导，C_gdX为M_X晶体管栅极和漏极之间的寄生电容，C_gsX为M_X晶体管栅极和源极之间的寄生电容，R为负载阻抗，r_oX为晶体管M_X的小信号输出电阻，C_L为负载电容，C_E为M₁和M₂晶体管栅极的对地电容；

在第一级的小信号中，通过对M₁和M₂引入为3∶4的失配去提升V_OUT1的电压，即M₁和M₂的宽长比之比为3∶4，使得第二级运放静态时工作在亚阈值区，最大程度的减小功耗；在第一级的输出节点采用了动态极点补偿，即通过二极管形式连接的M₆，随着输出电流的变化动态降低此级的输出电阻，进行动态的频率补偿。

Images