CN114265460A - 一种片内集成式频率补偿可调的低压差线性稳压器 - Google Patents

Abstract

本发明公开了一种片内集成式频率补偿可调的低压差线性稳压器，包括：误差放大器、驱动增强模块、输出级、电阻分压器以及频率补偿网络；其中频率补偿网络包括PMOS管M₄₁、M₄₂、M₄₃...M_4N，PMOS管M₄₂、M₄₃...M_4N的栅极接PMOS功率管M_P的栅极；漏极分别与开关K₂、K₃...K_N一端相连，开关K₂、K₃...K_N的另一端以及PMOS管M₄₁的漏极连接在一起，连接的公共端与零点补偿电阻R₃、调零电阻R₄相连，R₃的另一端与功率管M_P的漏极相连；R₄的另一端与补偿电容C₁相连，同时通过NMOS管M₅接地，补偿电容C₁另一端与电阻分压器的反馈输出端相连。本发明可以根据实际使用情况对相位裕度任意调节，以及改变电路的极点位置，驱动增强模块采用自偏置技术，提高电路的响应速度。

Description

一种片内集成式频率补偿可调的低压差线性稳压器

技术领域

本发明涉及低压差线性稳压器，特别涉及一种片内集成式频率补偿可调的低压差线性稳压器。

背景技术

现代电子产品离不开电源设备，如智能手机、电话手表、电脑等，当电源电压或电流不稳定时，电子设备无法正常运行，而低压差线性稳压器(LDO)能够给电子设备提供一个稳定可靠的电源。

如图1所示，传统的LDO稳压器是利用负载电容C_L的等效串联电阻ESR来对系统环路进行频率补偿。

该电路主极点为

次主极点为

次级点为

其中R₀为运放的输出阻抗，C_G为功率管MP的栅端电阻。

LDO要有较大的带负载能力则输出端负载通常较小，要想使LDO的环路稳定则必然要使输出端极点P₁作为环路的主极点，因此需要输出端外接较大的频率补偿电容，从而在输出端节点产生极点频率较小的主极点，而外接电容又会使LDO环路中产生一个次级点P₂，这个极点通常位于环路的单位增益带宽内，这会影响环路的稳定性。为了消除这个次级点的影响，直接的方法就是通过外接电容自身的等效串联电阻ESR来共同产生一个接近于次级点P₂的零点，可以产生合适的ESR零点与次级点相抵消，于是LDO环路稳定。误差放大器的输出阻抗与功率管的栅电容产生极点P₃一般位于相对于主极点的高频段，并处于单位增益带宽外附近。LDO在负载较轻时，输出端的主极点较小，主极点与次级点的距离较远，环路较稳定。LDO环路稳定性最差时出现在重负载情况下，此时主极点随负载电阻的减小而增大，此时电路的单位增益带宽和次级点的相对位置决定着环路的相位裕度，从而影响环路的稳定性。同时该方法对片外电容的要求较高，对电容的ESR电阻有一定的要求。

现有技术中对系统环路进行频率补偿的方法，还包括密勒补偿、零极点跟踪补偿等。

密勒补偿是一种最常用到的频率补偿方法，如图2所示的LDO采用控制零点的密勒补偿，通过调零电阻可以实现一个左半平面的零点，提高环路的相位裕度，保证环路的稳定性。

然而该补偿方法受限于负载变化范围的限制，当LDO为片内集成LDO时，由于负载相对固定，变化较小，该补偿方法可以有效对相位裕度进行补偿。但当负载变化较大时，该方法并不适用。

图2中各零极点分别为

当1/g_MP小于调零电阻R₀时，Z₁将变为左半平面的零点，由此可以有效提高电路的相位裕度。但当负载电流变化时，g_MP也将发生变化，因此Z₁的位置将随负载电流的大小而变化。在负载电流很大的情况下，环路将变得不稳定，因此该方法并不适合于负载电流变化较大的情况。

由于单纯的密勒补偿无法满足实际需求，因此提出了图3所示的改进型密勒补偿架构，该架构中R₀是R_N的10倍，在轻载和重载的情况下，分别控制V_ctrl，从而实现不同情况下的应用。但该方法增加了设计的复杂性，当外界环境突然发生变化时，该电路必须有额外的控制环路使其能自动控制V_ctrl的开启或者关断，从而保证环路的稳定性。

2002年，C.K.Chava等人在国际会议上提出了一种零极点跟踪补偿方法，文献名字为《Pole-zero tracking frequency compensation for low dropout regulator》。其中，零极点追踪电路如图4所示，由一个PMOS管和电容组成，由于M7和电容C_CC相连，没有对地的导通电流，因此M7的漏源电压为零，当M7导通时，必然处于深度线性区。M7的等效电阻为

从上式可以看到，M7管的等效电阻和功率管栅源电压的绝对值成反比。负载电阻R_L在驱动管工作在饱和区时有

此时电路的零点频率为

比较R₇和R_L的表达式，如果选择合适的M7的宽长比可以使其等于

从而达到Z₀抵消P₀的作用。但是现有的零极点跟踪补偿方法，不能根据实际使用情况对相位裕度任意调节。LDO要想稳定工作，需要具有良好的相位裕度，相位裕度过低容易引起电路输出震荡。

发明内容

本发明目的是：提供一种片内集成式频率补偿可调的低压差线性稳压器，可以根据实际使用情况对相位裕度任意调节，提高电路的响应速度。

本发明的技术方案是：

一种片内集成式频率补偿可调的低压差线性稳压器，所述低压差线性稳压器，即LDO包括：误差放大器、驱动增强模块、输出级、电阻分压器以及频率补偿网络；其中：

输出级，采用PMOS功率管M_P，功率管M_P的源极接电源V_dd，漏极为LDO的输出端V_OUT，连接负载端，栅极为输入控制端；

驱动增强模块，输出端连接功率管M_P的栅极；

电阻分压器，连接输出端V_OUT，输出反馈电压V_A到误差放大器；

误差放大器，正输入端接基准电压V_ref，负输入端接反馈电压V_A，输出端接功率管M_P的栅极；

频率补偿网络，包括PMOS管M₄₁、M₄₂、M₄₃...M_4N，开关K₂、K₃...K_N，零点补偿电阻R₃、调零电阻R₄、补偿电容C₁、NMOS管M₅；其中：

PMOS管M₄₂、M₄₃...M_4N的源极接电源V_dd，栅极接PMOS功率管M_P的栅极；PMOS管M₄₂、M₄₃...M_4N的漏极分别与开关K₂、K₃...K_N一端相连，开关K₂、K₃...K_N的另一端以及PMOS管M₄₁的漏极连接在一起，连接的公共端与零点补偿电阻R₃、调零电阻R₄相连，零点补偿电阻R₃的另一端与功率管M_P的漏极相连；调零电阻R₄的另一端与补偿电容C₁相连，同时通过NMOS管M₅接地，补偿电容C₁另一端与电阻分压器的反馈输出端相连。

优选的，所述电阻分压器包括分压电阻R₁、R₂，功率管M_P的漏极接分压电阻R₁，分压电阻R₁的另一端与分压电阻R₂相连，分压电阻R₂另一端接地，分压电阻R₁、R₂的公共端产生反馈电压V_A。

优选的，所述误差放大器A₁的输出端与功率管M_P之间还连接有NMOS管M₁和M₂组成的级联结构；误差放大器A₁的输出端接NMOS管M₁的栅极，NMOS管M₁的源极接地，漏极接NMOS管M₂的源极，NMOS管M₂的漏极接功率管M_P的栅极，NMOS管M₂的栅极接偏置电压V_b2。

优选的，所述驱动增强模块包括PMOS管M₃、NMOS管M₆、电阻R₀、R₆；所述NMOS管M₆的源端接地，栅极接偏置电压V_b3，漏级接电阻R₆的同时接PMOS管M₃的栅极；PMOS管M₃与电阻R₆组成自偏置结构；PMOS管M₃的源端接电阻R₀，R₀的另一端接电源V_dd，PMOS管的漏端与R₆相连同时连接到功率管M_P的栅极。

优选的，所述的PMOS管M₄₂、M₄₃...M_4N分别由K₂、K₃...K_N控制接入作为补偿管，接入补偿管数量的不同将产生不同的补偿效果；通过控制开关K₂、K₃...K_N，根据实际使用情况对相位裕度调节。

优选的，所述负载端包括负载电阻R_L和负载电容C_L。

优选的，当负载电阻R_L降低，驱动电流增大时，功率管M_P需要驱动更重的负载，因此栅极电压V_G变小；所述驱动增强模块的PMOS管M₃工作在饱和区的电流I_d进一步增大，为功率管M_P的寄生电容充电，进而提高电路的响应速度。

优选的，所述开关K₂、K₃...K_N通过寄存器或逻辑电路实现开关控制。

优选的，所述NMOS管M₅的栅极接偏置电压V_b1，漏极接调零电阻R₄，源极接地，通过控制偏置电压V_b1的大小调节PMOS管M₄₁、M₄₂、M₄₃...M_4N的工作状态。

本发明的优点是：

1、本发明的片内集成式频率补偿可调的低压差线性稳压器，补偿管M₄₂、M₄₃...M_4N分别由K₂、K₃...K_N控制，补偿管数量的不同将产生不同的补偿效果，通过开关控制K₂、K₃...K_N，可以根据实际使用情况对相位裕度任意调节。

2、本发明的低压差线性稳压器，补偿网络中电阻R₃、R₄控制零点位置、C₁控制极点位置，补偿管M₄₁、M₄₂...M_4N的导通电阻控制极点位置，M₅控制M₄₁、M₄₂...M_4N的工作状态，为电路提供不同大小的漏源电阻r_ds，从而改变电路的极点位置。

3、本发明的低压差线性稳压器，驱动增强模块采用自偏置技术设计，提高电路的响应速度。

附图说明

下面结合附图及实施例对本发明作进一步描述：

图1为传统LDO稳压器的原理图；

图2为采用密勒补偿的LDO稳压器的原理图；

图3为改进密勒补偿的LDO稳压器的原理图；

图4为零极点跟踪补偿的LDO稳压器的原理图；

图5为本发明片内集成式频率补偿可调的低压差线性稳压器原理图；

图6为实施例中V_DD＝3.3V时不同负载情况下电路相位裕度仿真结果；

图7为实施例中V_DD＝1.6V时不同负载情况下电路相位裕度仿真结果；

图8为实施例中V_DD＝3.3V时驱动增强模块仿真结果。

具体实施方式

如图5所示，本发明的片内集成式频率补偿可调的低压差线性稳压器，包括：误差放大器、驱动增强模块、输出级、电阻分压器以及频率补偿网络。

输出级，采用PMOS功率管M_P，功率管M_P的源极接电源V_dd，漏极为LDO的输出端V_OUT，连接负载电阻R_L和负载电容C_L，栅极为输入控制端。PMOS功率管为了提供大驱动电流通常具有很大的宽长比，宽长比的增加在带来面积增大的同时必然会使得寄生电容增大。

电阻分压器，包括分压电阻R₁、R₂，功率管M_P的漏极，即输出端V_OUT接分压电阻R₁，分压电阻R₁的另一端与分压电阻R₂相连，分压电阻R₂另一端接地，分压电阻R₁、R₂的公共端产生反馈电压V_A，输出反馈电压V_A到误差放大器；

误差放大器，正输入端接基准电压V_ref，负输入端接电阻分压器反馈电压V_A，误差放大器A₁的输出端与功率管M_P之间连接有NMOS管M₁和M₂组成的级联结构，提高电路增益；误差放大器A₁的输出端接NMOS管M₁的栅极，NMOS管M₁的源极接地，漏极接NMOS管M₂的源极，NMOS管M₂的漏极接功率管M_P的栅极，NMOS管M₂的栅极接偏置电压V_b2，对电路开启状态进行控制。

该误差放大器是将输入参考V_ref与反馈电压V_A进行比较，由于误差放大器增益较高，其能将输入两端的电压差放大增益A倍，该误差经LDO负反馈环路处理后反馈回误差放大器的负输入端。误差放大器的钳位作用使得两个输入端“虚短”，此时V_A＝V_ref。

因此得到

通过调整电阻分压器的电阻R₁和R₂的比例，可以实现LDO不同电压的输出。

驱动增强模块，包括PMOS管M₃、NMOS管M₆、电阻R₀、R₆；所述NMOS管M₆的源端接地，栅极接偏置电压V_b3，漏级接电阻R₆的同时接PMOS管M₃的栅极；PMOS管M₃与电阻R₆组成自偏置结构；PMOS管M₃的源端接电阻R₀，R₀的另一端接电源V_dd，PMOS管的漏端与R₆相连同时连接到功率管M_P的栅极。

当负载电阻R_L降低，驱动电流增大时，功率管M_P需要驱动更重的负载，因此栅极电压V_G变小；所述驱动增强模块的PMOS管M₃工作在饱和区的电流I_d为

V_DS增大，电流I_d增大。

V_B＝V_dd-V_DS-I_d·R₀-I_d·R₆；

因此V_B降低，I_d进一步增大，I_d增大会使得更大的电流给为功率管M_P的寄生电容充电，进而提高电路的响应速度。

频率补偿网络，包括PMOS管M₄₁、M₄₂、M₄₃...M_4N，开关K₂、K₃...K_N，零点补偿电阻R₃、调零电阻R₄、补偿电容C₁、NMOS管M₅；其中：

PMOS管M₄₂、M₄₃...M_4N的源极接电源V_dd，栅极接PMOS功率管M_P的栅极；PMOS管M₄₂、M₄₃...M_4N的漏极分别与开关K₂、K₃...K_N一端相连，开关K₂、K₃...K_N的另一端以及PMOS管M₄₁的漏极连接在一起，连接的公共端与零点补偿电阻R₃、调零电阻R₄相连，零点补偿电阻R₃的另一端与功率管M_P的漏极相连；调零电阻R₄的另一端与补偿电容C₁相连，同时通过NMOS管M₅接地，补偿电容C₁另一端与电阻分压器的反馈输出端相连。所述NMOS管M₅的栅极接偏置电压V_b1，漏极接调零电阻R₄，源极接地，通过控制偏置电压V_b1的大小调节PMOS管M₄₁、M₄₂、M₄₃...M_4N的工作状态。

LDO要想稳定工作，需要具有良好的相位裕度，相位裕度过低容易引起电路输出震荡。所述的PMOS管M₄₂、M₄₃...M_4N分别由K₂、K₃...K_N控制接入作为补偿管，接入补偿管数量的不同将产生不同的补偿效果；所述开关K₂、K₃...K_N，通过寄存器或逻辑电路实现开关控制，根据实际使用情况对相位裕度调节。

补偿网络中，电阻R₃和R₄为补偿网络提供零点，电容C1的大小可改变电路的极点。M₅控制补偿管M₄₁、M₄₂...M_4N的工作状态，补偿管M₄₁、M₄₂...M_4N的导通，为电路提供不同大小的漏源电阻r_ds，从而改变电路的极点位置。

分别对频率补偿管M₄₁、M₄₂、M₄₃...M_4N的接入数量进行仿真，仿真结果如图6所示。可以看到，随着接入补偿管的数量增大，电路的相位裕度由小变大。当V_DD＝3.3V时，负载电阻分别接0.5Ω、1Ω以及2Ω时，在补偿管为6个时，电路相位裕度达到45°，当补偿管达到15个时，相位裕度增大，达到76°。当负载电阻不同时，尤其是负载较重时，相位裕度会降低。

当V_DD＝1.6V时，负载电阻分别接0.5Ω、1Ω以及2Ω时，对电路相位裕度进行仿真，仿真结果如图7所示。在补偿管为6个时，电路相位裕度达到42.3°，当补偿管达到15个时，相位裕度增大，达到76.6°。

图6和图7的仿真结果表明，该电路架构的相位裕度受电源电压的影响较小，实用性很强。

对系统进行仿真，仿真结果如图8所示，当负载电阻从2Ω下降到0.5Ω时，负载电流逐渐增大，栅压V_G变小，电压V_B随负载电流的增大而减小，通过M₃管的电流I_d随之增大。I_d的增大会让电路的响应速度变快。

上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰，都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种片内集成式频率补偿可调的低压差线性稳压器，其特征在于，所述低压差线性稳压器，即LDO包括：误差放大器、驱动增强模块、输出级、电阻分压器以及频率补偿网络；其中：

输出级，采用PMOS功率管M_P，功率管M_P的源极接电源V_dd，漏极为LDO的输出端V_OUT，连接负载端，栅极为输入控制端；

驱动增强模块，输出端连接功率管M_P的栅极；

电阻分压器，连接输出端V_OUT，输出反馈电压V_A到误差放大器；

误差放大器，正输入端接基准电压V_ref，负输入端接反馈电压V_A，输出端接功率管M_P的栅极；

频率补偿网络，包括PMOS管M₄₁、M₄₂、M₄₃...M_4N，开关K₂、K₃...K_N，零点补偿电阻R₃、调零电阻R₄、补偿电容C₁、NMOS管M₅；其中：

PMOS管M₄₂、M₄₃...M_4N的源极接电源V_dd，栅极接PMOS功率管M_P的栅极；PMOS管M₄₂、M₄₃...M_4N的漏极分别与开关K₂、K₃...K_N一端相连，开关K₂、K₃...K_N的另一端以及PMOS管M₄₁的漏极连接在一起，连接的公共端与零点补偿电阻R₃、调零电阻R₄相连，零点补偿电阻R₃的另一端与功率管M_P的漏极相连；调零电阻R₄的另一端与补偿电容C₁相连，同时通过NMOS管M₅接地，补偿电容C₁另一端与电阻分压器的反馈输出端相连。

2.根据权利要求1所述的片内集成式频率补偿可调的低压差线性稳压器，其特征在于，所述电阻分压器包括分压电阻R₁、R₂，功率管M_P的漏极接分压电阻R₁，分压电阻R₁的另一端与分压电阻R₂相连，分压电阻R₂另一端接地，分压电阻R₁、R₂的公共端产生反馈电压V_A。

3.根据权利要求1所述的片内集成式频率补偿可调的低压差线性稳压器，其特征在于，所述误差放大器A₁的输出端与功率管M_P之间还连接有NMOS管M₁和M₂组成的级联结构；误差放大器A₁的输出端接NMOS管M₁的栅极，NMOS管M₁的源极接地，漏极接NMOS管M₂的源极，NMOS管M₂的漏极接功率管M_P的栅极，NMOS管M₂的栅极接偏置电压V_b2。

4.根据权利要求3所述的片内集成式频率补偿可调的低压差线性稳压器，其特征在于，所述驱动增强模块包括PMOS管M₃、NMOS管M₆、电阻R₀、R₆；所述NMOS管M₆的源端接地，栅极接偏置电压V_b3，漏级接电阻R₆的同时接PMOS管M₃的栅极；PMOS管M₃与电阻R₆组成自偏置结构；PMOS管M₃的源端接电阻R₀，R₀的另一端接电源V_dd，PMOS管的漏端与R₆相连同时连接到功率管M_P的栅极。

5.根据权利要求3所述的片内集成式频率补偿可调的低压差线性稳压器，其特征在于，所述的PMOS管M₄₂、M₄₃...M_4N分别由K₂、K₃...K_N控制接入作为补偿管，接入补偿管数量的不同将产生不同的补偿效果；通过控制开关K₂、K₃...K_N，根据实际使用情况对相位裕度调节。

6.根据权利要求1所述的片内集成式频率补偿可调的低压差线性稳压器，其特征在于，所述负载端包括负载电阻R_L和负载电容C_L。

7.根据权利要求6所述的片内集成式频率补偿可调的低压差线性稳压器，其特征在于，当负载电阻R_L降低，驱动电流增大时，功率管M_P需要驱动更重的负载，因此栅极电压V_G变小；所述驱动增强模块的PMOS管M₃工作在饱和区的电流I_d进一步增大，为功率管M_P的寄生电容充电，进而提高电路的响应速度。

8.根据权利要求5所述的片内集成式频率补偿可调的低压差线性稳压器，其特征在于，所述开关K₂、K₃...K_N通过寄存器或逻辑电路实现开关控制。

9.根据权利要求1所述的片内集成式频率补偿可调的低压差线性稳压器，其特征在于，所述NMOS管M₅的栅极接偏置电压V_b1，漏极接调零电阻R₄，源极接地，通过控制偏置电压V_b1的大小调节PMOS管M₄₁、M₄₂、M₄₃...M_4N的工作状态。

Images