CN115113680B - 频率补偿电路、稳压电路、电路的工作方法、装置及芯片 - Google Patents

频率补偿电路、稳压电路、电路的工作方法、装置及芯片 Download PDF

Info

Publication number
CN115113680B
CN115113680B CN202210869349.3A CN202210869349A CN115113680B CN 115113680 B CN115113680 B CN 115113680B CN 202210869349 A CN202210869349 A CN 202210869349A CN 115113680 B CN115113680 B CN 115113680B
Authority
CN
China
Prior art keywords
transistor
pole
circuit
compensation
voltage stabilizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210869349.3A
Other languages
English (en)
Other versions
CN115113680A (zh
Inventor
赵东艳
原义栋
王硕
李纪平
郭亚东
孟逸飞
梁伊曼
肖知明
靳嘉桢
李小娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nankai University
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
Nankai University
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nankai University, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical Nankai University
Priority to CN202210869349.3A priority Critical patent/CN115113680B/zh
Publication of CN115113680A publication Critical patent/CN115113680A/zh
Application granted granted Critical
Publication of CN115113680B publication Critical patent/CN115113680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Abstract

本公开涉及集成电路技术领域，具体涉及一种频率补偿电路、稳压电路、电路的工作方法、装置及芯片，所述频率补偿电路包括：第一电流镜、第二电流镜以及补偿电阻R1和补偿电容C1，所述第二电流镜包括第一晶体管Q1A和第二晶体管Q1B，所述补偿电阻R1连接在所述第一晶体管Q1A的第二极和第二晶体管Q1B的第二极之间，所述补偿电容C1的第一端连接于所述第一晶体管Q1A的第二极，第二端连接于电源地。本公开的技术方案，通过补偿电阻和补偿电容引入一个位于稳压电路第二极点附近的零点，增加了所述稳压电路的相位裕度，提高了电路稳定性。

Description

频率补偿电路、稳压电路、电路的工作方法、装置及芯片
技术领域
本公开涉及集成电路技术领域，具体涉及一种频率补偿电路、稳压电路、电路的工作方法、装置及芯片。
背景技术
稳定性是所有系统正常工作的首要条件，在对诸如低压差线性稳压电路(LowDropout Regulator，LDO)等电路进行设计时，需要保证在所有工作状态下LDO都是稳定的。要使系统有快速稳定，仅保证相位裕度大于零还远远不够通常要保证相位裕度大于45°，最好在60°左右，一般LDO系统在不进行频率补偿的情况下很难达到要求，所以频率补偿电路设计对于LDO必不可少。
目前，常见的LDO频率补偿方法有：等效串联电阻零点补偿和米勒电容补偿，前者采用等效串联电阻(Equivalent Series Resistance，ESR)在系统中产生一个特定的右半平面零点来抵消系统极点对系统的影响，以实现进行零点补偿；后者由米勒电容和调零电阻组成补偿电路，引入一个更低频的极点，以提高系统稳定性。
然而，采用等效串联电阻ESR零点补偿技术虽然只需选择一个合适的外接电容，结构简单，效率高，但由于需要保证ESR在补偿稳定区之内，因此必须对输出电容的ESR有较高的要求，因而会规定外接电容规格。目前能够满足ESR阻值稳定性要求的电容主要为钽电容，钽电容价格昂贵，增加了设计成本，且在负载电流改变的时候，ESR会引起输出的过冲，从而影响电路正常工作。
米勒补偿会在负载电流变大的情况下减弱，从而使得两个低频极点离的很近，对系统稳定性带来不利影响，有效的改进方法是增大补偿电容。这样虽然对系统稳定性有利，但又降低了系统带宽并增加了芯片面积，且负载瞬态响应也会变差。所以采用密勒补偿的设计需要根据设计指标综合考虑，对各性能指标进行折衷，计算复杂度较高。
发明内容
为了解决相关技术中的问题，本公开实施例提供一种频率补偿电路、稳压电路、电路的工作方法、装置及芯片。
第一方面，本公开实施例中提供了一种频率补偿电路，应用于稳压电路，所述稳压电路的第一输入端用于输入参考信号，所述频率补偿电路包括：
第一电流镜，所述第一电流镜的输入端连接于所述稳压电路的第一输出端，所述第一电流镜的第一输出端连接于负载；
第二电流镜，所述第二电流镜包括第一晶体管Q1A和第二晶体管Q1B，所述第一晶体管Q1A的第一极连接于所述第一电流镜的第二输出端，并连接于所述稳压电路的第二输入端，所述第二晶体管Q1B的第一极和第二极短接，并连接于所述第一电流镜的第三输出端，所述第一晶体管Q1A和第二晶体管Q1B的第三极均接电源地；以及
补偿电阻R1和补偿电容C1，所述补偿电阻R1连接于所述第一晶体管Q1A的第二极和第二晶体管Q1B的第二极之间，所述补偿电容C1的第一端连接于所述第一晶体管Q1A的第二极，第二端连接于电源地。
根据本公开的实施例，所述补偿电阻R1和补偿电容C1在所述稳压电路中引入一个零点Z1，以至少部分消除所述稳压电路的第二极点P2导致的相位下降。
根据本公开的实施例，所述补偿电容为片上集成电容。
根据本公开的实施例，所述补偿电容为多晶硅电容、场效应晶体管MOS电容或金属多晶硅电容。
根据本公开的实施例，所述补偿电容的容值由所述稳压电路的第二极点确定。
根据本公开的实施例，所述补偿电阻为片上集成电阻。
根据本公开的实施例，所述补偿电阻为多晶硅电阻或扩散电阻。
根据本公开的实施例，所述补偿电阻的阻值由所述稳压电路的第二极点确定。
根据本公开的实施例，所述第一电流镜包括：
第五晶体管Q2A，所述第五晶体管Q2A的第一极和第二极短接，并连接于所述稳压电路的第一输出端，第三极连接于电源地；
第六晶体管Q2B，所述第六晶体管Q2B的第一极为所述第一电流镜的第一输出端，第二极连接于所述第五晶体管Q2A的第二极，第三极连接于电源地；
第七晶体管Q2C，所述第七晶体管Q2C的第一极为所述第一电流镜的第二输出端，第二极连接于所述第五晶体管Q2A的第二极，第三极连接于电源地；
第八晶体管Q2D，所述第八晶体管Q2D的第一极为所述第一电流镜的第三输出端，第二极连接于所述第五晶体管Q2A的第二极，第三极连接于电源地。
根据本公开的实施例，所述第二电流镜还包括：
第三晶体管Q1C和第四晶体管Q1D，所述第三晶体管Q1C与所述第一晶体管Q1A串联连接，所述第四晶体管Q1D与所述第二晶体管Q1B串联连接；
所述第三晶体管Q1C的第一极连接于所述第一电流镜的第二输出端，所述第三晶体管Q1C的第三极连接于所述第一晶体管Q1A的第一极，所述第三晶体管Q1C的第二极连接于所述第四晶体管Q1D的第二极，所述第四晶体管Q1D的第一极连接于所述第一电流镜的第三输出端，并连接于所述第二晶体管Q1B的第二极，所述第四晶体管Q1D的第三极连接于所述第二晶体管Q1B的第一极。
根据本公开的实施例，所述稳压电路包括串联连接的第一放大电路和跨导放大电路，所述跨导放大电路将所述第一放大电路的输出电压信号转换为电流信号，以为所述第一电流镜提供输入信号。
根据本公开的实施例，所述跨导放大电路包括第九晶体管Q9，所述第九晶体管Q9的第一极连接于所述第一电流镜的输入端，第二极连接于所述第一放大电路的输出端，第三极接电源地。
根据本公开的实施例，所述第一晶体管Q1A、第二晶体管Q1B、第三晶体管Q1C、第四晶体管Q1D、第五晶体管Q2A、第六晶体管Q2B、第七晶体管Q2C、第八晶体管Q2D和第九晶体管Q9为场效应晶体管，其第一极为漏极，第二极为栅极，第三极为源极。
根据本公开的实施例，还包括：
第二放大电路，所述第二放大电路的第一输入端连接于所述稳压电路的第二输入端，所述第二放大电路的第二输入端和输出端均连接于所述第一电流镜的第三输出端，以形成跟随器结构。
根据本公开的实施例，所述第一放大电路和第二放大电路均为差分放大电路。
根据本公开的实施例，还包括：
并联连接的负载电阻Rout和负载电容Cout，所述负载电阻Rout和负载电容Cout的第一端均连接于所述频率补偿电路的输出端，所述负载电阻Rout和负载电容Cout的第二端均接电源地。
根据本公开的实施例，还包括：
反馈电阻Rx，所述反馈电阻Rx连接在所述第一电流镜的第一输出端和所述第一电流镜的第二输出端之间。
第二方面，本公开实施例提供了一种电路的工作方法，所述方法应用于如第一方面中任一实施例所述的频率补偿电路，所述方法包括：
调整所述补偿电阻R1和补偿电容C1的取值，使得由所述补偿电阻R1和补偿电容C1在频率fz1＝1/2πR1C1处引入的零点Z1位于稳压电路的第二极点P2附近，以抵消所述第二极点P2导致的稳压电路的相移，增加稳压电路的相位裕度；
其中，所述第二极点P2由第一电流镜的器件参数和第九晶体管Q9的器件参数确定。
根据本公开的实施例，所述第二极点P2由所述第六晶体管Q2B的第二极寄生电容C2B、所述第五晶体管Q2A的导通电阻ro2A、所述第五晶体管Q2A的跨导gm2A和所述第九晶体管Q9的导通电阻ro9确定。
第三方面，本公开实施例中提供了一种稳压电路，所述稳压电路包括如第一方面中任一实施例所述的频率补偿电路。
第四方面，本公开实施例中提供了一种电子装置，所述电子装置包括如第一方面中任一实施例所述的频率补偿电路。
第五方面，本公开实施例中提供了一种电子装置，所述电子装置包括如第三方面所述的频率补偿电路。
第六方面，本公开实施例中提供了一种芯片，所述芯片包括如第一方面中任一实施例所述的频率补偿电路。
第七方面，本公开实施例中提供了一种芯片，所述芯片包括如第三方面所述的频率补偿电路。
根据本公开实施例提供的技术方案，提供了一种频率补偿电路，应用于稳压电路，所述稳压电路的第一输入端用于输入参考信号，所述频率补偿电路包括：第一电流镜，所述第一电流镜的输入端连接于所述稳压电路的第一输出端，所述第一电流镜的第一输出端连接于负载；第二电流镜，所述第二电流镜包括第一晶体管Q1A和第二晶体管Q1B，所述第一晶体管Q1A的第一极连接于所述第一电流镜的第二输出端，并连接于所述稳压电路的第二输入端，所述第二晶体管Q1B的第一极和第二极短接，并连接于所述第一电流镜的第三输出端，所述第一晶体管Q1A和第二晶体管Q1B的第三极均接电源地；以及补偿电阻R1和补偿电容C1，所述补偿电阻R1连接于所述第一晶体管Q1A的第二极和第二晶体管Q1B的第二极之间，所述补偿电容C1的第一端连接于所述第一晶体管Q1A的第二极，第二端连接于电源地。本公开的技术方案，通过补偿电阻和补偿电容引入一个位于稳压电路第二极点附近的零点，增加了所述稳压电路的相位裕度，提高了电路稳定性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
结合附图，通过以下非限制性实施方式的详细描述，本公开的其它特征、目的和优点将变得更加明显。在附图中。
图1示出根据本公开实施例的频率补偿电路的原理图。
图2示出应用了本公开实施例的频率补偿电路的稳压电路的环路增益及相位裕度示意图。
图3示出根据本公开实施例的频率补偿电路的晶体管级电路图。
图4A-图4D示出根据本公开的实施例的频率补偿电路的仿真图形。
图5示出本公开的实施例的稳压电路的结构框图。
图6示出本公开的实施例的电子装置的结构框图。
图7示出本公开的实施例的另一种电子装置的结构框图。
具体实施方式
下文中，将参考附图详细描述本公开的示例性实施例，以使本领域技术人员可容易地实现它们。此外，为了清楚起见，在附图中省略了与描述示例性实施例无关的部分。
在本公开中，应理解，诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。
另外还需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
在本公开中，如涉及对用户信息或用户数据的获取操作或向他人展示用户信息或用户数据的操作，则所述操作均为经用户授权、确认，或由用户主动选择的操作。
上文提及，目前，常见的LDO频率补偿方法有：等效串联电阻零点补偿和米勒电容补偿，前者采用等效串联电阻(Equivalent Series Resistance，ESR)在系统中产生一个特定的右半平面零点来抵消系统极点对系统的影响，以实现进行零点补偿；后者由米勒电容和调零电阻组成补偿电路，引入一个更低频的极点，以提高系统稳定性。
然而，采用等效串联电阻ESR零点补偿技术虽然只需选择一个合适的外接电容，结构简单，效率高，但由于需要保证ESR在补偿稳定区之内，因此必须对输出电容的ESR有较高的要求，因而会规定外接电容规格。目前能够满足ESR阻值稳定性要求的电容主要为钽电容，钽电容价格昂贵，增加了设计成本，且在负载电流改变的时候，ESR会引起输出的过冲，从而影响电路正常工作。
米勒补偿会在负载电流变大的情况下减弱，从而使得两个低频极点离的很近，对系统稳定性带来不利影响，有效的改进方法是增大补偿电容。这样虽然对系统稳定性有利，但又降低了系统带宽并增加了芯片面积，且负载瞬态响应也会变差。所以采用密勒补偿的设计需要根据设计指标综合考虑，对各性能指标进行折衷，计算复杂度较高。
鉴于此，本公开实施例提供了一种频率补偿电路，应用于稳压电路，所述稳压电路至少具有第一输入端、第二输入端和第一输出端，所述稳压电路的第一输入端用于输入参考信号，所述频率补偿电路包括：第一电流镜，所述第一电流镜包括一个输入端和至少三个输出端，所述第一电流镜的输入端连接于所述稳压电路的第一输出端，所述第一电流镜的第一输出端连接于负载；第二电流镜，所述第二电流镜包括第一晶体管Q1A和第二晶体管Q1B，所述第一晶体管Q1A的第一极连接于所述第一电流镜的第二输出端，并连接于所述稳压电路的第二输入端，所述第二晶体管Q1B的第一极和第二极短接，并连接于所述第一电流镜的第三输出端，所述第一晶体管Q1A和第二晶体管Q1B的第三极均接电源地；以及补偿电阻R1和补偿电容C1，所述补偿电阻R1连接于所述第一晶体管Q1A的第二极和第二晶体管Q1B的第二极之间，所述补偿电容C1的第一端连接于所述第一晶体管Q1A的第二极，第二端连接于电源地。本公开的技术方案，通过补偿电阻和补偿电容引入一个位于稳压电路第二极点附近的零点，增加了所述稳压电路的相位裕度，提高了电路稳定性。
图1示出根据本公开的实施例的频率补偿电路的原理图。如图1所示，所述频率补偿电路应用于稳压电路，所述稳压电路至少具有第一输入端、第二输入端和第一输出端，所述稳压电路的第一输入端用于输入参考信号，所述频率补偿电路包括：
第一电流镜CM1，所述第一电流镜包括一个输入端和至少三个输出端，所述第一电流镜的输入端连接于所述稳压电路的第一输出端，所述第一电流镜的第一输出端连接于负载；
第二电流镜，所述第二电流镜包括第一晶体管Q1A和第二晶体管Q1B，所述第一晶体管Q1A的第一极连接于所述第一电流镜的第二输出端，并连接于所述稳压电路的第二输入端，所述第二晶体管Q1B的第一极和第二极短接，并连接于所述第一电流镜的第三输出端，所述第一晶体管Q1A和第二晶体管Q1B的第三极均接电源地；以及
补偿电阻R1和补偿电容C1，所述补偿电阻R1连接于所述第一晶体管Q1A的第二极和第二晶体管Q1B的第二极之间，所述补偿电容C1的第一端连接于所述第一晶体管Q1A的第二极，第二端连接于电源地。
在本公开实施例中，所述稳压电路可以是低压差线性稳压电路LDO，也可以是其他需要进行频率补偿的稳压电路，此处不做限制。在本公开实施例中，各晶体管可以是N型或P型场效应晶体管(MOS管)，此处不做限制。为解释和说明的方便，图1中以晶体管Q1A和Q1B均为NMOS管为例进行示例，若采用其他工艺实现所述稳压电路时，各晶体管可以相应调整。
在本公开实施例中，所述补偿电容C1和补偿电阻R1用于在所述稳压电路中引入一个新的零点Z1，以抵消该稳压电路的第二极点P2导致的相位的下降，从而改善所述稳压电路的相位裕度。鉴于此，所述补偿电容C1的容值和补偿电阻R1的阻值均可由所述稳压电路的第二极点P2确定，具体地，可以设置由所述补偿电容C1和补偿电阻R1引入的零点Z1位于所述稳压电路的第二极点P2附近。优选地，可以设置所述零点Z1的频率fz1＝1/2πR1C1与所述第二极点P2的频率fP2相等。
图2示出应用了本公开实施例的频率补偿电路的稳压电路的环路增益及相位裕度示意图。如图2所示，图中曲线1为环路增益曲线，曲线2为相位裕度曲线。当稳压电路工作在较低频率时，稳压电路的主环路增益较大，而由于所述补偿电容C1此时相当于断路，所述频率补偿电路的增益很低，相移(相位下降)不对所述主环路的相移造成影响；随着所述稳压电路工作频率的升高，由于稳压电路中主极点P1和第二极点P2的存在，所述主环路的增益逐渐降低，且由于高频时所述补偿电容C1开始导通，所述频率补偿电路的增益逐渐提高，此时所述频率补偿电路的相移将对所述主环路的相移造成影响，并在所述稳压电路的工作频率达到第一频率fA时，频率补偿电路的相移能够实现提高所述稳压电路的相位裕度；若设置补偿电容C1的容值和补偿电阻R1的阻值，使得由所述补偿电容C1和补偿电阻R1引入的零点Z1位于所述第二极点P2附近时，所述零点Z1带来的相移可以部分抵消所述第二极点P2导致的相移；当所述稳压电路的工作频率继续升高至第二频率fB时，所述频率补偿电路的相位降低，其与所述第二极点P2导致的所述主环路相位降低共同作用，使得所述稳压电路的相移增加，相位裕度变小。由上述过程可知，当设置所述补偿电容C1和补偿电阻R1引入的零点Z1位于所述第二极点P2附近时，所述稳压电路在频率fA至fB范围内工作时，稳压电路的相位裕度能够得到改善。
在本公开实施例中，所述补偿电容C1为片上集成电容，所述补偿电阻R1为片上集成电阻。具体地，所述补偿电容C1可以为片上集成的多晶硅电容、场效应晶体管MOS电容、金属多晶硅电容或其他集成电容，所述补偿电阻R1可以为片上集成的多晶硅电阻、扩散电阻或其他集成电阻，此处不做限制。在一个优选的实施方式中，所述补偿电容的容值可以为1.8pF。
根据本公开实施例的技术方案，通过补偿电阻和补偿电容引入一个位于稳压电路第二极点附近的零点，增加了所述稳压电路的相位裕度，提高了电路稳定性。
图3示出根据本公开实施例的频率补偿电路的晶体管级电路图。如图3所示，所述频率补偿电路的第一电流镜可以包括：第五晶体管Q2A，所述第五晶体管Q2A的第一极和第二极短接，并连接于所述稳压电路的第一输出端，第三极连接于电源地；第六晶体管Q2B，所述第六晶体管Q2B的第一极为所述第一电流镜的第一输出端，第二极连接于所述第五晶体管Q2A的第二极，第三极连接于电源地；第七晶体管Q2C，所述第七晶体管Q2C的第一极为所述第一电流镜的第二输出端，第二极连接于所述第五晶体管Q2A的第二极，第三极连接于电源地；第八晶体管Q2D，所述第八晶体管Q2D的第一极为所述第一电流镜的第三输出端，第二极连接于所述第五晶体管Q2A的第二极，第三极连接于电源地。具体地，若所述第五晶体管Q2A、第六晶体管Q2B、第七晶体管Q2C和第八晶体管Q2D为P型晶体管，则所述第五晶体管Q2A、第六晶体管Q2B、第七晶体管Q2C和第八晶体管Q2D的第三极接电源地。在晶体管Q1A和Q1B均为NMOS管时，所述晶体管Q2A、Q2B、Q2C和Q2D均为PMOS管。
在本公开实施例中，所述第五晶体管Q2A、第六晶体管Q2B、第七晶体管Q2C和第八晶体管Q2D可以具有相同的器件尺寸，也可以具有不同但成比例的器件尺寸。在一个优选的实施例中，可以设置第七晶体管Q2C和第八晶体管Q2D具有相同的器件尺寸，并与第五晶体管Q2A和第六晶体管Q2B均具有不同但成比例的器件尺寸，即设置第五晶体管Q2A、第六晶体管Q2B、第七晶体管Q2C和第八晶体管Q2D的器件尺寸的比例为a：b：c：c，其中，a、b和c均为正数。
在本公开实施例中，所述第二电流镜还可以包括第三晶体管Q1C和第四晶体管Q1D，所述第三晶体管Q1C与所述第一晶体管Q1A串联连接，所述第四晶体管Q1D与所述第二晶体管Q1B串联连接。具体地，所述第三晶体管Q1C的第一极连接于所述第一电流镜的第二输出端，所述第三晶体管Q1C的第三极连接于所述第一晶体管的第一极，所述第三晶体管Q1C的第二极连接于所述第四晶体管Q1D的第二极，所述第四晶体管Q1D的第一极连接于所述第一电流镜的第三输出端，并连接于所述第二晶体管Q1B的第二极，所述第四晶体管Q1D的第三极连接于所述第二晶体管Q1B的第一极。在晶体管Q1A和Q1B均为NMOS管时，所述晶体管Q1C和Q1D也为NMOS管。
在本公开实施例中，所述第一晶体管Q1A和第二晶体管Q1B可以具有相同的器件尺寸，并满足两者的跨导值相等，即满足gm1A＝gm1B，所述第三晶体管Q1C和第四晶体管Q1D的器件尺寸按照电流镜需要进行设置。
在本公开实施例中，所述稳压电路包括串联连接的第一放大电路Av1和跨导放大电路GM，所述跨导放大电路将所述第一放大电路的输出电压信号转换为电流信号，以为所述第一电流镜提供输入信号。其中，所述第一放大电路可以是差分放大电路，其第一输入端为所述稳压电路的第一输入端，连接于参考电压Vref，所述参考电压Vref可用于调节输出电压Vout的大小；所述第一放大电路的第二输入端为所述稳压电路的第二输入端；所述第一放大电路的输出端连接于所述跨导放大电路的输入端；所述跨导放大电路的输出端连接于所述第一电流镜的输入端。
在本公开实施例中，所述跨导放大电路可以包括第九晶体管Q9，所述第九晶体管Q9的第一极连接于所述第一电流镜的输入端，第二极连接于所述第一放大电路的输出端，第三极接电源地。在晶体管Q1A和Q1B均为NMOS管时，所述第九晶体管Q9同样为NMOS管。
在本公开实施例中，所述频率补偿电路还可以包括第二放大电路Av2，所述第二放大电路可以是差分放大电路，所述第二放大电路的第一输入端连接于所述稳压电路的第二输入端，所述第二放大电路的第二输入端和输出端均连接于所述第一电流镜的第三输出端，以形成跟随器结构。具体地，当所述第二放大电路由场效应晶体管(MOS管)组成时，所述第二放大电路形成源极跟随器结构。通过增设跟随器结构的第二放大电路，根据理想运算放大器的虚短原理，可以使所述第七晶体管Q2C和第八晶体管Q2D的第一极电压相等，从而减少了沟道长度调制效应的影响，提高了所述第一电流镜在第七晶体管Q2C级和第八晶体管Q2D级的匹配精度。
在本公开实施例中，所述稳压电路还可以包括并联连接的负载电阻Rout和负载电容Cout，所述负载电阻Rout和负载电容Cout的第一端均连接于所述第一电流镜的第一输出端，所述负载电阻Rout和负载电容Cout的第二端均接电源地。
在本公开实施例中，所述频率补偿电路还可以包括反馈电阻Rx，所述反馈电阻Rx连接在所述第一电流镜的第一输出端和所述第一电流镜的第二输出端之间。
在本公开实施例中，所述频率补偿电路还可以包括第二电阻R2和第十晶体管Q10，所述第二电阻一端连接于所述第一放大电路的输出端，另一端连接于所述第十晶体管Q10的第三极，所述第十晶体管Q10的第一极和第二极短接，并连接于电源地。所述第二电阻R2与第十晶体管Q10可以降低所述第一放大电路的输出阻抗，提高所述稳压电路的环路稳定性。
本公开实施例还提供了一种频率补偿电路的工作方法，具体地，所述频率补偿电路通过如下方式进行工作：
调整所述补偿电阻R1和补偿电容C1的取值，使得由所述补偿电阻R1和补偿电容C1在频率fz1＝1/2πR1C1处引入的零点Z1位于稳压电路的第二极点P2附近，以抵消所述第二极点P2导致的稳压电路的相移，增加稳压电路的相位裕度；
其中，所述第二极点P2由第一电流镜的器件参数和第九晶体管Q9的器件参数确定。
在本公开实施例中，所述第二极点P2由所述第六晶体管Q2B的第二极寄生电容C2B、所述第五晶体管Q2A的导通电阻ro2A、所述第五晶体管Q2A的跨导gm2A和所述第九晶体管Q9的导通电阻ro9确定。
具体地，参考图1所示的频率补偿电路，在所述稳压电路工作于直流或低频时，所述补偿电容C1相当于断路，此时补偿电阻R1和补偿电容C1不起作用，因此补偿电阻R1两端的电压相同，流经所述第一晶体管Q1A的电流和第二晶体管Q1B的电流相同，图1中所示电流I3＝0，反馈电阻Rx两端虚短。
随着频率升高，补偿电阻R1和补偿电容C1开始起作用，设流经所述第二晶体管Q1B的电流为I1，并假设所述第二晶体管Q1A的跨导gm1B与所述第一晶体管Q1A的跨导gm1A相等，即gm1B＝gm1A，则有VGS1B＝I1/gm1B。
根据所述补偿电阻R1和补偿电容C1的分压原理，可知：VGS1A＝((1/sC1)/(R1+(1/sC1)))VGS1B。
将式gm1B＝gm1A和VGS1B＝I1/gm1B代入上述VGS1A的计算公式，可以得出：I2＝VGS1A/gm1A＝VGS1A/gm1B＝(1/(1+sR1C1))I1，进而得出：I3＝(1-(1/(1+sR1C1)))I1。
其中，VGS1B是所述第二晶体管Q1B的栅源电压，VGS1A是所述第一晶体管Q1A的栅源电压，s为复数频率，电流I1-I3如图2中所示。
设图1中，对应第一电流镜输出电流为I1的晶体管的跨导为gm1，并假设因为某种原因输出电流I1产生了ΔI1的小信号，则有：ΔVin＝ΔI1/gm1，进而有：ΔVout＝ΔI3Rx。
因此，由反馈电阻Rx上压降导致的增益变化为：ΔVout/ΔVin＝(gm1-(gm1/(1+sR1C1)))Rx。
此时相当于在频率为fz1＝1/2πR1C1处引入了一个零点z1，通过合理设置所述补偿电阻R1和补偿电容C1的取值，即可使得所述零点z1能够补偿所述稳压电路的极点带来的相位裕度的损耗，提高电路的稳定性。
下面参考图3所示的频率补偿的晶体管级电路图，进一步说明如何设置所述补偿电阻R1和补偿电容C1的取值，以使所述频率fz1＝1/2πR1C1处引入的零点z1能够补偿所述稳压电路的极点带来的相位裕度的损耗，提高电路的稳定性。
具体地，在图3所示的电路中，稳压电路的主极点P1会位于负载电阻Rout、负载电容Cout与反馈电阻Rx相互连接的节点处，且该主极点P1的频率为：fp1＝1/2πRo1Cout，其中，Ro1≈ro2B//R3//Rout，ro2B为第六晶体管Q2B的导通电阻，R3为在上述负载电阻Rout、负载电容Cout与反馈电阻Rx相互连接的节点处，集成在芯片内部的电阻，所述R3的作用是使所述频率补偿电路在没有负载时输出端不悬空，且所述R3的阻值可以设置为一个较大的值，//为并联符号。
所述稳压电路的第二极点P2位于第六晶体管Q2B的栅极，此处的输出阻抗主要由第五晶体管Q2A的跨导gm2A决定，属于低阻点，电容的主要来源是第六晶体管Q2B的栅极寄生电容Cg，由于该第六晶体管Q2B为功率管，面积较大，因此其栅极寄生电容Cg也非常大，这将导致第二极点P2的频率也可能位于增益带宽积的左侧，因而导致该第二极点P2也会对相位裕度造成影响。具体地，所述第二极点P2的频率为：fp2＝1/2πRo2Cg，其中，Ro2≈ro2A//(1/gm2A)//ro9，ro2A为所述第五晶体管Q2A的导通电阻，gm2A为所述第五晶体管Q2A跨导，ro9为所述第九晶体管Q9的导通电阻。通过设置所述零点Z1的频率fz1＝1/2πR1C1与所述第二极点P2的频率相同或相近，即设置fz1＝1/2πR1C1＝fp2＝1/2πRo2Cg，或fz1＝1/2πR1C1≈fp2＝1/2πRo2Cg，即可使得所述频率补偿电路引入的零点Z1能够至少部分抵消所述第二极点P2带来的相移，改善稳压电路的相位裕度。
图4A-图4C示出根据本公开的实施例的频率补偿电路的仿真图形。
具体地，图4A示出采用SMIC180 BCD工艺，输出电压Vout为5V，输出负载电流Iload为1A，输出电容Cout为10uF时的仿真图形，其中曲线1为环路增益，曲线2为相位裕度。由图4A可以得出，此时的相位裕度为84.7°，能够很好地满足稳压电路的稳定性需求。
图4B示出不具有频率补偿电路时稳压电路的相位曲线和具有频率补偿电路时稳压电路的相位曲线，其中，曲线3为具有频率补偿电路时稳压电路的相位曲线，曲线4为不具有频率补偿电路时稳压电路的相位曲线。从图4B中可以看出，当具有补偿电路时，并在稳压电路的工作频率高于特定值(图中大约为105Hz)时，稳压电路的相位衰减幅度明显变小，相位裕度得到了提升。
图4C示出在具有不同负载电流时，具有所述频率补偿电路时稳压电路的开环增益曲线，图4D示出在具有不同负载电流时，具有所述频率补偿电路时稳压电路的相位曲线。在图4C和图4D中，在中间频率(图中大约对应频率103-106Hz)处，自下向上各曲线分别对应是负载电流为0mA、1mA、10mA、100mA和1000mA。从图4C和图4D可以看出，随着负载电流的增大，所述稳压电路的增益和相位裕度都得到了改善。
本公开还公开了一种稳压电路，图5示出本公开的实施例的稳压电路的结构框图。如图5所示，所述稳压电路包括本公开实施例提供的频率补偿电路。
本公开还公开了一种电子装置，图6示出根据本公开的实施例的电子装置的结构框图。如图6所示，所述电子装置包括本公开实施例提供的频率补偿电路。
本公开还公开了另一种电子装置，图7示出根据本公开的实施例的电子装置的结构框图。如图7所示，所述电子装置包括本公开实施例提供的稳压电路。
本公开实施例还提供了一种芯片，所述芯片包括本公开实施例提供的频率补偿电路。
本公开实施例还提供了另一种芯片，所述芯片包括本公开实施例提供的稳压电路。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (24)

1.一种频率补偿电路，应用于稳压电路，所述稳压电路的第一输入端用于输入参考信号，其特征在于，包括：
第一电流镜，所述第一电流镜的输入端连接于所述稳压电路的第一输出端，所述第一电流镜的第一输出端连接于负载；
第二电流镜，所述第二电流镜包括第一晶体管Q1A和第二晶体管Q1B，所述第一晶体管Q1A的第一极连接于所述第一电流镜的第二输出端，并连接于所述稳压电路的第二输入端，所述第二晶体管Q1B的第一极和第二极短接，并连接于所述第一电流镜的第三输出端，所述第一晶体管Q1A和第二晶体管Q1B的第三极均接电源地；以及
补偿电阻R1和补偿电容C1，所述补偿电阻R1连接于所述第一晶体管Q1A的第二极和第二晶体管Q1B的第二极之间，所述补偿电容C1的第一端连接于所述第一晶体管Q1A的第二极，第二端连接于电源地。
2.根据权利要求1所述的频率补偿电路，其特征在于，
所述补偿电阻R1和补偿电容C1在所述稳压电路中引入一个零点Z1，以至少部分消除所述稳压电路的第二极点P2导致的相位下降。
3.根据权利要求1所述的频率补偿电路，其特征在于，
所述补偿电容为片上集成电容。
4.根据权利要求3所述的频率补偿电路，其特征在于，
所述补偿电容为多晶硅电容、场效应晶体管MOS电容或金属多晶硅电容。
5.根据权利要求2所述的频率补偿电路，其特征在于，
所述补偿电容的容值由所述稳压电路的第二极点确定。
6.根据权利要求1所述的频率补偿电路，其特征在于，
所述补偿电阻为片上集成电阻。
7.根据权利要求6所述的频率补偿电路，其特征在于，
所述补偿电阻为多晶硅电阻或扩散电阻。
8.根据权利要求2所述的频率补偿电路，其特征在于，
所述补偿电阻的阻值由所述稳压电路的第二极点确定。
9.根据权利要求1所述的频率补偿电路，其特征在于，所述第一电流镜包括：
第五晶体管Q2A，所述第五晶体管Q2A的第一极和第二极短接，并连接于所述稳压电路的第一输出端，第三极连接于电源地；
第六晶体管Q2B，所述第六晶体管Q2B的第一极为所述第一电流镜的第一输出端，第二极连接于所述第五晶体管Q2A的第二极，第三极连接于电源地；
第七晶体管Q2C，所述第七晶体管Q2C的第一极为所述第一电流镜的第二输出端，第二极连接于所述第五晶体管Q2A的第二极，第三极连接于电源地；
第八晶体管Q2D，所述第八晶体管Q2D的第一极为所述第一电流镜的第三输出端，第二极连接于所述第五晶体管Q2A的第二极，第三极连接于电源地。
10.根据权利要求9所述的频率补偿电路，其特征在于，所述第二电流镜还包括：
第三晶体管Q1C和第四晶体管Q1D，所述第三晶体管Q1C与所述第一晶体管Q1A串联连接，所述第四晶体管Q1D与所述第二晶体管Q1B串联连接；
所述第三晶体管Q1C的第一极连接于所述第一电流镜的第二输出端，所述第三晶体管Q1C的第三极连接于所述第一晶体管Q1A的第一极，所述第三晶体管Q1C的第二极连接于所述第四晶体管Q1D的第二极，所述第四晶体管Q1D的第一极连接于所述第一电流镜的第三输出端，并连接于所述第二晶体管Q1B的第二极，所述第四晶体管Q1D的第三极连接于所述第二晶体管Q1B的第一极。
11.根据权利要求10所述的频率补偿电路，其特征在于，
所述稳压电路包括串联连接的第一放大电路和跨导放大电路，所述跨导放大电路将所述第一放大电路的输出电压信号转换为电流信号，以为所述第一电流镜提供输入信号。
12.根据权利要求11所述的频率补偿电路，其特征在于，
所述跨导放大电路包括第九晶体管Q9，所述第九晶体管Q9的第一极连接于所述第一电流镜的输入端，第二极连接于所述第一放大电路的输出端，第三极接电源地。
13.根据权利要求12所述的频率补偿电路，其特征在于，
所述第一晶体管Q1A、第二晶体管Q1B、第三晶体管Q1C、第四晶体管Q1D、第五晶体管Q2A、第六晶体管Q2B、第七晶体管Q2C、第八晶体管Q2D和第九晶体管Q9为场效应晶体管，其第一极为漏极，第二极为栅极，第三极为源极。
14.根据权利要求11所述的频率补偿电路，其特征在于，还包括：
第二放大电路，所述第二放大电路的第一输入端连接于所述稳压电路的第二输入端，所述第二放大电路的第二输入端和输出端均连接于所述第一电流镜的第三输出端，以形成跟随器结构。
15.根据权利要求14所述的频率补偿电路，其特征在于，
所述第一放大电路和第二放大电路均为差分放大电路。
16.根据权利要求1所述的频率补偿电路，其特征在于，还包括：
并联连接的负载电阻Rout和负载电容Cout，所述负载电阻Rout和负载电容Cout的第一端均连接于所述频率补偿电路的输出端，所述负载电阻Rout和负载电容Cout的第二端均接电源地。
17.根据权利要求1所述的频率补偿电路，其特征在于，还包括：
反馈电阻Rx，所述反馈电阻Rx连接在所述第一电流镜的第一输出端和所述第一电流镜的第二输出端之间。
18.一种电路的工作方法，其特征在于，所述方法应用于如权利要求12-17中任一项所述的频率补偿电路，所述方法包括：
调整所述补偿电阻R1和补偿电容C1的取值，使得由所述补偿电阻R1和补偿电容C1在频率fz1=1/（2πR1C1）处引入的零点Z1位于稳压电路的第二极点P2附近，以抵消所述第二极点P2导致的稳压电路的相移，增加稳压电路的相位裕度；
其中，所述第二极点P2由第一电流镜的器件参数和第九晶体管Q9的器件参数确定。
19.如权利要求18所述的方法，其特征在于，当所述方法应用于如权利要求12或13所述的频率补偿电路时，所述第二极点P2由所述第六晶体管Q2B的第二极寄生电容C2B、所述第五晶体管Q2A的导通电阻ro2A、所述第五晶体管Q2A的跨导gm2A和所述第九晶体管Q9的导通电阻ro9确定。
20.一种稳压电路，其特征在于：
所述稳压电路包括如权利要求1-17中任一项所述的频率补偿电路。
21.一种电子装置，其特征在于，包括：
如权利要求1~17中任一项所述的频率补偿电路。
22.一种电子装置，其特征在于，包括：
如权利要求20所述的稳压电路。
23.一种芯片，其特征在于，包括：
如权利要求1~17中任一项所述的频率补偿电路。
24.一种芯片，其特征在于，包括：
如权利要求20所述的稳压电路。
CN202210869349.3A 2022-07-22 2022-07-22 频率补偿电路、稳压电路、电路的工作方法、装置及芯片 Active CN115113680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210869349.3A CN115113680B (zh) 2022-07-22 2022-07-22 频率补偿电路、稳压电路、电路的工作方法、装置及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210869349.3A CN115113680B (zh) 2022-07-22 2022-07-22 频率补偿电路、稳压电路、电路的工作方法、装置及芯片

Publications (2)

Publication Number Publication Date
CN115113680A CN115113680A (zh) 2022-09-27
CN115113680B true CN115113680B (zh) 2023-03-07

Family

ID=83334610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210869349.3A Active CN115113680B (zh) 2022-07-22 2022-07-22 频率补偿电路、稳压电路、电路的工作方法、装置及芯片

Country Status (1)

Country Link
CN (1) CN115113680B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170404A1 (en) * 2005-01-28 2006-08-03 Hafid Amrani Standard CMOS low-noise high PSRR low drop-out regulator with new dynamic compensation
CN101339443A (zh) * 2008-08-08 2009-01-07 武汉大学 宽输出电流范围低压差线性稳压器
CN106940579A (zh) * 2017-03-27 2017-07-11 北京松果电子有限公司 低压差线性稳压器及其频率补偿方法
CN114265460A (zh) * 2021-08-30 2022-04-01 中国兵器工业集团第二一四研究所苏州研发中心 一种片内集成式频率补偿可调的低压差线性稳压器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170404A1 (en) * 2005-01-28 2006-08-03 Hafid Amrani Standard CMOS low-noise high PSRR low drop-out regulator with new dynamic compensation
CN101339443A (zh) * 2008-08-08 2009-01-07 武汉大学 宽输出电流范围低压差线性稳压器
CN106940579A (zh) * 2017-03-27 2017-07-11 北京松果电子有限公司 低压差线性稳压器及其频率补偿方法
CN114265460A (zh) * 2021-08-30 2022-04-01 中国兵器工业集团第二一四研究所苏州研发中心 一种片内集成式频率补偿可调的低压差线性稳压器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Design of high-PSRR current-mode bandgap reference with improved frequency compensation;Lidan Wang et al.;《2016 IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC)》;410-413 *
用一种新的补偿方法实现低压差线性稳压器;王洪来等;《南开大学学报(自然科学版)》;第46卷(第1期);62-66 *

Also Published As

Publication number Publication date
CN115113680A (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
US11480986B2 (en) PMOS-output LDO with full spectrum PSR
EP3408724B1 (en) Low dropout voltage regulator with improved power supply rejection and corresponding method
US8912772B2 (en) LDO with improved stability
US7746047B2 (en) Low dropout voltage regulator with improved voltage controlled current source
EP2857923B1 (en) An apparatus and method for a voltage regulator with improved output voltage regulated loop biasing
US20120176107A1 (en) Ldo linear regulator with improved transient response
CN101223488A (zh) 具有新动态补偿的标准cmos低噪音高psrr低漏失调整器
JP2005276190A (ja) 低ドロップアウト電圧レギュレータ
US20110156671A1 (en) Fast load transient response circuit for an ldo regulator
US20160195883A1 (en) Power supply rejection for voltage regulators using a passive feed-forward network
CN110320956B (zh) 一种芯片内无片外电容的ldo调节电路
US10958160B2 (en) Feedback scheme for stable LDO regulator operation
CN113448372A (zh) 低压差稳压器的补偿
CN110945453A (zh) Ldo、mcu、指纹模组及终端设备
CN114265460B (zh) 一种片内集成式频率补偿可调的低压差线性稳压器
US20200183439A1 (en) Process compensated gain boosting voltage regulator
US8779853B2 (en) Amplifier with multiple zero-pole pairs
CN112882524B (zh) 带隙基准电路、对应的设备和方法
CN115113680B (zh) 频率补偿电路、稳压电路、电路的工作方法、装置及芯片
US9442501B2 (en) Systems and methods for a low dropout voltage regulator
US6933708B2 (en) Voltage regulator with reduced open-loop static gain
CN113885649B (zh) 低压差线性稳压器
US9760104B2 (en) Bulk current regulation loop
TWI548964B (zh) 電壓翻轉式零點補償電路
CN115113681B (zh) 负载调整率补偿电路、稳压电路、装置及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant