CN112698181B - 一种状态可配置的原位老化传感器系统 - Google Patents
一种状态可配置的原位老化传感器系统 Download PDFInfo
- Publication number
- CN112698181B CN112698181B CN202011418386.XA CN202011418386A CN112698181B CN 112698181 B CN112698181 B CN 112698181B CN 202011418386 A CN202011418386 A CN 202011418386A CN 112698181 B CN112698181 B CN 112698181B
- Authority
- CN
- China
- Prior art keywords
- buffer module
- buffer
- output end
- counter
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种状态可配置的原位老化传感器系统,其包括反相器、n个缓冲模块和第一计数器;每个缓冲模块均包括依次连接的状态配置单元、模式选择器和缓冲器,每个缓冲模块中的模式选择器为该缓冲模块的外部输入端,每个缓冲模块中的缓冲器为该缓冲模块的输出端;第m个缓冲模块的输出端与第m+1个缓冲模块的外部输入端相连接;反相器的输出端连接第一个缓冲模块的外部输入端;最后一个缓冲模块的输出端分别连接反相器的输入端和第一计数器的输入端。本发明采用状态配置单元,使得链路中间节点的信号概率和信号翻转率可配置,解决了现有技术中传感器组合逻辑链路中间节点的状态固定导致无法对复杂的逻辑电路进行老化预测的问题。
Description
技术领域
本发明涉及集成电路老化预测领域,具体涉及一种状态可配置的原位老化传感器系统。
背景技术
在集成电路中,随着晶体管工艺尺寸的不断降低,系统的可靠性问题变得日益突出,老化是影响集成电路可靠性的主要因素之一。很多老化机理,例如负偏置温度不稳定性(NBTI)、热载流子注入效应(HCI)、时间相关电介质击穿(TDDB)使集成电路在服役期内失效率随时间的推移而快速升高,对电路的使用寿命造成了严重影响,甚至会导致整个电路系统失效。特别是在高可靠性领域,像太空领域、飞机、动车等系统,一旦发生故障后果不堪设想,这些领域对集成电路老化造成的系统可靠性问题更为看重。因此集成电路内部需要老化传感器来预警可能出现的失效。
数字集成电路,特别是以处理器为代表的运算电路,其老化的表现主要体现在关键路径时序增长,而其失效表现为关键路径长度超过时钟周期,导致触发器采样到错误的信号值。因此监测关键路径延迟成为了一种老化传感器用来监测逻辑电路老化的常用方法。路径的老化延迟与路径所处的状态具有紧密关系,因此一些基于机器学习的老化预测方法,对原位老化传感器的延迟与传感器电路工作状态之间的关系进行训练得到老化预测模型,进而利用该模型对逻辑电路的老化进行预测。目前这类原位老化传感器的主要问题和缺陷:
利用缓冲器链路构成的原位老化传感器中组合逻辑中间节点的信号概率、信号翻转率等状态不可配置,整个老化传感器的所有节点只能在一种固定的状态下工作,无法利用这种老化传感器对复杂的逻辑电路进行老化预测。
发明内容
针对现有技术中的上述不足,本发明提供的一种状态可配置的原位老化传感器系统解决了现有技术无法对复杂的逻辑电路进行老化预测的问题。
为了达到上述发明目的,本发明采用的技术方案为:
提供一种状态可配置的原位老化传感器系统,其包括反相器、n个缓冲模块和第一计数器;每个缓冲模块均包括依次连接的状态配置单元、模式选择器和缓冲器,每个缓冲模块中的模式选择器为该缓冲模块的外部输入端,每个缓冲模块中的缓冲器为该缓冲模块的输出端;第m个缓冲模块的输出端与第m+1个缓冲模块的外部输入端相连接;反相器的输出端连接第一个缓冲模块的外部输入端;最后一个缓冲模块的输出端分别连接反相器的输入端和第一计数器的输入端,第一计数器的输出端为状态可配置的原位老化传感器系统的输出端;其中m为大于等于1且小于等于n-1的整数。
进一步地,每个缓冲模块中的状态配置单元均包括一个比较器,以及分别与比较器相连接的第二计数器和比较阈值生成器;比较器的输出端为其所在状态配置单元的输出端。
本发明的有益效果为:本发明采用状态配置单元,使得链路中间节点的信号概率和信号翻转率可配置,解决了现有技术中传感器组合逻辑链路中间节点的状态固定导致无法对复杂的逻辑电路进行老化预测的问题。本发明可以实现原位老化传感器在特定的状态条件下老化,具有较高的灵活性。在测量模式下,本发明可以利用对逻辑链路形成的环形振荡器的振荡频率进行原位测量,实现比较精确的延迟测量。
附图说明
图1为本发明的结构框图;
图2为状态配置单元的结构框图;
图3为本发明在测量模式下的信号波形图。
具体实施方式
下面对本发明的具体实施方式进行描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。
如图1所示,该状态可配置的原位老化传感器系统包括反相器、n个缓冲模块和第一计数器;每个缓冲模块均包括依次连接的状态配置单元、模式选择器和缓冲器,每个缓冲模块中的模式选择器为该缓冲模块的外部输入端,每个缓冲模块中的缓冲器为该缓冲模块的输出端;第m个缓冲模块的输出端与第m+1个缓冲模块的外部输入端相连接;反相器的输出端连接第一个缓冲模块的外部输入端;最后一个缓冲模块的输出端分别连接反相器的输入端和第一计数器的输入端,第一计数器的输出端为状态可配置的原位老化传感器系统的输出端;其中m为大于等于1且小于等于n-1的整数。
如图2所示,每个缓冲模块中的状态配置单元均包括一个比较器,以及分别与比较器相连接的第二计数器和比较阈值生成器;比较器的输出端为其所在状态配置单元的输出端。
在本发明的一个实施例中,状态可配置的原位老化传感器系统具有两种工作模式,即测量模式和老化模式,通过模式配置信息输入对所有的模式选择器进行配置。
当通过模式配置信息将状态可配置的原位老化传感器系统配置在老化模式下时,第一状态配置单元按照输入的第一缓冲器配置信息生成缓冲器压力信号S1,第一模式选择器根据模式配置信息选择S1作为第一缓冲器的输入Pi1,第二状态配置单元按照输入的第二缓冲器配置信息生成缓冲器压力信号S2,第二模式选择器根据模式配置信息选择第二状态配置单元生成的缓冲器压力信号S2作为第二缓冲器的输入Pi2,其它状态配置单元、模式选择器的工作情况以此类推,不再赘述。在这种模式下,各缓冲器在各状态配置单元设定的状态下发生老化。
当通过模式配置信息将状态可配置的原位老化传感器系统配置在测试模式下时,第n缓冲器的输出信号Pon作为反相器的输入,反相器的输出信号IN作为第一模式选择器的输入,第一模式选择器根据模式配置信息选择反相器的IN信号作为其输出Pi1连接到第一缓冲器,第二模式选择器根据模式配置信息选择第一缓冲器的输出Po1作为其输出Pi2连接到第二缓冲器,其它模式选择器的工作情况以此类推,不再赘述。测试模式下由反相器、各级模式选择器、各级缓冲器组成一个组合逻辑环路,利用反相器的反相作用该组合逻辑环路构成一个环形振荡器。第一计数器用来在测试模式下对产生的振荡信号计数,作为状态可配置的原位老化传感器系统的输出,根据该输出值可以进一步计算出状态可配置的原位老化传感器系统的延迟,进而起到对老化进行监测的目的。
如图2所示,状态配置单元中的第二计数器在时钟驱动下计数。输入给比较阈值生成器的配置信息包括信号概率和信号翻转率,比较阈值生成器根据输入的配置信息生成比较器的比较阈值和控制信息。比较器对第二计数器输出的计数值和比较阈值生成器输出的比较阈值在比较阈值生成器输出的控制信息作用下进行比较,根据比较结果生成缓冲器压力信号,该压力信号满足设定的信号概率和信号翻转率。
当状态可配置的原位老化传感器系统工作在测试模式下时,级联形成的组合逻辑环路可以构成环形振荡器,产生振荡信号,如图3所示。组合逻辑环路中每个组合逻辑模块都具有一定的延迟,即信号Pi1经过一定的延迟生成信号Pi2,信号Pi2经过一定的延迟生成信号Pi3,以此类推,因此一定的延迟累加配合反相器实现信号翻转,即可以生成振荡信号,通过对振荡信号的振荡频率进行计算可以获得电路的延迟。
综上所述,本发明采用状态配置单元,使得链路中间节点的信号概率和信号翻转率可配置,解决了现有技术中传感器组合逻辑链路中间节点的状态固定导致无法对复杂的逻辑电路进行老化预测的问题。本发明可以实现原位老化传感器在特定的状态条件下老化,具有较高的灵活性。在测量模式下,本发明可以利用对逻辑链路形成的环形振荡器的振荡频率进行原位测量,实现比较精确的延迟测量。
Claims (1)
1.一种状态可配置的原位老化传感器系统,其特征在于,包括反相器、n个缓冲模块和第一计数器;每个缓冲模块均包括依次连接的状态配置单元、模式选择器和缓冲器,每个缓冲模块中的模式选择器为该缓冲模块的外部输入端,每个缓冲模块中的缓冲器为该缓冲模块的输出端;第m个缓冲模块的输出端与第m+1个缓冲模块的外部输入端相连接;反相器的输出端连接第一个缓冲模块的外部输入端;最后一个缓冲模块的输出端分别连接反相器的输入端和第一计数器的输入端,第一计数器的输出端为状态可配置的原位老化传感器系统的输出端;其中m为大于等于1且小于等于n-1的整数;
每个缓冲模块中的状态配置单元均包括一个比较器,以及分别与比较器相连接的第二计数器和比较阈值生成器;所述比较器的输出端为其所在状态配置单元的输出端;
第二计数器,用于在时钟驱动下计数;
比较阈值生成器,用于根据输入的配置信息生成比较器的比较阈值和控制信息;
比较器,用于对第二计数器输出的计数值和比较阈值生成器输出的比较阈值在比较阈值生成器输出的控制信息作用下进行比较,根据比较结果生成缓冲器压力信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011418386.XA CN112698181B (zh) | 2020-12-07 | 2020-12-07 | 一种状态可配置的原位老化传感器系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011418386.XA CN112698181B (zh) | 2020-12-07 | 2020-12-07 | 一种状态可配置的原位老化传感器系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112698181A CN112698181A (zh) | 2021-04-23 |
CN112698181B true CN112698181B (zh) | 2021-09-21 |
Family
ID=75506788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011418386.XA Active CN112698181B (zh) | 2020-12-07 | 2020-12-07 | 一种状态可配置的原位老化传感器系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112698181B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113567836B (zh) * | 2021-07-23 | 2023-12-26 | 电子科技大学长三角研究院(湖州) | 一种分段预测电路老化系统及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101159430A (zh) * | 2007-11-15 | 2008-04-09 | 电子科技大学 | 窄脉冲下拉电流式电平位移电路 |
CN102331807A (zh) * | 2011-09-30 | 2012-01-25 | 电子科技大学 | 一种集成摆率增强电路的低压差线性稳压器 |
CN108646170A (zh) * | 2018-05-15 | 2018-10-12 | 安徽理工大学 | 一种基于双模冗余的抗软错误老化预测传感器 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6334219B1 (en) * | 1994-09-26 | 2001-12-25 | Adc Telecommunications Inc. | Channel selection for a hybrid fiber coax network |
JP3262033B2 (ja) * | 1997-07-31 | 2002-03-04 | 日本電気株式会社 | 半導体記憶装置 |
US6694462B1 (en) * | 2000-08-09 | 2004-02-17 | Teradyne, Inc. | Capturing and evaluating high speed data streams |
US7719295B2 (en) * | 2007-01-31 | 2010-05-18 | International Business Machines Corporation | Method and apparatus for implementing IC device testing with improved SPQL, reliability and yield performance |
JP4434253B2 (ja) * | 2007-10-16 | 2010-03-17 | ソニー株式会社 | クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器 |
CN101645103A (zh) * | 2009-09-14 | 2010-02-10 | 清华大学 | 同时减轻集成电路老化和降低泄漏功耗的电源电压调整法 |
US9239355B1 (en) * | 2012-03-06 | 2016-01-19 | Inphi Corporation | Memory test sequencer |
US20150277393A1 (en) * | 2014-04-01 | 2015-10-01 | Qualcomm Incorporated | Integrated circuit dynamic de-aging |
US10395032B2 (en) * | 2014-10-03 | 2019-08-27 | Nokomis, Inc. | Detection of malicious software, firmware, IP cores and circuitry via unintended emissions |
US10372852B2 (en) * | 2014-06-24 | 2019-08-06 | Synopsys, Inc. | Measurement of Aggressor/Victim capacitive coupling impact on timing |
CN106569120B (zh) * | 2016-10-26 | 2019-01-22 | 宁波大学 | 一种对温度不敏感的检测集成电路老化状态传感器 |
CN106970317A (zh) * | 2017-03-24 | 2017-07-21 | 哈尔滨工业大学(威海) | 一种基于保护带的老化故障检测传感器 |
US10768262B2 (en) * | 2017-08-30 | 2020-09-08 | Analog Devices Global Unlimited Campany | Managing the determination of a transfer function of a measurement sensor |
WO2019073663A1 (ja) * | 2017-10-11 | 2019-04-18 | 株式会社テックイデア | 時間領域a/d変換器群およびこれを用いたセンサー装置 |
CN108107343B (zh) * | 2017-11-22 | 2019-12-06 | 宁波大学 | 一种基于真实sh时间的老化传感器 |
CN111699524B (zh) * | 2018-02-14 | 2022-10-11 | 索尼半导体解决方案公司 | 显示装置和电子设备 |
CN110456256B (zh) * | 2019-09-06 | 2021-07-13 | 电子科技大学 | 基于备份电路的原位老化传感器及老化监测方法 |
-
2020
- 2020-12-07 CN CN202011418386.XA patent/CN112698181B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101159430A (zh) * | 2007-11-15 | 2008-04-09 | 电子科技大学 | 窄脉冲下拉电流式电平位移电路 |
CN102331807A (zh) * | 2011-09-30 | 2012-01-25 | 电子科技大学 | 一种集成摆率增强电路的低压差线性稳压器 |
CN108646170A (zh) * | 2018-05-15 | 2018-10-12 | 安徽理工大学 | 一种基于双模冗余的抗软错误老化预测传感器 |
Also Published As
Publication number | Publication date |
---|---|
CN112698181A (zh) | 2021-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11139805B1 (en) | Bi-directional adaptive clocking circuit supporting a wide frequency range | |
US7827454B2 (en) | Semiconductor device | |
US6163224A (en) | PLL circuit and method of controlling the same | |
JP2012516629A (ja) | 性能監視用クリティカルパス回路 | |
TW201541103A (zh) | 老化偵測電路及其方法 | |
JP4644205B2 (ja) | 試験装置、試験方法、および電子デバイス | |
CN112698181B (zh) | 一种状态可配置的原位老化传感器系统 | |
JPWO2013027739A1 (ja) | 劣化診断回路および劣化診断方法 | |
CN113391193B (zh) | 一种基于bist结构和自振荡环的电路老化测试方法 | |
US20140218060A1 (en) | Degradation diagnosing circuit and degradation diagnosing method | |
CN111624469A (zh) | 数字隔离器的传播延时测试电路 | |
CN116131821A (zh) | 一种高精度延迟时钟校准电路及芯片 | |
US10749510B2 (en) | Semiconductor device and control methods thereof | |
US7363568B2 (en) | System and method for testing differential signal crossover using undersampling | |
JP4819707B2 (ja) | 冗長演算システムよび演算部 | |
CN115695778A (zh) | 一种计数器及锁存器阵列的测试系统 | |
CN113162587B (zh) | 时钟频率异常偏差检测电路 | |
US20210174849A1 (en) | Inversion signal generation circuit | |
US8055969B2 (en) | Multi-strobe circuit | |
JPWO2009084396A1 (ja) | 遅延モニタ回路および遅延モニタ方法 | |
CN112886951A (zh) | 一种高精度守时设备的多时钟源无缝切换电路及方法 | |
JP5731618B2 (ja) | 性能監視用クリティカルパス回路 | |
CN116097106A (zh) | 芯片及时钟检测方法 | |
US8742786B2 (en) | Semiconductor device and operation monitoring method for semiconductor device | |
CN221575326U (zh) | 一种时钟纠错电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |