CN108107343B - 一种基于真实sh时间的老化传感器 - Google Patents

一种基于真实sh时间的老化传感器 Download PDF

Info

Publication number
CN108107343B
CN108107343B CN201711169859.5A CN201711169859A CN108107343B CN 108107343 B CN108107343 B CN 108107343B CN 201711169859 A CN201711169859 A CN 201711169859A CN 108107343 B CN108107343 B CN 108107343B
Authority
CN
China
Prior art keywords
inverter
transmission gate
output end
input end
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711169859.5A
Other languages
English (en)
Other versions
CN108107343A (zh
Inventor
丁代鲁
张跃军
潘钊
李立威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201711169859.5A priority Critical patent/CN108107343B/zh
Publication of CN108107343A publication Critical patent/CN108107343A/zh
Application granted granted Critical
Publication of CN108107343B publication Critical patent/CN108107343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于真实SH时间的老化传感器，包括信号产生与触发电路、镜像抽取延时电路、信号跳变检测电路和锁存器，信号产生与触发电路的输入端为老化传感器的输入端，信号产生与触发电路的时钟端、镜像抽取延时电路的输入端和信号跳变检测电路的时钟端连接且其连接端为老化传感器的时钟端，镜像抽取延时电路的输出端和信号跳变检测电路的第一输入端连接，信号产生与触发电路的输出端和信号跳变检测电路的第二输入端连接，信号跳变检测电路的输出端和锁存器的输入端连接，锁存器的输出端为老化传感器的输出端，锁存器的复位端为老化传感器的复位端；优点是检测结果可靠性较高，且功耗较低，面积较小。

Description

一种基于真实SH时间的老化传感器
技术领域
本发明涉及一种老化传感器，尤其是涉及一种基于真实SH时间的老化传感器。
背景技术
随着超大规模集成电路(Very Large Scale Integration,VLSI)和制造工艺的发展，晶体管的特征尺寸不断减小并向纳米尺度(<10nm)推进。先进的制造工艺，极大地提高芯片的性能，降低芯片的成本，已经获得广泛应用。然而，这个过程增加了由负偏压温度不稳定(NBTI)引起的电路老化问题。NBTI效应主要是由于晶体管的特征尺寸不断缩小，栅氧化层厚度逐渐减小，而电源电压降却相对缓慢，且晶体管的阈值电压几乎保持不变所致。这必然导致晶体管的沟道中电场的加强，加剧NBTI效应的恶化。这些电路参数的变化不但降低芯片的性能，而且电路老化的大量累积会导致时序延迟，最终造成芯片功能出现故障。在纳米CMOS工艺中，老化效应已成为影响芯片可靠性的关键因素。如何设计抗老化电路并延长电路的使用寿命已成为IC设计中的热点问题。目前，国内外许多研究机构都对电路老化展开深入研究，并取得一定的研究成果。
文献1《Timing slack monitoring under process and environmentalvariations:Application to a DSP performance optimization,MicroelectronicsJournal,vol.42,no.5,pp.718-732,2011.》通过观测一组触发器的时序余量，提出一种带有窗口发生器和传感器单元的时序余量监控电路。但这种方法依赖于时序余量大小，存在检测电路的误检，影响检测电路的可靠性。文献2《A novel built-in aging detectionarchitecture for mixed-signal integrated circuits,Conference on Ph.D.Researchin Microelectronics&Electronics,pp.1-4,2012.》对混合信号系统进行开发，设计出一种可编程保护带间隔的新颖老化检测方法。通过使用大量延时单元可以实现各种老化时长的预测，某种程度上不受时序余量的约束，但是存在过大或过小地评估保护带间隔问题，同样影响检测电路的稳定性，并且面积开销，功耗过大。并且，上述两种老化检测电路自身存在的老化效应的影响无法消除，会对老化检测电路造成不良影响，从而对老化检测结果造成不良影响，以致检测结果可靠性不够高。
发明内容
本发明所要解决的技术问题是提供一种检测结果可靠性较高，且功耗较低，面积较小的基于真实SH时间的老化传感器。
本发明解决上述技术问题所采用的技术方案为：一种基于真实SH时间的老化传感器，包括信号产生与触发电路、镜像抽取延时电路、信号跳变检测电路和锁存器；所述的信号产生与触发电路用于采集待测电路的输出信号并生成被测老化信号，所述的信号产生与触发电路具有输入端、时钟端、输出端和时序监控端，所述的镜像抽取延时电路具有输入端和输出端，所述的信号跳变检测电路具有时钟端、用于接入时钟延迟信号的第一输入端、用于接入被测老化信号的第二输入端和输出端，所述的锁存器具有输入端、输出端和复位端；所述的信号产生与触发电路的输入端为所述的老化传感器的输入端，用于采集待测电路的输出信号，所述的信号产生与触发电路的时钟端、所述的镜像抽取延时电路的输入端和所述的信号跳变检测电路的时钟端连接且其连接端为所述的老化传感器的时钟端，用于接入时钟信号，所述的镜像抽取延时电路的输出端和所述的信号跳变检测电路的第一输入端连接，所述的信号产生与触发电路的输出端和所述的信号跳变检测电路的第二输入端连接，所述的信号跳变检测电路的输出端和所述的锁存器的输入端连接，所述的锁存器的输出端为所述的老化传感器的输出端，所述的锁存器的复位端为所述的老化传感器的复位端。
所述的镜像抽取延时电路包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第一传输门、第二传输门、第一NMOS管、第一PMOS管和第二PMOS管；所述的第一传输门包括第二NMOS管和第三PMOS管，所述的第二NMOS管的源极和所述的第三PMOS管的源极连接且其连接端为所述的第一传输门的输入端，所述的第二NMOS管的漏极和所述的第三PMOS管的漏极连接且其连接端为所述的第一传输门的输出端，所述的第二NMOS管的栅极为所述的第一传输门的控制端，所述的第三PMOS管的栅极为所述的第一传输门的反相控制端；所述的第二传输门的结构与所述的第一传输门的结构相同；所述的第一反相器的输入端为所述的镜像抽取延时电路的输入端，所述的第一反相器的输出端与所述的第一传输门的输入端连接，所述的第一传输门的输出端和所述的第二反相器的输入端连接，所述的第二反相器的输出端和所述的第三反相器的输入端连接，所述的第三反相器的输出端、所述的第四反相器的输入端、所述的第二传输门的输入端和所述的第二传输门的反相控制端连接，所述的第四反相器的输出端、所述的第一PMOS管的栅极和所述的第二传输门的控制端连接，所述的第二传输门的输出端、所述的第一PMOS管的漏极和所述的第五反相器的输入端连接，所述的第五反相器的输出端、所述的第一NMOS管的栅极、所述的第二PMOS管的栅极和所述的第六反相器的输入端连接，所述的第六反相器的输出端为所述的镜像抽取延时电路的输出端，所述的第一传输门的控制端和所述的第一PMOS管的源极均接入电源，所述的第一传输门的反相控制端、所述的第一NMOS管的源极、所述的第一NMOS管的漏极、所述的第二PMOS管的源极和所述的第二PMOS管的漏极均接地；所述的第一NMOS管的阈值电压为0.397V，所述的第二NMOS管的阈值电压为0.397V，所述的第一PMOS管的阈值电压为0.404V，所述的第二PMOS管的阈值电压为0.404V，所述的第三PMOS管的阈值电压为0.404V。该镜像抽取延时电路中，第一反相器、第一传输门、第二反相器、第三反相器构成Tsetup延时结构，对时钟信号进行处理，得到建立时间时延信号，第二传输门、第四反相器、第一PMOS管和第五反相器构成Thold延时结构，对建立时间时延信号进行处理，得到保持时间时延信号，这样通过该电路形成的检测窗口更能真实地反映窗口大小，防止出现误检或漏检现象同时，通过第一NMOS管和第二PMOS管组成负载电容，消除节点电容的影响，提高检测电路稳定性。
所述的信号产生与触发电路包括第三传输门、第四传输门、第五传输门、第六传输门、第七传输门、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器、第十三反相器、第十四反相器和第四PMOS管；所述的第三传输门、所述的第四传输门、所述的第五传输门、所述的第六传输门和所述的第七传输门的电路结构与所述的第一传输门的电路结构相同；所述的第三传输门的输入端为所述的信号产生与触发电路的输入端，所述的第三传输门的反相控制端、所述的第四传输门的控制端、所述的第十四反相器的输入端、所述的第五传输门的控制端和所述的第六传输门的反相控制端连接且其连接端为所述的信号产生与触发电路的时钟端，所述的第三传输门的控制端、所述的第十四反相器的输出端、所述的第四传输门的反相控制端，所述的第五传输门的反相控制端和所述的第六传输门的控制端连接，所述的第三传输门的输出端、所述的第四传输门的输入端和所述的第七反相器的输入端连接，所述的第七反相器的输出端、所述的第八反相器的输入端、所述的第十一反相器的输入端和所述的第五传输门的输入端连接，所述的第八反相器的输出端和所述的第四传输门的输出端连接，所述的第五传输门的输出端、所述的第六传输门的输入端和所述的第九反相器的输入端连接，所述的第九反相器的输出端和所述的第十反相器的输入端连接且其连接端为所述的信号产生与触发电路的时序监控端，所述的第十反相器的输出端和所述的第六传输门的输出端连接，所述的第十一反相器的输出端和所述的第七传输门的输入端连接，所述的第七传输门的控制端和所述的第十二反相器的输入端连接，所述的第七传输门的反相控制端、所述的第十二反相器的输出端和所述的第四PMOS管的栅极连接，所述的第四PMOS管的漏极、所述的第七传输门的输出端和所述的第十三反相器的输入端连接，所述的第十三反相器的输出端为所述的信号产生与触发电路的输出端，所述的第四PMOS管的源极接入电源；所述的第四PMOS管的阈值电压为0.404V。该电路中主要由CMOS反相器和CMOS传输门组成，其中，第七反相器、第八反相器、第九反相器、第十反相器、第十四反相器、第三传输门、第四传输门、第五传输门和第六传输门构成标准主从触发器结构，第三传输门、第七反相器、第四传输门和第八反相器组成主锁存器，将第七反相器的输出端作为主锁存器的输出，在不改变原有标准触发器功能的基础之上，增加由第十一反相器、第十二反相器、第十三反相器、第七传输门和第四PMOS管组成的老化电路被测信号产生单元，用于接下来完成老化检测，且老化传感器中的被测老化信号X来自于标准主从触发器的主锁存输出，由第七反相器、第四传输门和第八反相器组成的双稳态电路的稳定输出可以降低数据不稳定引起的误检率。
所述的信号跳变检测电路包括第十五反相器、第十六反相器、第十七反相器、第十八反相器、第十九反相器、第五PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管；所述的第五PMOS管的源极接入电源、所述的第五PMOS管的栅极和所述的第八NMOS管的栅极连接且其连接端为所述的信号跳变检测电路的时钟端，所述的第五PMOS管的漏极、所述的第三NMOS管的漏极、所述的第四NMOS管的漏极和所述的第十九反相器的输入端连接，所述的第十九反相器的输出端为所述的信号跳变检测电路的输出端，所述的第三NMOS管的栅极、所述的第十七反相器的输出端和所述的第十八反相器的输入端连接，所述的第三NMOS管的源极和所述的第五NMOS管的漏极连接，所述的第四NMOS管的栅极和所述的第十八反相器的输出端连接，所述的第四NMOS管的源极和所述的第六NMOS管的漏极连接，所述的第五NMOS管的栅极和所述的第十五反相器的输入端连接且其连接端为所述的信号跳变检测电路的第二输入端；所述的第十五反相器的输出端、所述的第十六反相器的输入端和所述的第六NMOS管的栅极连接，所述的第十六反相器的输出端和所述的第十七反相器的输入端连接，所述的第五NMOS管的源极、所述的第六NMOS管的源极和所述的第七NMOS管的漏极连接，所述的第七NMOS管的栅极为所述的信号跳变检测电路的第一输入端，所述的第七NMOS管的源极和所述的第八NMOS管的漏极连接，所述的第八NMOS管的源极接地，所述的第五PMOS管的阈值电压为0.612V，所述的第三NMOS管的阈值电压为0.243V，所述的第四NMOS管的阈值电压为0.243V，所述的第五NMOS管的阈值电压为0.243V，所述的第六NMOS管的阈值电压为0.243V，所述的第七NMOS管的阈值电压为0.243V，所述的第八NMOS管的阈值电压为0.243V。该电路在可稳定实现后检测窗口的时序跳变检测功能的基础上，第五PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管组成的动态逻辑电路，通过配置了其内各个MOS管尺寸大小，并采用了高低阈值的分配，增强晶体管的导通和关断能力，同时也增加电路检测灵敏度。
所述的锁存器包括第一二输入或门、第二二输入或门和第二十反相器；所述的第一二输入或门和所述的第二二输入或门分别具有第一输入端、第二输入端和输出端，所述的第一二输入或门的第一输入端为所述的锁存器的输入端，所述的第一二输入或门的第二输入端和所述的第二二输入或门的输出端连接且其连接端为所述的锁存器的输出端，所述的第一二输入或门的输出端和所述的第二二输入或门的第一输入端连接，所述的第二二输入或门的第二输入端和所述的第二十反相器的输出端连接，所述的第二十反相器的输入端为所述的锁存器的复位端。该锁存器可以将老化传感器检测结果锁存输出，实现检测结果的稳定输出，方便其他设备对结果进行采集，做进一步处理。
与现有技术相比，本发明的优点在于通过信号产生与触发电路、镜像抽取延时电路、信号跳变检测电路和锁存器构成老化传感器，信号产生与触发电路用于采集待测电路的输出信号并生成被测老化信号，信号产生与触发电路具有输入端、时钟端、输出端和时序监控端，镜像抽取延时电路具有输入端和输出端，信号跳变检测电路具有时钟端、用于接入时钟延迟信号的第一输入端、用于接入被测老化信号的第二输入端和输出端，锁存器具有输入端、输出端和复位端；信号产生与触发电路的输入端为老化传感器的输入端，用于采集待测电路的输出信号，信号产生与触发电路的时钟端、镜像抽取延时电路的输入端和信号跳变检测电路的时钟端连接且其连接端为老化传感器的时钟端，用于接入时钟信号，镜像抽取延时电路的输出端和信号跳变检测电路的第一输入端连接，信号产生与触发电路的输出端和信号跳变检测电路的第二输入端连接，信号跳变检测电路的输出端和锁存器的输入端连接，锁存器的输出端为老化传感器的输出端，锁存器的复位端为老化传感器的复位端；老化传感器的输入端采集被测电路的输出信号，该输出信号经过信号产生与触发电路后生成被测老化信号发送给信号跳变检测电路，镜像抽取延时电路镜像提取Setup和Hold时间，SH(Setup和Hold)时间真实反映检测窗口大小，防止过大或过小地评估检测窗口，提高检测电路稳定性，在检测过程中，镜像抽取延时电路的输出信号与被测老化信号结合，共同输入信信号跳变检测电路完成特定检测窗口的检测功能，与此同时，这里生成一个独立于时钟信号CLK大小的后检测窗口，使得检测过程不再依赖时序余量大小，在真实SH时间窗口内检测老化延迟错误，减小检测电路误检率，提高检测电路可靠性，最后，老化传感器的检测结果输出通过锁存器的共用实现，当被测电路需要大量老化传感器嵌入到内部时，节省的面积开销是相当可观，而且，本发明的老化传感器检测时，考虑到了自身老化效应的影响，检测窗口大小会随着电路老化不同程度而变化，检测窗口的自适应特性，使传感器内部节点充放电更充分，利于提高检测结果可靠性，在相同检测条件下，本发明的老化传感器相对于现有技术，实验结果面积，功率和性能开销均得到了较大幅度的提高，硬件效率提高了46％，能源消耗减少了约37％。
附图说明
图1为本发明的老化传感器的结构原理框图；
图2为本发明的老化传感器的镜像抽取延时电路的电路图；
图3(a)本发明的老化传感器的第一传输门的电路图；
图3(b)本发明的老化传感器的第一传输门的符号图；
图4为本发明的老化传感器的信号产生与触发电路的电路图；
图5为本发明的老化传感器的锁存器的电路图；
图6为本发明的老化传感器的锁存器的电路图；
图7的(a)为被测电路未老化前，本发明的老化传感器生成的被测老化数据X波形图；
图7的(b)为被测电路老化后，本发明的老化传感器生成的被测老化数据X波形图；
图8为本发明的老化传感器的仿真图；
图9为本发明的老化传感器在三种工艺角温度下随电源电压变化的保护区间Tspec结果。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：如图1所示，一种基于真实SH时间的老化传感器，包括信号产生与触发电路、镜像抽取延时电路、信号跳变检测电路和锁存器；信号产生与触发电路用于采集待测电路的输出信号并生成被测老化信号，信号产生与触发电路具有输入端、时钟端、输出端和时序监控端，镜像抽取延时电路具有输入端和输出端，信号跳变检测电路具有时钟端、用于接入时钟延迟信号的第一输入端、用于接入被测老化信号的第二输入端和输出端，锁存器具有输入端、输出端和复位端；信号产生与触发电路的输入端为老化传感器的输入端，用于采集待测电路的输出信号，信号产生与触发电路的时钟端、镜像抽取延时电路的输入端和信号跳变检测电路的时钟端连接且其连接端为老化传感器的时钟端，用于接入时钟信号，镜像抽取延时电路的输出端和信号跳变检测电路的第一输入端连接，信号产生与触发电路的输出端和信号跳变检测电路的第二输入端连接，信号跳变检测电路的输出端和锁存器的输入端连接，锁存器的输出端为老化传感器的输出端，锁存器的复位端为老化传感器的复位端。
实施例二：如图1所示，一种基于真实SH时间的老化传感器，包括信号产生与触发电路、镜像抽取延时电路、信号跳变检测电路和锁存器；信号产生与触发电路用于采集待测电路的输出信号并生成被测老化信号，信号产生与触发电路具有输入端、时钟端、输出端和时序监控端，镜像抽取延时电路具有输入端和输出端，信号跳变检测电路具有时钟端、用于接入时钟延迟信号的第一输入端、用于接入被测老化信号的第二输入端和输出端，锁存器具有输入端、输出端和复位端；信号产生与触发电路的输入端为老化传感器的输入端，用于采集待测电路的输出信号，信号产生与触发电路的时钟端、镜像抽取延时电路的输入端和信号跳变检测电路的时钟端连接且其连接端为老化传感器的时钟端，用于接入时钟信号，镜像抽取延时电路的输出端和信号跳变检测电路的第一输入端连接，信号产生与触发电路的输出端和信号跳变检测电路的第二输入端连接，信号跳变检测电路的输出端和锁存器的输入端连接，锁存器的输出端为老化传感器的输出端，锁存器的复位端为老化传感器的复位端。
本实施例中，如图2、图3(a)和图3(b)所示，镜像抽取延时电路包括第一反相器I1、第二反相器I2、第三反相器I3、第四反相器I4、第五反相器I5、第六反相器I6、第一传输门T1、第二传输门T2、第一NMOS管N1、第一PMOS管P1和第二PMOS管P2；第一传输门T1包括第二NMOS管N2和第三PMOS管P3，第二NMOS管N2的源极和第三PMOS管P3的源极连接且其连接端为第一传输门T1的输入端，第二NMOS管N2的漏极和第三PMOS管P3的漏极连接且其连接端为第一传输门T1的输出端，第二NMOS管N2的栅极为第一传输门T1的控制端，第三PMOS管P3的栅极为第一传输门T1的反相控制端；第二传输门T2的结构与第一传输门T1的结构相同；第一反相器I1的输入端为镜像抽取延时电路的输入端，第一反相器I1的输出端与第一传输门T1的输入端连接，第一传输门T1的输出端和第二反相器I2的输入端连接，第二反相器I2的输出端和第三反相器I3的输入端连接，第三反相器I3的输出端、第四反相器I4的输入端、第二传输门T2的输入端和第二传输门T2的反相控制端连接，第四反相器I4的输出端、第一PMOS管P1的栅极和第二传输门T2的控制端连接，第二传输门T2的输出端、第一PMOS管P1的漏极和第五反相器I5的输入端连接，第五反相器I5的输出端、第一NMOS管N1的栅极、第二PMOS管P2的栅极和第六反相器I6的输入端连接，第六反相器I6的输出端为镜像抽取延时电路的输出端，第一传输门T1的控制端和第一PMOS管P1的源极均接入电源，第一传输门T1的反相控制端、第一NMOS管N1的源极、第一NMOS管N1的漏极、第二PMOS管P2的源极和第二PMOS管P2的漏极均接地；第一NMOS管N1的阈值电压为0.397V，第二NMOS管N2的阈值电压为0.397V，第一PMOS管P1的阈值电压为0.404V，第二PMOS管P2的阈值电压为0.404V，第三PMOS管P3的阈值电压为0.404V。
本实施例中，如图4所示，信号产生与触发电路包括第三传输门T3、第四传输门T4、第五传输门T5、第六传输门T6、第七传输门T7、第七反相器I7、第八反相器I8、第九反相器I9、第十反相器I10、第十一反相器I11、第十二反相器I12、第十三反相器I13、第十四反相器I14和第四PMOS管P4；第三传输门T3、第四传输门T4、第五传输门T5、第六传输门T6和第七传输门T7的电路结构与第一传输门T1的电路结构相同；第三传输门T3的输入端为信号产生与触发电路的输入端，第三传输门T3的反相控制端、第四传输门T4的控制端、第十四反相器I14的输入端、第五传输门T5的控制端和第六传输门T6的反相控制端连接且其连接端为信号产生与触发电路的时钟端，第三传输门T3的控制端、第十四反相器I14的输出端、第四传输门T4的反相控制端，第五传输门T5的反相控制端和第六传输门T6的控制端连接，第三传输门T3的输出端、第四传输门T4的输入端和第七反相器I7的输入端连接，第七反相器I7的输出端、第八反相器I8的输入端、第十一反相器I11的输入端和第五传输门T5的输入端连接，第八反相器I8的输出端和第四传输门T4的输出端连接，第五传输门T5的输出端、第六传输门T6的输入端和第九反相器I9的输入端连接，第九反相器I9的输出端和第十反相器I10的输入端连接且其连接端为信号产生与触发电路的时序监控端，第十反相器I10的输出端和第六传输门T6的输出端连接，第十一反相器I11的输出端和第七传输门T7的输入端连接，第七传输门T7的控制端和第十二反相器I12的输入端连接，第七传输门T7的反相控制端、第十二反相器I12的输出端和第四PMOS管P4的栅极连接，第四PMOS管P4的漏极、第七传输门T7的输出端和第十三反相器I13的输入端连接，第十三反相器I13的输出端为信号产生与触发电路的输出端，第四PMOS管P4的源极接入电源；第四PMOS管P4的阈值电压为0.404V。
本实施例中，如图5所示，信号跳变检测电路包括第十五反相器I15、第十六反相器I16、第十七反相器I17、第十八反相器I18、第十九反相器I19、第五PMOS管、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第八NMOS管N8；第五PMOS管的源极接入电源、第五PMOS管的栅极和第八NMOS管N8的栅极连接且其连接端为信号跳变检测电路的时钟端，第五PMOS管的漏极、第三NMOS管N3的漏极、第四NMOS管N4的漏极和第十九反相器I19的输入端连接，第十九反相器I19的输出端为信号跳变检测电路的输出端，第三NMOS管N3的栅极、第十七反相器I17的输出端和第十八反相器I18的输入端连接，第三NMOS管N3的源极和第五NMOS管N5的漏极连接，第四NMOS管N4的栅极和第十八反相器I18的输出端连接，第四NMOS管N4的源极和第六NMOS管N6的漏极连接，第五NMOS管N5的栅极和第十五反相器I15的输入端连接且其连接端为信号跳变检测电路的第二输入端；第十五反相器I15的输出端、第十六反相器I16的输入端和第六NMOS管N6的栅极连接，第十六反相器I16的输出端和第十七反相器I17的输入端连接，第五NMOS管N5的源极、第六NMOS管N6的源极和第七NMOS管N7的漏极连接，第七NMOS管N7的栅极为信号跳变检测电路的第一输入端，第七NMOS管N7的源极和第八NMOS管N8的漏极连接，第八NMOS管N8的源极接地，第五PMOS管的阈值电压为0.612V，第三NMOS管N3的阈值电压为0.243V，第四NMOS管N4的阈值电压为0.243V，第五NMOS管N5的阈值电压为0.243V，第六NMOS管N6的阈值电压为0.243V，第七NMOS管N7的阈值电压为0.243V，第八NMOS管N8的阈值电压为0.243V。
本实施例中，如图6所示，锁存器包括第一二输入或门R1、第二二输入或门R2和第二十反相器I20；第一二输入或门R1和第二二输入或门R2分别具有第一输入端、第二输入端和输出端，第一二输入或门R1的第一输入端为锁存器的输入端，第一二输入或门R1的第二输入端和第二二输入或门R2的输出端连接且其连接端为锁存器的输出端，第一二输入或门R1的输出端和第二二输入或门R2的第一输入端连接，第二二输入或门R2的第二输入端和第二十反相器I20的输出端连接，第二十反相器I20的输入端为锁存器的复位端。
被测电路未老化前，本发明的老化传感器生成的被测老化数据X波形图如图7的(a)所示，被测电路老化后，本发明的老化传感器生成的被测老化数据X波形图如图7的(b)所示。图7的(a)和图7的(b)中，把时钟信号(CLK)的上升边缘设为参考点，时钟上升沿与虚线组成的保护带矩形窗口为后检查窗口Tg，当电路发生老化时，被测老化数据X跳变时刻与保护带间隔的变化，其中逻辑电路传输数据的跳变延迟为Td，检查窗口适应增量为ΔT。如图7的(a)所示，被测电路未老化前，被测老化数据X跳变时刻位于时钟沿之前，检测窗口大小为初始值Tg，如图7的(b)所示，当被测电路老化后的采样数据时刻延迟Td，数据跳变进入检测窗口时，此时保护带间隔也将相应扩大ΔT。分析图7的(a)和(b)可知，检测窗口的增大，使老化传感器内部节点充放电更充分，利于提高检测结果稳定性。
在65nm工艺下，本发明的老化传感器的仿真结果如图8所示。其中仿真环境为ttCorner，电源电压VDD为1.2V，温度为27℃。图8中给出一个时钟周期下，检测区间的宽度约为356ps，老化传感器响应速度约为58ps，模拟老化引起的三种不同情况的输入，观测老化传感器处在评估期间，电路内部重要节点和输出的波形相应变化。在第一种情况下，老化传感器中中被测老化数据X到达时刻≈1.69ns，时钟信号CLK在其后约28ps后上升跳变，节点C_OUT和OUT_AS上的电压电平几乎保持为零电平表示被测电路未老化，如图8的(a)。在第二种情况中，被测老化数据X到达时刻≈1.7ns，在节点C_OUT上产生轻微跳变的毛刺，然而，持续时间和这个尖峰的电压电平不足以改变锁存器内部动态节点，因此OUT_AS再次保持低，如图8的(b)。最后，在第三种情况，被测老化数据X到达时刻≈1.71ns，C_OUT节点产生了一个完整的宽毛刺，这时能够对锁存器的内部节点完成跳变，如图8的(c)。分析图8可知，当被测电路老化程度达到预定检测窗口时，本发明的老化传感器完成正确老化检测。
本发明的老化传感器在三种工艺角温度下随电源电压变化的保护区间Tspec结果如图9所示。为了更直观看出Tspec的百分比(Tperc(％))变化，这里对结果按照以下公式(1)做出归一化处理，其中正常工作电压VDD为1.2V时，检测窗口最小值设为Tmin；工作电压VDD为0.8V时，检测窗口最大值设为Tmax。
从图9中可以看出，当温度恒定不变，电源电压减小会引起检测区间的反向增大，并且增大幅度越来越大。当考虑电压不变，处于不同温度时，1.2V～1V期间检测窗口变化率基本保持一致；当电压到达1V以下，不同温度下窗口变化率出现差别，温度越低变化率越大。这种情况下，当逻辑电路所处环境中温度和电源电压发生变化时，我们的检测区间也会相应增大，基于该老化传感器的检测原理，增大的检测窗口更有利于提高老化检测结果的稳定性；本发明的老化传感器具有对电压波动和温度变化的自适应调整特性。

Claims (4)

1.一种基于真实SH时间的老化传感器，其特征在于包括信号产生与触发电路、镜像抽取延时电路、信号跳变检测电路和锁存器；所述的信号产生与触发电路用于采集待测电路的输出信号并生成被测老化信号，所述的信号产生与触发电路具有输入端、时钟端、输出端和时序监控端，所述的镜像抽取延时电路具有输入端和输出端，所述的信号跳变检测电路具有时钟端、用于接入时钟延迟信号的第一输入端、用于接入被测老化信号的第二输入端和输出端，所述的锁存器具有输入端、输出端和复位端；所述的信号产生与触发电路的输入端为所述的老化传感器的输入端，用于采集待测电路的输出信号，所述的信号产生与触发电路的时钟端、所述的镜像抽取延时电路的输入端和所述的信号跳变检测电路的时钟端连接且其连接端为所述的老化传感器的时钟端，用于接入时钟信号，所述的镜像抽取延时电路的输出端和所述的信号跳变检测电路的第一输入端连接，所述的信号产生与触发电路的输出端和所述的信号跳变检测电路的第二输入端连接，所述的信号跳变检测电路的输出端和所述的锁存器的输入端连接，所述的锁存器的输出端为所述的老化传感器的输出端，所述的锁存器的复位端为所述的老化传感器的复位端；
所述的镜像抽取延时电路包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第一传输门、第二传输门、第一NMOS管、第一PMOS管和第二PMOS管；
所述的第一传输门包括第二NMOS管和第三PMOS管，所述的第二NMOS管的源极和所述的第三PMOS管的源极连接且其连接端为所述的第一传输门的输入端，所述的第二NMOS管的漏极和所述的第三PMOS管的漏极连接且其连接端为所述的第一传输门的输出端，所述的第二NMOS管的栅极为所述的第一传输门的控制端，所述的第三PMOS管的栅极为所述的第一传输门的反相控制端；所述的第二传输门的结构与所述的第一传输门的结构相同；所述的第一反相器的输入端为所述的镜像抽取延时电路的输入端，所述的第一反相器的输出端与所述的第一传输门的输入端连接，所述的第一传输门的输出端和所述的第二反相器的输入端连接，所述的第二反相器的输出端和所述的第三反相器的输入端连接，所述的第三反相器的输出端、所述的第四反相器的输入端、所述的第二传输门的输入端和所述的第二传输门的反相控制端连接，所述的第四反相器的输出端、所述的第一PMOS管的栅极和所述的第二传输门的控制端连接，所述的第二传输门的输出端、所述的第一PMOS管的漏极和所述的第五反相器的输入端连接，所述的第五反相器的输出端、所述的第一NMOS管的栅极、所述的第二PMOS管的栅极和所述的第六反相器的输入端连接，所述的第六反相器的输出端为所述的镜像抽取延时电路的输出端，所述的第一传输门的控制端和所述的第一PMOS管的源极均接入电源，所述的第一传输门的反相控制端、所述的第一NMOS管的源极、所述的第一NMOS管的漏极、所述的第二PMOS管的源极和所述的第二PMOS管的漏极均接地；所述的第一NMOS管的阈值电压为0.397V，所述的第二NMOS管的阈值电压为0.397V，所述的第一PMOS管的阈值电压为0.404V，所述的第二PMOS管的阈值电压为0.404V，所述的第三PMOS管的阈值电压为0.404V。
2.根据权利要求1所述的一种基于真实SH时间的老化传感器，其特征在于所述的信号产生与触发电路包括第三传输门、第四传输门、第五传输门、第六传输门、第七传输门、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器、第十三反相器、第十四反相器和第四PMOS管；
所述的第三传输门、所述的第四传输门、所述的第五传输门、所述的第六传输门和所述的第七传输门的电路结构与所述的第一传输门的电路结构相同；所述的第三传输门的输入端为所述的信号产生与触发电路的输入端，所述的第三传输门的反相控制端、所述的第四传输门的控制端、所述的第十四反相器的输入端、所述的第五传输门的控制端和所述的第六传输门的反相控制端连接且其连接端为所述的信号产生与触发电路的时钟端，所述的第三传输门的控制端、所述的第十四反相器的输出端、所述的第四传输门的反相控制端，所述的第五传输门的反相控制端和所述的第六传输门的控制端连接，所述的第三传输门的输出端、所述的第四传输门的输入端和所述的第七反相器的输入端连接，所述的第七反相器的输出端、所述的第八反相器的输入端、所述的第十一反相器的输入端和所述的第五传输门的输入端连接，所述的第八反相器的输出端和所述的第四传输门的输出端连接，所述的第五传输门的输出端、所述的第六传输门的输入端和所述的第九反相器的输入端连接，所述的第九反相器的输出端和所述的第十反相器的输入端连接且其连接端为所述的信号产生与触发电路的时序监控端，所述的第十反相器的输出端和所述的第六传输门的输出端连接，所述的第十一反相器的输出端和所述的第七传输门的输入端连接，所述的第七传输门的控制端和所述的第十二反相器的输入端连接，所述的第七传输门的反相控制端、所述的第十二反相器的输出端和所述的第四PMOS管的栅极连接，所述的第四PMOS管的漏极、所述的第七传输门的输出端和所述的第十三反相器的输入端连接，所述的第十三反相器的输出端为所述的信号产生与触发电路的输出端，所述的第四PMOS管的源极接入电源；所述的第四PMOS管的阈值电压为0.404V。
3.根据权利要求1所述的一种基于真实SH时间的老化传感器，其特征在于所述的信号跳变检测电路包括第十五反相器、第十六反相器、第十七反相器、第十八反相器、第十九反相器、第五PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管；所述的第五PMOS管的源极接入电源、所述的第五PMOS管的栅极和所述的第八NMOS管的栅极连接且其连接端为所述的信号跳变检测电路的时钟端，所述的第五PMOS管的漏极、所述的第三NMOS管的漏极、所述的第四NMOS管的漏极和所述的第十九反相器的输入端连接，所述的第十九反相器的输出端为所述的信号跳变检测电路的输出端，所述的第三NMOS管的栅极、所述的第十七反相器的输出端和所述的第十八反相器的输入端连接，所述的第三NMOS管的源极和所述的第五NMOS管的漏极连接，所述的第四NMOS管的栅极和所述的第十八反相器的输出端连接，所述的第四NMOS管的源极和所述的第六NMOS管的漏极连接，所述的第五NMOS管的栅极和所述的第十五反相器的输入端连接且其连接端为所述的信号跳变检测电路的第二输入端；所述的第十五反相器的输出端、所述的第十六反相器的输入端和所述的第六NMOS管的栅极连接，所述的第十六反相器的输出端和所述的第十七反相器的输入端连接，所述的第五NMOS管的源极、所述的第六NMOS管的源极和所述的第七NMOS管的漏极连接，所述的第七NMOS管的栅极为所述的信号跳变检测电路的第一输入端，所述的第七NMOS管的源极和所述的第八NMOS管的漏极连接，所述的第八NMOS管的源极接地，所述的第五PMOS管的阈值电压为0.612V，所述的第三NMOS管的阈值电压为0.243V，所述的第四NMOS管的阈值电压为0.243V，所述的第五NMOS管的阈值电压为0.243V，所述的第六NMOS管的阈值电压为0.243V，所述的第七NMOS管的阈值电压为0.243V，所述的第八NMOS管的阈值电压为0.243V。
4.根据权利要求1所述的一种基于真实SH时间的老化传感器，其特征在于所述的锁存器包括第一二输入或门、第二二输入或门和第二十反相器；所述的第一二输入或门和所述的第二二输入或门分别具有第一输入端、第二输入端和输出端，所述的第一二输入或门的第一输入端为所述的锁存器的输入端，所述的第一二输入或门的第二输入端和所述的第二二输入或门的输出端连接且其连接端为所述的锁存器的输出端，所述的第一二输入或门的输出端和所述的第二二输入或门的第一输入端连接，所述的第二二输入或门的第二输入端和所述的第二十反相器的输出端连接，所述的第二十反相器的输入端为所述的锁存器的复位端。
CN201711169859.5A 2017-11-22 2017-11-22 一种基于真实sh时间的老化传感器 Active CN108107343B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711169859.5A CN108107343B (zh) 2017-11-22 2017-11-22 一种基于真实sh时间的老化传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711169859.5A CN108107343B (zh) 2017-11-22 2017-11-22 一种基于真实sh时间的老化传感器

Publications (2)

Publication Number Publication Date
CN108107343A CN108107343A (zh) 2018-06-01
CN108107343B true CN108107343B (zh) 2019-12-06

Family

ID=62206533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711169859.5A Active CN108107343B (zh) 2017-11-22 2017-11-22 一种基于真实sh时间的老化传感器

Country Status (1)

Country Link
CN (1) CN108107343B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI722948B (zh) * 2020-07-28 2021-03-21 瑞昱半導體股份有限公司 偵測電路運作速度之餘量的裝置
CN112698181B (zh) * 2020-12-07 2021-09-21 电子科技大学 一种状态可配置的原位老化传感器系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1125989C (zh) * 2000-12-25 2003-10-29 中国科学院计算技术研究所 电路时延测试方法
DE10343565B3 (de) * 2003-09-19 2005-03-10 Infineon Technologies Ag Master-Latchschaltung mit Signalpegelverschiebung für ein dynamisches Flip-Flop
CN101852839B (zh) * 2010-05-19 2012-06-27 中国科学院计算技术研究所 老化预测和超速时延测试双功能的系统及方法
CN104316860B (zh) * 2014-09-23 2016-11-30 宁波大学 一种基于pll‑vco的高准度老化监测器
CN105227257B (zh) * 2015-09-30 2018-01-30 中山大学 一种改进型时钟同步镜像延迟电路
CN105445645B (zh) * 2015-12-14 2018-01-05 宁波大学 一种用于监测集成电路nbti老化效应的数字型监测电路
CN106291322B (zh) * 2016-08-08 2018-10-23 宁波大学 一种采用延迟放大结构的cmos电路老化传感器
CN106569120B (zh) * 2016-10-26 2019-01-22 宁波大学 一种对温度不敏感的检测集成电路老化状态传感器
CN106970317A (zh) * 2017-03-24 2017-07-21 哈尔滨工业大学（威海） 一种基于保护带的老化故障检测传感器
CN107290645B (zh) * 2017-05-10 2019-08-06 宁波大学 一种用于检测集成电路老化效应的传感器

Also Published As

Publication number Publication date
CN108107343A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
TWI707149B (zh) 晶載可靠性監測器及方法
US8525549B1 (en) Physical unclonable function cell and array
US7868706B2 (en) Oscillator device and methods thereof
Wang et al. Silicon odometers: Compact in situ aging sensors for robust system design
CN106291322B (zh) 一种采用延迟放大结构的cmos电路老化传感器
Zhou et al. HEPP: A new in-situ timing-error prediction and prevention technique for variation-tolerant ultra-low-voltage designs
Rodopoulos et al. Time and workload dependent device variability in circuit simulations
US9552892B1 (en) Sampling circuit with reduced metastability exposure
Oommen et al. Study and analysis of various LFSR architectures
US10114068B1 (en) Methods and apparatus for monitoring aging effects on an integrated circuit
CN108107343B (zh) 一种基于真实sh时间的老化传感器
Raychowdhury et al. A novel on-chip delay measurement hardware for efficient speed-binning
CN101086894A (zh) 供给无噪声电压的装置及其操作方法
US7619937B2 (en) Semiconductor memory device with reset during a test mode
Kim On-chip delay degradation measurement for aging compensation
CN107390080B (zh) 一种电池断线检测电路
Andrawes et al. Ternary circuits for NULL convention logic
US10054632B2 (en) Semiconductor apparatus and characteristic measurement circuit therefor
Torres et al. Impact of nbti on increasing the susceptibility of finfet to radiation
US11061452B2 (en) Integrated circuit with enhanced operation over operating ranges utilizing a process signal to fine tune a voltage boosting operation
Chun et al. A novel built-in aging detection architecture for mixed-signal integrated circuits
Deb et al. Overview of Health Monitoring Techniques for Reliability.
US11501826B2 (en) Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein
US10591538B2 (en) Data reading device and data reading method for design-for-testing
JP4388127B2 (ja) ソフトエラーを減少させるための方法および記憶回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant