CN108646170A - 一种基于双模冗余的抗软错误老化预测传感器 - Google Patents

Abstract

本发明公开了一种基于双模冗余的抗软错误老化预测传感器，涉及集成电路技术领域，通过在POMS管M1输入复位信号PWD，对点X1、点X2、点Y1、点Y2进行充电，使得X1＝X2＝Y1＝Y2＝1；充电完成后，组合逻辑电路的输出信号Co进入延时电路的输出信号GB保护带时，进入检测部分，当组合逻辑电路未发生老化时，或非门输出低电平；当组合逻辑电路发生老化时，或非门输出高电平；当组合逻辑电路发生老化时注入软错误时仍能检测出组合逻辑电路发生老化，即或非门输出高电平。本发明优点在于：能够在组合逻辑电路发生老化时注入软错误还是组合逻辑电路未发生老化时注入软错误都能有效检测出正确的信号，并节省面积开销。

Description

一种基于双模冗余的抗软错误老化预测传感器

技术领域

本发明涉及集成电路技术领域，更具体涉及一种基于双模冗余的抗软错误老化预测传感器。

背景技术

随着半导体技术的发展，集成电路尺寸减小，电路老化引起的可靠性问题越来越严重。在集成电路老化预测研究方面，国内学者已经提出了许多的老化预测传感器结构，老化预测传感器主要包括延迟单元和稳定性检测器结构，现有的较成型的老化传感器中都有着相同的问题，就是关于或非门输入端会有很大概率发生软错误，并且对电路造成严重的影响。

现有的稳定性检测器结构大多数都存在面积开销较大，关键点处于浮空状态而易受到外界环境的干扰等缺点。一般稳定性校验器的结构如图1所示，当关键节点X、Y处高能粒子击翻即发生软错误时，通过或非门后将输出错误信号，即当关键点X、Y发生错误时并不能输出正确的检测信号。

图2中为稳定性校验器关键节点未发生软错误时的检验情况，V(co)第一周期组合逻辑电路未发生老化时的输出信号，第二个周期为组合逻辑电路已发生老化时的输出信号，V(out)为稳定性校验器的检测信号。图3为在文献[1]《Khachatryan A.A novel agingsensor with programmable resolution》(East-West Design&Test Symposium(EWDTS),2017 IEEE.IEEE,2017:1-4)的老化预测传感器发生软错误但未发生老化的仿真图；图4为文献[2]《 J,Saraiva D,Leong C,et al.Performance sensor for toleranceand predictive detection of delay-faults》(Defect and Fault Tolerance in VLSIand Nanotechnology Systems(DFT),2014 IEEE International Symposium on.IEEE,2014:110-115)的老化预测传感器发生软错误时并且发生老化；图3和图4为稳定性校验器关键节点发生软错误时的检验情况，在第一个周期中，电路未发生老化，V(out)本应输出低电平，由于软错误发生输出错误信号高电平；第二周期中，电路已发生老化，V(out)本应输出高电平，由于软错误发生输出错误信号，由高电平跳变为低电平。

发明内容

本发明所要解决的技术问题在于现有稳定性校验器的关键节点发生软错误时，稳定性校验器并不能输出正确的检测信号。

本发明是通过以下技术方案解决上述技术问题的，具体技术方案如下：

一种基于双模冗余的抗软错误老化预测传感器，包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一C单元、第二C单元、第一反相器P、第二反相器Q、或非门；

第一PMOS管P1的源极、第二PMOS管P2的源极都接电源，第一PMOS管P1的栅极输入复位信号PWD，第一PMOS管P1的漏极、第二PMOS管P2的漏极都与第三PMOS管P3的源极、第四PMOS管P4的源极、第五PMOS管P5的源极、第六PMOS管P6的源极连接，第三PMOS管P3的栅极、第四PMOS管P4的栅极、第五PMOS管P5的栅极、第六PMOS管P6的栅极、第五NMOS管N5的栅极都输入延迟电路的输出信号GB，第三PMOS管P3的漏极与第二NMOS管N2的漏极连接，第四PMOS管P4的漏极与第一NMOS管N1的漏极连接，第一C单元的第一输入端与第三PMOS管P3的漏极、第二NMOS管N2的漏极的连接线相连接交于点X1，第一C单元的第二输入端与第四PMOS管P4的漏极、第一NMOS管N1的漏极的连接线相连接交于点X2，第一C单元的输出端与第一反相器P输入端连接，第一反相器P的输出端与或非门的第一输入端连接；

第五PMOS管P5的漏极与第三NMOS管N3的漏极连接，第六PMOS管P6的漏极与第四NMOS管N4的漏极连接，第二C单元的第一输入端与第五PMOS管P5的漏极、第三NMOS管N3的漏极的连接线相连接交于点Y1，第二C单元的第二输入端与第六PMOS管P6的漏极、第四NMOS管N4的漏极的连接线相连接交于点Y2，第二C单元的输出端与第二反相器Q输入端连接，第二反相器Q的输出端与或非门的第二输入端连接；第一NMOS管N1的源极、第二NMOS管N2的源极、第三NMOS管N3的源极、第四NMOS管N4的源极都与第五NMOS管N5的漏极连接；第一NMOS管N1的栅极、第二NMOS管N2的栅极都输入组合逻辑电路的输出信号Co；第三NMOS管N3的栅极、第四NMOS管N4的栅极都输入组合逻辑电路的反向信号CoB；第五NMOS管N5的源极接地，第二PMOS管P2的源极与或非门的输出端连接。

优选地，基于双模冗余的抗软错误老化预测传感器的初始充电过程为：

当复位信号PWD＝0时，第一PMOS管P1的漏极输出高电平；

当延迟电路的输出信号GB＝0时，第三PMOS管P3的漏极、第四PMOS管P4的漏极、第五PMOS管P5的漏极、第六PMOS管P6的漏极都输出高电平，使得点X1、点X2、点Y1、点Y2处于充电状态，则X1＝X2＝Y1＝Y2＝1；第五NMOS管N5处于关闭状态，则不管组合逻辑电路的输出信号Co高电平还是低电平，点X1、点X2、点Y1、点Y2的电荷都不能进行释放；

点X1处信号和点X2处信号经过第一C单元、第一反相器P后，输出高电平；点Y1处信号和点Y2处信号经过第二C单元、第二反相器Q后，输出高电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出低电平，使得第二PMOS管P2导通；第二PMOS管P2导通后，复位信号PWD为高电平，使得第一PMOS管P1关闭。

优选地，所述复位信号PWD＝1时，在时钟信号CLK上升沿来的前一段时间内，延迟电路的输出信号GB＝1，在GB＝1这段时间内属于保护带，当组合逻辑电路的输出信号Co在GB＝1这段时间内发生跳变时，则说明组合逻辑电路发生了故障。

优选地，当组合逻辑电路的输出信号Co在保护带内没有发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器的工作过程如下：

当复位信号PWD＝1，延时电路的输出信号GB＝1，组合逻辑电路的输出信号Co＝0时，则组合逻辑电路的输出信号CoB＝1，第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6都关闭，第五NMOS管N5导通，第一NMOS管N1关闭、第二NMOS管N2关闭、第三NMOS管N3导通、第四NMOS管N4导通，则点X1、点X2处的电荷不能释放，即X1＝X2＝1，则点Y1、点Y2处的电荷进行释放，即Y1＝Y2＝0；点X1处信号和点X2处信号经过第一C单元、第一反相器P后，输出高电平；点Y1处信号和点Y2处信号经过第二C单元、第二反相器Q后，输出低电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出低电平，则说明组合逻辑电路正常工作；复位信号PWD＝1，组合逻辑电路未发生老化时，通过第二PMOS管P2给点X1、点X2、点Y1、点Y2进行充电。

优选地，当组合逻辑电路的输出信号Co在保护带内没有发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器的工作过程如下：

当复位信号PWD＝1，延时电路的输出信号GB＝1，组合逻辑电路的输出信号Co＝1时，则组合逻辑电路的输出信号CoB＝0，第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6都关闭，第五NMOS管N5导通，第一NMOS管N1导通、第二NMOS管N2导通、第三NMOS管N3关闭、第四NMOS管N4关闭，则点X1、点X2处的电荷进行释放，即X1＝X2＝0，则点Y1、点Y2处的电荷不能释放，即Y1＝Y2＝1；点X1处信号和点X2处信号经过第一C单元、第一反相器P后，输出低电平；点Y1处信号和点Y2处信号经过第二C单元、第二反相器Q后，输出高电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出低电平，则说明组合逻辑电路正常工作。

优选地，当组合逻辑电路的输出信号Co在保护带内发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器检测老化的工作过程如下：

当组合逻辑电路的输出信号Co＝0跳变为Co＝1的高电平时，第一NMOS管N1导通、第二NMOS管N2导通，此时，点X1、点X2的电荷通过第一NMOS管N1、第二NMOS管N2释放，其中，点Y1、点Y2处的电荷已经被释放，则X1＝X2＝Y1＝Y2＝0；

点X1处信号和点X2处信号经过第一C单元、第一反相器P后，输出低电平；点Y1处信号和点Y2处信号经过第二C单元、第二反相器Q后，输出低电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出高电平，则说明组合逻辑电路发生老化，此时，第二PMOS管P2关闭，或非门输出信号被锁存。

优选地，当组合逻辑电路的输出信号Co在保护带内发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器检测老化的工作过程如下：

当组合逻辑电路的输出信号Co＝1跳变为Co＝0的高电平时，第三NMOS管N3导通、第四NMOS管N4导通，此时，点Y1、点Y2处的电荷通过第三NMOS管N3、第四NMOS管N4释放，其中，点X1、点X2处的电荷已经被释放，则X1＝X2＝Y1＝Y2＝0；

点X1处信号和点X2处信号经过第一C单元、第一反相器P后，输出低电平；点Y1处信号和点Y2处信号经过第二C单元、第二反相器Q后，输出低电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出高电平，则说明组合逻辑电路发生老化，此时，第二PMOS管P2关闭，或非门输出信号被锁存。

优选地，基于双模冗余的抗软错误老化预测传感器的解决软错误工作方法为：

当点X1发生软错误时，即被高能粒子由1击翻到0时，点X1、点X2经过第一C单元的保持及第一反相器P的反向后，第一反相器P的输出保持在正确高电平状态；第二反相器Q的输出保持在正确的低电平状态，输入或非门的两输入端的电平仍是一高电平、一低电平，则或非门的输出端输出正确信号；同理，点X2、Y1、Y2任意点发生软错误时，或非门的输出端都能输出正确信号。

优选地，当组合逻辑电路先发生老化后，点X1、点X2、点Y1、点Y2的任一点发生软错误时，基于双模冗余的抗软错误老化预测传感器的工作过程如下：

当组合逻辑电路发生老化时，点X1＝X2＝Y1＝Y2＝0，若此时点X1被击翻时变为1，第一C单元的保持作用以及第一反相器P的反向后，第一反相器P输出低电平，第二反相器Q还是输出低电平，则当发生软错误时仍能检测出组合逻辑电路发生老化；同理，若点X2、Y1、Y2任意点发生软错误时都能检测出组合逻辑电路发生老化。

本发明相比现有技术具有以下优点：

本发明中当任意一点X1、X2、Y1、Y2发生软错误时，经过C单元的保持的保持作用，仍能输出正确的信号；当组合逻辑电路发生老化，经过NMOS管的导通，使得电荷被释放，导致X1＝X2＝Y1＝Y2＝0，经过C单元、反相器以及或非门的处理后，或非门输出端输出高电平，则说明组合逻辑电路发生老化；当组合逻辑电路发生老化时，同时任意一点X1、X2、Y1、Y2发生软错误时，经过C单元的保持，基于双模冗余的抗软错误老化预测传感器能够正确检测出组合逻辑电路发生老化；当任意一点X1、X2、Y1、Y2发生软错误后，组合逻辑电路发生老化时，基于双模冗余的抗软错误老化预测传感器能够正确检测出组合逻辑电路发生老化。

基于双模冗余的抗软错误老化预测传感器在发生软错误时，能够纠正软错误，不会影响判断是不是组合逻辑发生错误；当组合逻辑电路发生老化注入软错误时，并不会影响判断，能够正确检测出组合逻辑电路发生老化；同时节省面积开销。

附图说明

图1为一般稳定性校验器的结构图。

图2为背景技术中稳定性校验器正常工作的仿真图。

图3为背景技术中文献[1]的稳定性校验器在未检测到老化时发生软错误的仿真图。

图4为背景技术中文献[2]的稳定性校验器在检测到老化时发生软错误的仿真图。

图5为本发明实施例的一种基于双模冗余的抗软错误老化预测传感器的总体外形示意图。

图6为本发明实施例的一种基于双模冗余的抗软错误老化预测传感器在第一保护带未检测老化时发生软错误，在第二个保护带发生老化但未注入软错误的仿真图。

图7为本发明实施例的一种基于双模冗余的抗软错误老化预测传感器检测到组合逻辑电路发生老化时注入软错误的仿真图。

具体实施方式

下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

如图5所示，一种基于双模冗余的抗软错误老化预测传感器，包括：PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6、NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管N5、C₁单元、C₂单元、反相器P、反相器Q、或非门；

PMOS管P1的源极、PMOS管P2的源极都接电源VDD，PMOS管P1的栅极输入复位信号PWD，PMOS管P1的漏极、PMOS管P2的漏极都与PMOS管P3的源极、PMOS管P4的源极、PMOS管P5的源极、PMOS管P6的源极连接，PMOS管P3的栅极、PMOS管P4的栅极、PMOS管P5的栅极、PMOS管P6的栅极、NMOS管N5的栅极都输入延迟电路的输出信号GB，PMOS管P3的漏极与NMOS管N2的漏极连接，PMOS管P4的漏极与NMOS管N1的漏极连接，C₁单元的输入端1与PMOS管P3的漏极、NMOS管N2的漏极的连接线相连接交于点X1，C₁单元的输入端2与PMOS管P4的漏极、NMOS管N1的漏极的连接线相连接交于点X2，C₁单元的输出端与反相器P输入端连接，反相器P的输出端与或非门的输入端1连接；

PMOS管P5的漏极与NMOS管N3的漏极连接，PMOS管P6的漏极与NMOS管N4的漏极连接，C₂单元的输入端1与PMOS管P5的漏极、NMOS管N3的漏极的连接线相连接交于点Y1，C₂单元的输入端2与PMOS管P6的漏极、NMOS管N4的漏极的连接线相连接交于点Y2，C₂单元的输出端与反相器Q输入端连接，反相器Q的输出端与或非门的输入端2连接；NMOS管N1的源极、NMOS管N2的源极、NMOS管N3的源极、NMOS管N4的源极都与NMOS管N5的漏极连接；NMOS管N1的栅极、NMOS管N2的栅极都输入组合逻辑电路的输出信号Co；NMOS管N3的栅极、NMOS管N4的栅极都输入组合逻辑电路的反向信号CoB；NMOS管N5的源极接地，PMOS管P2的源极与或非门的输出端OUT连接。

具体的，基于双模冗余的抗软错误老化预测传感器的初始充电过程为：

当复位信号PWD＝0时，PMOS管P1的漏极输出高电平；

当延迟电路的输出信号GB＝0时，PMOS管P3的漏极、PMOS管P4的漏极、PMOS管P5的漏极、PMOS管P6的漏极都输出高电平，使得点X1、点X2、点Y1、点Y2处于充电状态，则X1＝X2＝Y1＝Y2＝1；NMOS管N5处于关闭状态，则不管组合逻辑电路的输出信号Co高电平还是低电平，点X1、点X2、点Y1、点Y2的电荷都不能进行释放；

点X1处信号和点X2处信号经过C₁单元、反相器P后，输出高电平；点Y1处信号和点Y2处信号经过C₂单元、反相器Q后，输出高电平；反相器P输出端的信号和反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出低电平，使得PMOS管P2导通；PMOS管P2导通后，复位信号PWD为高电平，使得PMOS管P1关闭。

具体的，复位信号PWD＝1时，在时钟信号CLK上升沿来的前一段时间内，延迟电路的输出信号GB＝1，在GB＝1这段时间内属于保护带，当组合逻辑电路的输出信号Co在GB＝1这段时间内发生跳变时，则说明组合逻辑电路发生了故障。

当组合逻辑电路的输出信号Co在保护带内没有发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器的工作过程如下：

当复位信号PWD＝1，延时电路的输出信号GB＝1，组合逻辑电路的输出信号Co＝0时，则组合逻辑电路的输出信号CoB＝1，PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6都关闭，NMOS管N5导通，NMOS管N1关闭、NMOS管N2关闭、NMOS管N3导通、NMOS管N4导通，则点X1、点X2处的电荷不能释放，即X1＝X2＝1，则点Y1、点Y2处的电荷进行释放，即Y1＝Y2＝0；点X1处信号和点X2处信号经过C₁单元、反相器P后，输出高电平；点Y1处信号和点Y2处信号经过C₂单元、反相器Q后，输出低电平；反相器P输出端的信号和反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出低电平，则说明组合逻辑电路正常工作；复位信号PWD＝1时，组合逻辑电路未发生老化时，通过第二PMOS管P2给点X1、点X2、点Y1、点Y2进行充电。

具体的，当组合逻辑电路的输出信号Co在保护带内没有发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器的工作过程如下：

当复位信号PWD＝1，延时电路的输出信号GB＝1，组合逻辑电路的输出信号Co＝1时，则组合逻辑电路的输出信号CoB＝0，PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6都关闭，NMOS管N5导通，NMOS管N1导通、NMOS管N2导通、NMOS管N3关闭、NMOS管N4关闭，则点X1、点X2处的电荷进行释放，即X1＝X2＝0，则点Y1、点Y2处的电荷不能释放，即Y1＝Y2＝1；点X1处信号和点X2处信号经过C₁单元、反相器P后，输出低电平；点Y1处信号和点Y2处信号经过C₂单元、反相器Q后，输出高电平；反相器P输出端的信号和反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出低电平，则说明组合逻辑电路正常工作。

当组合逻辑电路的输出信号Co在保护带内发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器检测老化的工作过程如下：

当组合逻辑电路的输出信号Co＝0跳变为Co＝1的高电平时，NMOS管N1导通、NMOS管N2导通，此时，点X1、点X2的电荷通过NMOS管N1、NMOS管N2释放，其中，点Y1、点Y2处的电荷已经被释放，则X1＝X2＝Y1＝Y2＝0；

点X1处信号和点X2处信号经过C₁单元、反相器P后，输出低电平；点Y1处信号和点Y2处信号经过C₂单元、反相器Q后，输出低电平；反相器P输出端的信号和反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出高电平，则说明组合逻辑电路发生老化，此时，PMOS管P2关闭，或非门输出信号被锁存。

当组合逻辑电路的输出信号Co在保护带内发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器检测老化的工作过程如下：

当组合逻辑电路的输出信号Co＝1跳变为Co＝0的高电平时，NMOS管N3导通、NMOS管N4导通，此时，点Y1、点Y2处的电荷通过NMOS管N3、NMOS管N4释放，其中，点X1、点X2处的电荷已经被释放，则X1＝X2＝Y1＝Y2＝0；

点X1处信号和点X2处信号经过C₁单元、反相器P后，输出低电平；点Y1处信号和点Y2处信号经过C₂单元、反相器Q后，输出低电平；反相器P输出端的信号和反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出高电平，则说明组合逻辑电路发生老化，此时，PMOS管P2关闭，或非门输出信号被锁存。

具体的，基于双模冗余的抗软错误老化预测传感器的解决软错误工作方法为：

当点X1发生软错误时，即被高能粒子由1击翻到0时，点X1、点X2经过C₁单元的保持及反相器P的反向后，反相器P的输出保持在正确高电平状态；反相器Q的输出保持在正确的低电平状态，输入或非门的两输入端仍是一高电平、一低电平，则或非门的输出端输出正确信号；同理，点X2、Y1、Y2任意点发生软错误时，或非门的输出端都能输出正确信号。

具体的，当组合逻辑电路先发生老化后，点X1、点X2、点Y1、点Y2的任一点发生软错误时，基于双模冗余的抗软错误老化预测传感器的工作过程如下：

当组合逻辑电路发生老化时，点X1＝X2＝Y1＝Y2＝0，若此时点X1被击翻时变为1，C₁单元的保持作用以及反相器P的反向后，反相器P输出低电平，反相器Q还是输出低电平，则当发生软错误时仍能检测出组合逻辑电路发生老化；同理，若点X2、Y1、Y2任意点发生软错误时都能检测出组合逻辑电路发生老化。

其中，C₁单元、C₂单元的结构相同都是C单元，C单元具有当输入一个为0，一个为1时，C单元的输出为保持状态，保持前一个状态值；当C单元输入相同时，要么同为0或者同为1时，C单元的输出为相反的信号，即同时输入为0，输出为1，同时输入为1，输出为0。

如图6、图7所示，基于双模冗余的抗软错误老化预测传感器的老化检测仿真图像，图中V(pwd)、V(clk)、V(gb)、V(co)、V(x1)、V(y1)、V(out)分别对应复位信号PWD、时钟信号clk、延时电路的输出信号GB、组合逻辑电路的输出信号Co、点X1处的信号、点Y1处的信号、或非门输出信号，横坐标为时间sec(in)。图6中在200p-300p这段时间内，Y1点发生软错误但组合逻辑电路未发生老化，经过C2的保持作用，V(out)输出端输出低电平，在800p后这段时间发生老化后，V(out)输出端输出的高电平，则说明组合逻辑电路发生了老化；图7为在800p后这段时间发生老化，在900p时刻注入软错误后，V(out)输出端输出的高电平，即当组合逻辑电路发生老化后注入软错误仍能检测出组合逻辑电路发生软错误；即无论软错注入在未老化还是已老化后，V(out)都能够输出正确的信号，组合逻辑电路发生老化后，或非门输出高电平。

综上，基于双模冗余的抗软错误老化预测传感器在发生软错误时，能够纠正软错误，不会影响判断是不是组合逻辑发生错误；基于双模冗余的抗软错误老化预测传感器在组合逻辑电路发生老化时，并且注入软错误时，并不会影响判断，能够正确检测出组合逻辑电路发生老化；同时节省面积开销。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种基于双模冗余的抗软错误老化预测传感器，其特征在于，包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一C单元、第二C单元、第一反相器P、第二反相器Q、或非门；

第一PMOS管P1的源极、第二PMOS管P2的源极都接电源，第一PMOS管P1的栅极输入复位信号PWD，第一PMOS管P1的漏极、第二PMOS管P2的漏极都与第三PMOS管P3的源极、第四PMOS管P4的源极、第五PMOS管P5的源极、第六PMOS管P6的源极连接，第三PMOS管P3的栅极、第四PMOS管P4的栅极、第五PMOS管P5的栅极、第六PMOS管P6的栅极、第五NMOS管N5的栅极都输入延迟电路的输出信号GB，第三PMOS管P3的漏极与第二NMOS管N2的漏极连接，第四PMOS管P4的漏极与第一NMOS管N1的漏极连接，第一C单元的第一输入端与第三PMOS管P3的漏极、第二NMOS管N2的漏极的连接线相连接交于点X1，第一C单元的第二输入端与第四PMOS管P4的漏极、第一NMOS管N1的漏极的连接线相连接交于点X2，第一C单元的输出端与第一反相器P输入端连接，第一反相器P的输出端与或非门的第一输入端连接；

第五PMOS管P5的漏极与第三NMOS管N3的漏极连接，第六PMOS管P6的漏极与第四NMOS管N4的漏极连接，第二C单元的第一输入端与第五PMOS管P5的漏极、第三NMOS管N3的漏极的连接线相连接交于点Y1，第二C单元的第二输入端与第六PMOS管P6的漏极、第四NMOS管N4的漏极的连接线相连接交于点Y2，第二C单元的输出端与第二反相器Q输入端连接，第二反相器Q的输出端与或非门的第二输入端连接；第一NMOS管N1的源极、第二NMOS管N2的源极、第三NMOS管N3的源极、第四NMOS管N4的源极都与第五NMOS管N5的漏极连接；第一NMOS管N1的栅极、第二NMOS管N2的栅极都输入组合逻辑电路的输出信号Co；第三NMOS管N3的栅极、第四NMOS管N4的栅极都输入组合逻辑电路的反向信号CoB；第五NMOS管N5的源极接地，第二PMOS管P2的源极与或非门的输出端连接。

2.根据权利要求1所述的一种基于双模冗余的抗软错误老化预测传感器，其特征在于，基于双模冗余的抗软错误老化预测传感器的初始充电过程为：

当复位信号PWD＝0时，第一PMOS管P1的漏极输出高电平；

当延迟电路的输出信号GB＝0时，第三PMOS管P3的漏极、第四PMOS管P4的漏极、第五PMOS管P5的漏极、第六PMOS管P6的漏极都输出高电平，使得点X1、点X2、点Y1、点Y2处于充电状态，则X1＝X2＝Y1＝Y2＝1；第五NMOS管N5处于关闭状态，则不管组合逻辑电路的输出信号Co高电平还是低电平，点X1、点X2、点Y1、点Y2的电荷都不能进行释放；

点X1处信号和点X2处信号经过第一C单元、第一反相器P后，输出高电平；点Y1处信号和点Y2处信号经过第二C单元、第二反相器Q后，输出高电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出低电平，使得第二PMOS管P2导通；第二PMOS管P2导通后，复位信号PWD为高电平，使得第一PMOS管P1关闭。

3.根据权利要求2所述的一种基于双模冗余的抗软错误老化预测传感器，其特征在于，所述复位信号PWD＝1时，在时钟信号CLK上升沿来的前一段时间内，延迟电路的输出信号GB＝1，在GB＝1这段时间内属于保护带，当组合逻辑电路的输出信号Co在GB＝1这段时间内发生跳变时，则说明组合逻辑电路发生了故障。

4.根据权利要求3所述的一种基于双模冗余的抗软错误老化预测传感器，其特征在于，当组合逻辑电路的输出信号Co在保护带内没有发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器的工作过程如下：

当复位信号PWD＝1，延时电路的输出信号GB＝1，组合逻辑电路的输出信号Co＝0时，则组合逻辑电路的输出信号CoB＝1，第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6都关闭，第五NMOS管N5导通，第一NMOS管N1关闭、第二NMOS管N2关闭、第三NMOS管N3导通、第四NMOS管N4导通，则点X1、点X2处的电荷不能释放，即X1＝X2＝1，则点Y1、点Y2处的电荷进行释放，即Y1＝Y2＝0；点X1处信号和点X2处信号经过第一C单元、第一反相器P后，输出高电平；点Y1处信号和点Y2处信号经过第二C单元、第二反相器Q后，输出低电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出低电平，则说明组合逻辑电路正常工作；复位信号PWD＝1，组合逻辑电路未发生老化时，通过第二PMOS管P2给点X1、点X2、点Y1、点Y2进行充电。

5.根据权利要求3所述的一种基于双模冗余的抗软错误老化预测传感器，其特征在于，当组合逻辑电路的输出信号Co在保护带内没有发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器的工作过程如下：

当复位信号PWD＝1，延时电路的输出信号GB＝1，组合逻辑电路的输出信号Co＝1时，则组合逻辑电路的输出信号CoB＝0，第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6都关闭，第五NMOS管N5导通，第一NMOS管N1导通、第二NMOS管N2导通、第三NMOS管N3关闭、第四NMOS管N4关闭，则点X1、点X2处的电荷进行释放，即X1＝X2＝0，则点Y1、点Y2处的电荷不能释放，即Y1＝Y2＝1；点X1处信号和点X2处信号经过第一C单元、第一反相器P后，输出低电平；点Y1处信号和点Y2处信号经过第二C单元、第二反相器Q后，输出高电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出低电平，则说明组合逻辑电路正常工作。

6.根据权利要求3所述的一种基于双模冗余的抗软错误老化预测传感器，其特征在于，当组合逻辑电路的输出信号Co在保护带内发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器检测老化的工作过程如下：

当组合逻辑电路的输出信号Co＝0跳变为Co＝1的高电平时，第一NMOS管N1导通、第二NMOS管N2导通，此时，点X1、点X2的电荷通过第一NMOS管N1、第二NMOS管N2释放，其中，点Y1、点Y2处的电荷已经被释放，则X1＝X2＝Y1＝Y2＝0；

点X1处信号和点X2处信号经过第一C单元、第一反相器P后，输出低电平；点Y1处信号和点Y2处信号经过第二C单元、第二反相器Q后，输出低电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出高电平，则说明组合逻辑电路发生老化，此时，第二PMOS管P2关闭，或非门输出信号被锁存。

7.根据权利要求3所述的一种基于双模冗余的抗软错误老化预测传感器，其特征在于，当组合逻辑电路的输出信号Co在保护带内发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器检测老化的工作过程如下：

当组合逻辑电路的输出信号Co＝1跳变为Co＝0的高电平时，第三NMOS管N3导通、第四NMOS管N4导通，此时，点Y1、点Y2处的电荷通过第三NMOS管N3、第四NMOS管N4释放，其中，点X1、点X2处的电荷已经被释放，则X1＝X2＝Y1＝Y2＝0；

点X1处信号和点X2处信号经过第一C单元、第一反相器P后，输出低电平；点Y1处信号和点Y2处信号经过第二C单元、第二反相器Q后，输出低电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出高电平，则说明组合逻辑电路发生老化，此时，第二PMOS管P2关闭，或非门输出信号被锁存。

8.根据权利要求4所述的一种基于双模冗余的抗软错误老化预测传感器，其特征在于，基于双模冗余的抗软错误老化预测传感器的解决软错误工作方法为：

当点X1发生软错误时，即被高能粒子由1击翻到0时，点X1、点X2经过第一C单元的保持及第一反相器P的反向后，第一反相器P的输出保持在正确高电平状态；第二反相器Q的输出保持在正确的低电平状态，输入或非门的两输入端的电平仍是一高电平、一低电平，则或非门的输出端输出正确信号；同理，点X2、Y1、Y2任意点发生软错误时，或非门的输出端都能输出正确信号。

9.根据权利要求6所述的一种基于双模冗余的抗软错误老化预测传感器，其特征在于，当组合逻辑电路先发生老化后，点X1、点X2、点Y1、点Y2的任一点发生软错误时，基于双模冗余的抗软错误老化预测传感器的工作过程如下：

当组合逻辑电路发生老化时，点X1＝X2＝Y1＝Y2＝0，若此时点X1被击翻时变为1，第一C单元的保持作用以及第一反相器P的反向后，第一反相器P输出低电平，第二反相器Q还是输出低电平，则当发生软错误时仍能检测出组合逻辑电路发生老化；同理，若点X2、Y1、Y2任意点发生软错误时都能检测出组合逻辑电路发生老化。