CN107290645A - 一种用于检测集成电路老化效应的传感器 - Google Patents

Abstract

本发明公开了一种用于检测集成电路老化效应的传感器，包括NBTI阈值提取电路、HCI阈值提取电路、第一减法电路、第二减法电路、第一电压转频率电路、第二电压转频率电路、第一缓冲器、第二缓冲器、第一计数器、第二计数器和脉冲产生电路，第一计数器和第二计数器分别具有清零端、输入端和输出端；NBTI阈值提取电路的输入端、HCI阈值提取电路的输入端和脉冲产生电路的输入端连接其连接端为传感器的输入端，NBTI阈值提取电路的输出端和第一减法电路的输入端连接，第一计数器的输出端为传感器的第一输出端，第二计数器的输出端为传感器的第二输出端；优点是可以同时就监测NBTI效应和HCI效应，鲁棒性较高。

Description

一种用于检测集成电路老化效应的传感器

技术领域

本发明涉及一种传感器，尤其是涉及一种用于检测集成电路老化效应的传感器。

背景技术

随着集成电路技术和信息安全技术的发展，越来越多的仪器上开始大规模的使用集成电路。晶体管特征尺寸的不断减小，电路老化效应造成的参数偏差对集成电路可靠性的影响日益突出，同时电路的老化问题也引起广泛重视。电子产品的失效率大致分为3个阶段，其失效特性曲线如图1所示。图1中，第一阶段为一系列不为人所了解的缺陷造成的失效率，从理论上的无限大值随使用寿命增加而下降；而第二阶段失效率比较低且保持稳定；第三阶段随着时间的进一步增加，由使用寿命引起的老化期，失效率又再次上升。

根据物理机制的不同，电路老化效应可分为负偏压温度不稳定(Negative BiasTemperature Instability,NBTI)、热载流子注入(Hot Carrier Injection,HCI)、时间相关电介质击穿(Time-Dependent Dielectric Breakdown,TDDB)以及电磁迁移(Electromigration,EM)等。在纳米CMOS工艺下，随着晶体管特征尺寸的不断缩小，栅氧厚度不断减小，而供电电压的下降却相对比较缓慢，NBTI效应和HCI效应已经成为影响集成电路服役期可靠性的首要因素。在这种情况下，非常薄的氧化层和较高的供电电压在晶体管的沟道内形成了很强的电场，进而加剧NBTI效应和HCI效应的影响。针对NBTI效应，文献《S.R.Nariani and C.T.Gabriel,“A simple wafer-level measurement for predictingoxide reliability,”IEEE Electron Device Lett.,vol.16,pp.242–244,1995.》中提出了一种统计方法来监测制造生产线中栅极氧化物层的产量，该技术在统计IC在制造时的氧化可靠性是有用的，但不能在整个生命周期内动态监测芯片的可靠性；文献《Y.Wang andN.G.Tarr,etc.,"A Sensitive Floating Gate MOSFET Gamma Ray Dosimeter",IEEESensors 2003 Conference,Toronto,Canada,Vol.2,pp.1271-1276,2003.》中提出一种通过遥感监测IDDQ测试漏电流减少的方法，然而众所周知，IDDQ测试将会遭受未来技术上的局限性；文献《Bendali A,Audet Y.A 1-V CMOS current reference with temperatureand process compensation[J].IEEE Transactions on Circuits and Systems—I:Regular Papers,2007,54(7):1424-1429.》中提出了一种基于RO的监控电路，易于实现，并且工作环境上类似实际电路。然而，在RO运行监视电路期间，却没有HCI诱导因子，无法实现HCI效应监测。

鉴此，设计一种可以同时监测NBTI效应和HCI效应，鲁棒性较高的用于检测集成电路老化效应的传感器具有重要意义。

发明内容

本发明所要解决的技术问题是提供一种可以同时就监测NBTI效应和HCI效应，鲁棒性较高的用于检测集成电路老化效应的传感器。

本发明解决上述技术问题所采用的技术方案为：一种用于检测集成电路老化效应的传感器，包括NBTI阈值提取电路、HCI阈值提取电路、第一减法电路、第二减法电路、第一电压转频率电路、第二电压转频率电路、第一缓冲器、第二缓冲器、第一计数器、第二计数器和脉冲产生电路，所述的第一计数器和所述的第二计数器分别具有清零端、输入端和输出端；所述的NBTI阈值提取电路的输入端、所述的HCI阈值提取电路的输入端和所述的脉冲产生电路的输入端连接其连接端为所述的传感器的输入端，所述的NBTI阈值提取电路的输出端和所述的第一减法电路的输入端连接，所述的第一减法电路的输出端和所述的第一电压转频率电路的输入端连接，所述的第一电压转频率电路的输出端和所述的第一缓冲器的输入端连接，所述的第一缓冲器的输出端和所述的第一计数器的输入端连接，所述的第一计数器的输出端为所述的传感器的第一输出端；所述的HCI阈值提取电路的输出端和所述的第二减法电路的输入端连接，所述的第二减法电路的输出端和所述的第二电压转频率电路的输入端连接，所述的第二电压转频率电路的输出端和所述的第二缓冲器的输入端连接，所述的第二缓冲器的输出端和所述的第二计数器的输入端连接，所述的第二计数器的输出端为所述的传感器的第二输出端；所述的脉冲产生电路的输出端分别与所述的第一计数器的清零端和所述的第二计数器的清零端连接。

所述的HCI阈值提取电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管和第七MOS管，所述的第一MOS管、所述的第二MOS管、所述的第三MOS管和所述的第四MOS管分别为NMOS管，所述的第五MOS管、所述的第六MOS管和所述的第七MOS管分别为PMOS管；所述的第一MOS管的源极和所述的第二MOS管的源极均接地，所述的第一MOS管的栅极、所述的第一MOS管的漏极、所述的第二MOS管的栅极和所述的第三MOS管的源极连接，所述的第二MOS管的漏极和所述的第四MOS管的源极连接且其连接端为所述的HCI阈值提取电路的输出端，所述的第三MOS管的栅极、所述的第三MOS管的漏极和所述的第五MOS管的漏极连接，所述的第四MOS管的栅极、所述的第四MOS管的漏极、所述的第五MOS管的栅极、所述的第六MOS管的栅极和所述的第六MOS管的漏极连接，所述的第五MOS管的源极、所述的第六MOS管的源极和所述的第七MOS管的漏极连接，所述的第七MOS管的源极接入电源，所述的第七MOS管的栅极为所述的HCI阈值提取电路的输入端。

所述的NBTI阈值提取电路包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管和第十六MOS管；所述的第八MOS管和所述的第九MOS管均为NMOS管，所述的第十MOS管、所述的第十一MOS管、所述的第十二MOS管、所述的第十三MOS管、所述的第十四MOS管、所述的第十五MOS管和所述的第十六MOS管均为PMOS管；所述的第八MOS管的源极、所述的第九MOS管的源极、所述的第十四MOS管的栅极和所述的第十四MOS管的漏极均接地，所述的第八MOS管的栅极、所述的第九MOS管的栅极、所述的第九MOS管的漏极、所述的第十一MOS管的栅极和所述的第十一MOS管的漏极连接，所述的第八MOS管的漏极、所述的第十MOS管的漏极和所述的第十MOS管的栅极连接，所述的第十MOS管的源极、所述的第十二MOS管的漏极、所述的第十二MOS管的栅极和所述的第十三MOS管的栅极连接，所述的第十一MOS管的源极、所述的第十三MOS管的漏极和所述的第十五MOS管的栅极连接，所述的第十二MOS管的源极、所述的第十三MOS管的源极、所述的第十五MOS管的源极和所述的第十六MOS管的漏极连接，所述的第十六MOS管的源极接入电源，所述的第十六MOS管的栅极为所述的NBTI阈值提取电路的输入端，所述的第十五MOS管的漏极和所述的第十四MOS管的源极连接且其连接端为所述的NBTI阈值提取电路的输出端。

所述的第一减法电路包括第十七MOS管和第十八MOS管，所述的第十七MOS管和所述的第十八MOS管均为PMOS管，所述的第十七MOS管的源极接入电源，所述的第十七MOS管的栅极为所述的第一减法电路的输入端，所述的第十七MOS管的漏极和所述的第十八MOS管的源极连接且其连接端为所述的第一减法电路的输出端，所述的第十八MOS管的栅极和所述的第十八MOS管的漏极均接地，所述的第二减法电路的电路结构与所述的第一减法电路的电路结构相同。

所述的第一电压转频率电路包括8个延时电路单元，每个所述的延时电路单元具有控制端、第一输入端、第二输入端、第一输出端、第二输出端和接地端；第k个所述的延时电路单元的第一输出端和第k+1个所述的延时电路单元的第一输入端连接，第k个所述的延时电路单元的第二输出端和第k+1个所述的延时电路单元的第二输入端连接，k＝1，2，…，7；第8个所述的延时电路单元的第一输出端和第1个所述的延时电路单元的第一输入端连接且其连接端为所述的第一电压转频率电路的输出端，第8个所述的延时电路单元的第二输出端和第1个所述的延时电路单元的第二输入端连接，8个所述的延时电路单元的接地端均接地，8个所述的延时电路单元的控制端连接且其连接端为所述的第一电压转频率电路的输入端，所述的第二电压转频率电路的电路结构和所述的第一电压转频率电路的电路结构相同。

所述的延时电路单元包括第十九MOS管、第二十MOS管、第二十一MOS管和第二十二MOS管；所述的第十九MOS管和所述的第二十MOS管均为PMOS管，所述的第二十一MOS管和所述的第二十二MOS管均为NMOS管；所述的第十九MOS管的源极和所述的第二十MOS管的源极连接且其连接端为所述的延时电路单元的控制端；所述的第十九MOS管的漏极、所述的第二十MOS管的栅极和所述的第二十一MOS管的漏极连接且其连接端为所述的延时电路单元的第一输出端，所述的第十九MOS管的栅极、所述的第二十MOS管的漏极和所述的第二十二MOS管的漏极连接且其连接端为所述的延时电路单元的第二输出端，所述的第二十一MOS管的栅极为所述的延时电路单元的第一输入端，所述的第二十二MOS管的栅极为所述的延时电路单元的第二输入端，所述的第二十一MOS管的源极和所述的第二十二MOS管的源极连接且其连极端为所述的延时电路单元的接地端。

所述的脉冲产生电路包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器和二输入异或门，所述的二输入异或门具有第一输入端、第二输入端和输出端；所述的第一反相器的输入端和所述的二输入异或门的第二输入端连接且其连接端为所述的脉冲产生电路的输入端，所述的第一反相器的输出端和所述的第二反相器的输入端连接，所述的第二反相器的输出端和所述的第三反相器的输入端连接，所述的第三反相器的输出端和所述的第四反相器的输入端连接，所述的第四反相器的输出端和所述的第五反相器的输入端连接，所述的第五反相器的输出端和所述的第六反相器的输入端连接，所述的第六反相器的输出端和所述的第七反相器的输入端连接，所述的第七反相器的输出端和所述的第八反相器的输入端连接，所述的第八反相器的输出端和所述的二输入异或门的第一输入端连接，所述的二输入异或门的输出端和所述的第九反相器的输入端连接，所述的第九反相器的输出端为所述的脉冲产生电路的输出端。

所述的第一计数器包括8个D触发器，所述的D触发器具有时钟端、输入端、清零端、输出端和反相输出端；第1个所述的D触发器的时钟端为所述的第一计数器的输入端，8个所述的D触发器的清零端连接且其连接端为所述的第一计数器的清零端，第j个所述的D触发器的输入端、第j个所述的D触发器的反相输出端和第j+1个所述的D触发器的时钟端连接，j＝1，2，…，7；第8个所述的D触发器的输入端和第8个所述的D触发器的反相输出端连接；第m个所述的D触发器的输出端为所述的第一计数器的第m位输出端，m＝1，2，…8；所述的第二计数器的电路结构和所述的第一计数器的电路结构相同。

所述的第一缓冲器包括第十反相器、第十一反相器和第十二反相器；所述的第十反相器的输入端为所述的第一缓冲器的输入端，所述的第十反相器的输出端和所述的第十一反相器的输入端连接，所述的第十一反相器的输出端和所述的第十二反相器的输入端连接，所述的第十二反相器的输出端为所述的第一缓冲器的输出端，所述的第二缓冲器的电路结构和所述的第一缓冲器的电路结构相同。

与现有技术相比，本发明的优点在于通过NBTI阈值提取电路、HCI阈值提取电路、第一减法电路、第二减法电路、第一电压转频率电路、第二电压转频率电路、第一缓冲器、第二缓冲器、第一计数器、第二计数器和脉冲产生电路构成传感器的电路结构，第一计数器和第二计数器分别具有清零端、输入端和输出端；NBTI阈值提取电路的输入端、HCI阈值提取电路的输入端和脉冲产生电路的输入端连接其连接端为传感器的输入端，NBTI阈值提取电路的输出端和第一减法电路的输入端连接，第一减法电路的输出端和第一电压转频率电路的输入端连接，第一电压转频率电路的输出端和第一缓冲器的输入端连接，第一缓冲器的输出端和第一计数器的输入端连接，第一计数器的输出端为传感器的第一输出端；HCI阈值提取电路的输出端和第二减法电路的输入端连接，第二减法电路的输出端和第二电压转频率电路的输入端连接，第二电压转频率电路的输出端和第二缓冲器的输入端连接，第二缓冲器的输出端和第二计数器的输入端连接，第二计数器的输出端为传感器的第二输出端；脉冲产生电路的输出端分别与第一计数器的清零端和第二计数器的清零端连接，NBTI阈值提取电路提取集成电路中PMOS管的实时阈值电压，由于NMOS阈值提取电路带负载能力较弱，且输出的PMOS管的实时阈值电压较低，此时通过第一减法电路将电源电压减去PMOS管的实时阈值电压，便于驱动第一电压转频率电路，再通过第一缓冲器将第一电压转频率电路的输出波形进行整形，最后通过第一计数器输出第一路数据，HCI阈值提取电路提取集成电路中NMOS管的实时阈值电压，由于HCI阈值提取电路带负载能力较弱，且输出的NMOS管的实时阈值电压较低，此时通过第二减法电路将电源电压减去NMOS管的实时阈值电压，便于驱动第二电压转频率电路，再通过第二缓冲器将第二电压转频率电路的输出波形进行整形，最后通过第二计数器输出第二路数据，NBTI阈值提取电路的输入端、HCI阈值提取电路的输入端和脉冲产生电路的输入端接入使能控制信号，传感器开始工作时，脉冲产生电路产生负脉冲输入到第一计数器和第二计数器的清零端，使得第一计数器和第二计数器清零，由此控制各个电路的工作，提高可控性，在TSMC 65nm CMOS工艺参数下，利用CadenceIC工具对本发明的传感器进行基于Monte Carlo、环境温度、供电电压的仿真分析，本发明的传感器的鲁棒性均能稳定在95％及以上，可以同时就监测NBTI效应和HCI效应，且具有较高的鲁棒性。

附图说明

图1为电子产品的失效特性曲线图；

图2为本发明的用于检测集成电路老化效应的传感器的结构图；

图3为本发明的用于检测集成电路老化效应的传感器中HCI阈值提取电路的电路图；

图4为本发明的用于检测集成电路老化效应的传感器中NBTI阈值提取电路的电路图；

图5为本发明的用于检测集成电路老化效应的传感器中第一减法电路的电路图；

图6(a)为本发明的用于检测集成电路老化效应的传感器中第一电压转频率电路的电路图；

图6(b)为本发明的用于检测集成电路老化效应的传感器中延时电路单元的电路图；

图7为本发明的用于检测集成电路老化效应的传感器中脉冲产生电路的电路图；

图8为本发明的用于检测集成电路老化效应的传感器中第一计数器的电路图；

图9为本发明的用于检测集成电路老化效应的传感器中第一缓冲器的电路图；

图10(a)为采用本发明对NBTI老化模型进行仿真测试，NBTI老化模型与工艺偏差的仿真曲线图；

图10(b)为采用本发明对NBTI老化模型进行仿真测试，NBTI老化模型与工艺偏差的仿真曲线图；

图10(c)为NBTI老化模型、HCI老化模型与工艺偏差的仿真关系图；

图11(a)为NBTI老化模型与供电电压的仿真结果；

图11(b)为HCI老化模型与供电电压的仿真结果；

图11(c)为NBTI老化模型、HCI老化模型与供电电压仿真关系；

图11(d)为电压偏差下的NBTI老化模型、HCI老化模型的鲁棒性统计结果；

图12(a)为NBTI老化模型与温度的仿真结果；

图12(b)为HCI老化模型与温度的仿真结果；

图12(c)为NBTI老化模型、HCI老化模型与温度关系；

图12(d)为温度偏差下的NBTI老化模型、HCI老化模型的鲁棒性统计结果。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例一：如图2所示，一种用于检测集成电路老化效应的传感器，包括NBTI阈值提取电路1、HCI阈值提取电路2、第一减法电路3、第二减法电路4、第一电压转频率电路5、第二电压转频率电路6、第一缓冲器7、第二缓冲器8、第一计数器9、第二计数器10和脉冲产生电路11，第一计数器9和第二计数器10分别具有清零端、输入端和输出端；NBTI阈值提取电路1的输入端、HCI阈值提取电路2的输入端和脉冲产生电路11的输入端连接其连接端为传感器的输入端，NBTI阈值提取电路1的输出端和第一减法电路3的输入端连接，第一减法电路3的输出端和第一电压转频率电路5的输入端连接，第一电压转频率电路5的输出端和第一缓冲器7的输入端连接，第一缓冲器7的输出端和第一计数器9的输入端连接，第一计数器9的输出端为传感器的第一输出端；HCI阈值提取电路2的输出端和第二减法电路4的输入端连接，第二减法电路4的输出端和第二电压转频率电路6的输入端连接，第二电压转频率电路6的输出端和第二缓冲器8的输入端连接，第二缓冲器8的输出端和第二计数器10的输入端连接，第二计数器10的输出端为传感器的第二输出端；脉冲产生电路11的输出端分别与第一计数器9的清零端和第二计数器10的清零端连接。

实施例二：如图2所示，一种用于检测集成电路老化效应的传感器，包括NBTI阈值提取电路1、HCI阈值提取电路2、第一减法电路3、第二减法电路4、第一电压转频率电路5、第二电压转频率电路6、第一缓冲器7、第二缓冲器8、第一计数器9、第二计数器10和脉冲产生电路11，第一计数器9和第二计数器10分别具有清零端、输入端和输出端；NBTI阈值提取电路1的输入端、HCI阈值提取电路2的输入端和脉冲产生电路11的输入端连接其连接端为传感器的输入端，NBTI阈值提取电路1的输出端和第一减法电路3的输入端连接，第一减法电路3的输出端和第一电压转频率电路5的输入端连接，第一电压转频率电路5的输出端和第一缓冲器7的输入端连接，第一缓冲器7的输出端和第一计数器9的输入端连接，第一计数器9的输出端为传感器的第一输出端；HCI阈值提取电路2的输出端和第二减法电路4的输入端连接，第二减法电路4的输出端和第二电压转频率电路6的输入端连接，第二电压转频率电路6的输出端和第二缓冲器8的输入端连接，第二缓冲器8的输出端和第二计数器10的输入端连接，第二计数器10的输出端为传感器的第二输出端；脉冲产生电路11的输出端分别与第一计数器9的清零端和第二计数器10的清零端连接。

如图3所示，本实施例中，HCI阈值提取电路2包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6和第七MOS管M7，第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4分别为NMOS管，第五MOS管M5、第六MOS管M6和第七MOS管M7分别为PMOS管；第一MOS管M1的源极和第二MOS管M2的源极均接地，第一MOS管M1的栅极、第一MOS管M1的漏极、第二MOS管M2的栅极和第三MOS管M3的源极连接，第二MOS管M2的漏极和第四MOS管M4的源极连接且其连接端为HCI阈值提取电路2的输出端，第三MOS管M3的栅极、第三MOS管M3的漏极和第五MOS管M5的漏极连接，第四MOS管M4的栅极、第四MOS管M4的漏极、第五MOS管M5的栅极、第六MOS管M6的栅极和第六MOS管M6的漏极连接，第五MOS管M5的源极、第六MOS管M6的源极和第七MOS管M7的漏极连接，第七MOS管M7的源极接入电源，第七MOS管M7的栅极为HCI阈值提取电路2的输入端。

如图4所示，本实施例中，NBTI阈值提取电路1包括第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15和第十六MOS管M16；第八MOS管M8和第九MOS管M9均为NMOS管，第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15和第十六MOS管M16均为PMOS管；第八MOS管M8的源极、第九MOS管M9的源极、第十四MOS管M14的栅极和第十四MOS管M14的漏极均接地，第八MOS管M8的栅极、第九MOS管M9的栅极、第九MOS管M9的漏极、第十一MOS管M11的栅极和第十一MOS管M11的漏极连接，第八MOS管M8的漏极、第十MOS管M10的漏极和第十MOS管M10的栅极连接，第十MOS管M10的源极、第十二MOS管M12的漏极、第十二MOS管M12的栅极和第十三MOS管M13的栅极连接，第十一MOS管M11的源极、第十三MOS管M13的漏极和第十五MOS管M15的栅极连接，第十二MOS管M12的源极、第十三MOS管M13的源极、第十五MOS管M15的源极和第十六MOS管M16的漏极连接，第十六MOS管M16的源极接入电源，第十六MOS管M16的栅极为NBTI阈值提取电路1的输入端，第十五MOS管M15的漏极和第十四MOS管M14的源极连接且其连接端为NBTI阈值提取电路1的输出端。

实施例三：如图2所示，一种用于检测集成电路老化效应的传感器，包括NBTI阈值提取电路1、HCI阈值提取电路2、第一减法电路3、第二减法电路4、第一电压转频率电路5、第二电压转频率电路6、第一缓冲器7、第二缓冲器8、第一计数器9、第二计数器10和脉冲产生电路11，第一计数器9和第二计数器10分别具有控制端、输入端和输出端；NBTI阈值提取电路1的输入端、HCI阈值提取电路2的输入端和脉冲产生电路11的输入端连接其连接端为传感器的输入端，NBTI阈值提取电路1的输出端和第一减法电路3的输入端连接，第一减法电路3的输出端和第一电压转频率电路5的输入端连接，第一电压转频率电路5的输出端和第一缓冲器7的输入端连接，第一缓冲器7的输出端和第一计数器9的输入端连接，第一计数器9的输出端为传感器的第一输出端；HCI阈值提取电路2的输出端和第二减法电路4的输入端连接，第二减法电路4的输出端和第二电压转频率电路6的输入端连接，第二电压转频率电路6的输出端和第二缓冲器8的输入端连接，第二缓冲器8的输出端和第二计数器10的输入端连接，第二计数器10的输出端为传感器的第二输出端；脉冲产生电路11的输出端分别与第一计数器9的清零端和第二计数器10的清零端连接。

如图3所示，本实施例中，HCI阈值提取电路2包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6和第七MOS管M7，第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4分别为NMOS管，第五MOS管M5、第六MOS管M6和第七MOS管M7分别为PMOS管；第一MOS管M1的源极和第二MOS管M2的源极均接地，第一MOS管M1的栅极、第一MOS管M1的漏极、第二MOS管M2的栅极和第三MOS管M3的源极连接，第二MOS管M2的漏极和第四MOS管M4的源极连接且其连接端为HCI阈值提取电路2的输出端，第三MOS管M3的栅极、第三MOS管M3的漏极和第五MOS管M5的漏极连接，第四MOS管M4的栅极、第四MOS管M4的漏极、第五MOS管M5的栅极、第六MOS管M6的栅极和第六MOS管M6的漏极连接，第五MOS管M5的源极、第六MOS管M6的源极和第七MOS管M7的漏极连接，第七MOS管M7的源极接入电源，第七MOS管M7的栅极为HCI阈值提取电路2的输入端。

如图4所示，本实施例中，NBTI阈值提取电路1包括第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15和第十六MOS管M16；第八MOS管M8和第九MOS管M9均为NMOS管，第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15和第十六MOS管M16均为PMOS管；第八MOS管M8的源极、第九MOS管M9的源极、第十四MOS管M14的栅极和第十四MOS管M14的漏极均接地，第八MOS管M8的栅极、第九MOS管M9的栅极、第九MOS管M9的漏极、第十一MOS管M11的栅极和第十一MOS管M11的漏极连接，第八MOS管M8的漏极、第十MOS管M10的漏极和第十MOS管M10的栅极连接，第十MOS管M10的源极、第十二MOS管M12的漏极、第十二MOS管M12的栅极和第十三MOS管M13的栅极连接，第十一MOS管M11的源极、第十三MOS管M13的漏极和第十五MOS管M15的栅极连接，第十二MOS管M12的源极、第十三MOS管M13的源极、第十五MOS管M15的源极和第十六MOS管M16的漏极连接，第十六MOS管M16的源极接入电源，第十六MOS管M16的栅极为NBTI阈值提取电路1的输入端，第十五MOS管M15的漏极和第十四MOS管M14的源极连接且其连接端为NBTI阈值提取电路1的输出端。

如图5所示，本实施例中，第一减法电路3包括第十七MOS管M17和第十八MOS管M18，第十七MOS管M17和第十八MOS管M18均为PMOS管，第十七MOS管M17的源极接入电源，第十七MOS管M17的栅极为第一减法电路3的输入端，第十七MOS管M17的漏极和第十八MOS管M18的源极连接且其连接端为第一减法电路3的输出端，第十八MOS管M18的栅极和第十八MOS管M18的漏极均接地，第二减法电路4的电路结构与第一减法电路3的电路结构相同。

如图6(a)所示，本实施例中，第一电压转频率电路5包括8个延时电路单元，每个延时电路单元具有控制端、第一输入端、第二输入端、第一输出端、第二输出端和接地端；第k个延时电路单元Pk的第一输出端和第k+1个延时电路单元P(k+1)的第一输入端连接，第k个延时电路单元Pk的第二输出端和第k+1个延时电路单元P(k+1)的第二输入端连接，k＝1，2，…，7；第8个延时电路单元P8的第一输出端和第1个延时电路单元P1的第一输入端连接且其连接端为第一电压转频率电路5的输出端，第8个延时电路单元P8的第二输出端和第1个延时电路单元P1的第二输入端连接，8个延时电路单元P1-P8的接地端均接地，8个延时电路单元P1-P8的控制端连接且其连接端为第一电压转频率电路5的输入端，第二电压转频率电路6的电路结构和第一电压转频率电路5的电路结构相同。

如图6(b)所示，本实施例中，延时电路单元包括第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21和第二十二MOS管M22；第十九MOS管M19和第二十MOS管M20均为PMOS管，第二十一MOS管M21和第二十二MOS管M22均为NMOS管；第十九MOS管M19的源极和第二十MOS管M20的源极连接且其连接端为延时电路单元的控制端；第十九MOS管M19的漏极、第二十MOS管M20的栅极和第二十一MOS管M21的漏极连接且其连接端为延时电路单元的第一输出端，第十九MOS管M19的栅极、第二十MOS管M20的漏极和第二十二MOS管M22的漏极连接且其连接端为延时电路单元的第二输出端，第二十一MOS管M21的栅极为延时电路单元的第一输入端，第二十二MOS管M22的栅极为延时电路单元的第二输入端，第二十一MOS管M21的源极和第二十二MOS管M22的源极连接且其连极端为延时电路单元的接地端。

如图7所示，本实施例中，脉冲产生电路11包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8、第九反相器INV9和二输入异或门XOR1，二输入异或门XOR1具有第一输入端、第二输入端和输出端；第一反相器INV1的输入端和二输入异或门XOR1的第二输入端连接且其连接端为脉冲产生电路11的输入端，第一反相器INV1的输出端和第二反相器INV2的输入端连接，第二反相器INV2的输出端和第三反相器INV3的输入端连接，第三反相器INV3的输出端和第四反相器INV4的输入端连接，第四反相器INV4的输出端和第五反相器INV5的输入端连接，第五反相器INV5的输出端和第六反相器INV6的输入端连接，第六反相器INV6的输出端和第七反相器INV7的输入端连接，第七反相器INV7的输出端和第八反相器INV8的输入端连接，第八反相器INV8的输出端和二输入异或门XOR1的第一输入端连接，二输入异或门XOR1的输出端和第九反相器INV9的输入端连接，第九反相器INV9的输出端为脉冲产生电路11的输出端。

如图8所示，本实施例中，第一计数器9包括8个D触发器，D触发器具有时钟端、输入端、清零端、输出端和反相输出端；第1个D触发器D1的时钟端为第一计数器9的输入端，8个D触发器的清零端连接且其连接端为第一计数器9的清零端，第j个D触发器Dj的输入端、第j个D触发器Dj的反相输出端和第j+1个D触发器D(j+1)的时钟端连接，j＝1，2，…，7；第8个D触发器的输入端和第8个D触发器D8的反相输出端连接；第m个D触发器Dm的输出端为第一计数器9的第m位输出端，m＝1，2，…8；第二计数器10的电路结构和第一计数器9的电路结构相同。

如图9所示，本实施例中，第一缓冲器7包括第十反相器INV10、第十一反相器INV11和第十二反相器INV12；第十反相器INV10的输入端为第一缓冲器7的输入端，第十反相器INV10的输出端和第十一反相器INV11的输入端连接，第十一反相器INV11的输出端和第十二反相器INV12的输入端连接，第十二反相器INV12的输出端为第一缓冲器7的输出端，第二缓冲器8的电路结构和第一缓冲器7的电路结构相同。

采用本发明的传感器对老化模型进行仿真测试，老化模型选取NBTI老化模型和HCI老化模型，观察在不同条件下传感器的输出结果，选取25℃、供电电压1.2V时输出结果作为参考。

首先，分别对NBTI老化模型及HCI老化模型电路进行多次的Monte Carlo仿真，在参考条件下得出鲁棒性百分比，其中，NBTI老化模型与工艺偏差的仿真曲线如图10(a)所示，NBTI老化模型与工艺偏差的仿真曲线如图10(b)所示，NBTI老化模型、HCI老化模型与工艺偏差的仿真关系如图10(c)所示。

然后，再分别对NBTI老化模型及HCI老化模型电路进行供电电压偏差仿真，NBTI老化模型与供电电压的仿真结果如图11(a)所示，HCI老化模型与供电电压的仿真结果如图11(b)所示，NBTI老化模型、HCI老化模型与供电电压仿真关系如图11(c)所示，电压偏差下的NBTI老化模型、HCI老化模型的鲁棒性统计结果如图11(d)所示，分析图11(d)可知，只要本发明的传感器不处于特别极端条件鲁棒性均能够达到95％及以上。

最后，再分别对NBTI老化模型及HCI老化模型电路进行温度偏差仿真，NBTI老化模型与温度的仿真结果如图12(a)所示，HCI老化模型与温度的仿真结果如图12(b)所示，NBTI老化模型、HCI老化模型与温度关系如图12(c)所示，温度偏差下的NBTI老化模型、HCI老化模型的鲁棒性统计结果如图12(d)所示，分析图12(d)可知，本发明的鲁棒性均能够达到95％以上。

综上所述，本发明的传感器可以同时就监测NBTI效应和HCI效应，在不同的条件下的鲁棒性均能够达到95％及以上，具有较高的鲁棒性。

Claims (9)

1.一种用于检测集成电路老化效应的传感器，其特征在于包括NBTI阈值提取电路、HCI阈值提取电路、第一减法电路、第二减法电路、第一电压转频率电路、第二电压转频率电路、第一缓冲器、第二缓冲器、第一计数器、第二计数器和脉冲产生电路，所述的第一计数器和所述的第二计数器分别具有清零端、输入端和输出端；所述的NBTI阈值提取电路的输入端、所述的HCI阈值提取电路的输入端和所述的脉冲产生电路的输入端连接其连接端为所述的传感器的输入端，所述的NBTI阈值提取电路的输出端和所述的第一减法电路的输入端连接，所述的第一减法电路的输出端和所述的第一电压转频率电路的输入端连接，所述的第一电压转频率电路的输出端和所述的第一缓冲器的输入端连接，所述的第一缓冲器的输出端和所述的第一计数器的输入端连接，所述的第一计数器的输出端为所述的传感器的第一输出端；所述的HCI阈值提取电路的输出端和所述的第二减法电路的输入端连接，所述的第二减法电路的输出端和所述的第二电压转频率电路的输入端连接，所述的第二电压转频率电路的输出端和所述的第二缓冲器的输入端连接，所述的第二缓冲器的输出端和所述的第二计数器的输入端连接，所述的第二计数器的输出端为所述的传感器的第二输出端；所述的脉冲产生电路的输出端分别与所述的第一计数器的清零端和所述的第二计数器的清零端连接。

2.根据权利要求1所述的一种用于检测集成电路老化效应的传感器，其特征在于所述的HCI阈值提取电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管和第七MOS管，所述的第一MOS管、所述的第二MOS管、所述的第三MOS管和所述的第四MOS管分别为NMOS管，所述的第五MOS管、所述的第六MOS管和所述的第七MOS管分别为PMOS管；所述的第一MOS管的源极和所述的第二MOS管的源极均接地，所述的第一MOS管的栅极、所述的第一MOS管的漏极、所述的第二MOS管的栅极和所述的第三MOS管的源极连接，所述的第二MOS管的漏极和所述的第四MOS管的源极连接且其连接端为所述的HCI阈值提取电路的输出端，所述的第三MOS管的栅极、所述的第三MOS管的漏极和所述的第五MOS管的漏极连接，所述的第四MOS管的栅极、所述的第四MOS管的漏极、所述的第五MOS管的栅极、所述的第六MOS管的栅极和所述的第六MOS管的漏极连接，所述的第五MOS管的源极、所述的第六MOS管的源极和所述的第七MOS管的漏极连接，所述的第七MOS管的源极接入电源，所述的第七MOS管的栅极为所述的HCI阈值提取电路的输入端。

3.根据权利要求1所述的一种用于检测集成电路老化效应的传感器，其特征在于所述的NBTI阈值提取电路包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管和第十六MOS管；所述的第八MOS管和所述的第九MOS管均为NMOS管，所述的第十MOS管、所述的第十一MOS管、所述的第十二MOS管、所述的第十三MOS管、所述的第十四MOS管、所述的第十五MOS管和所述的第十六MOS管均为PMOS管；所述的第八MOS管的源极、所述的第九MOS管的源极、所述的第十四MOS管的栅极和所述的第十四MOS管的漏极均接地，所述的第八MOS管的栅极、所述的第九MOS管的栅极、所述的第九MOS管的漏极、所述的第十一MOS管的栅极和所述的第十一MOS管的漏极连接，所述的第八MOS管的漏极、所述的第十MOS管的漏极和所述的第十MOS管的栅极连接，所述的第十MOS管的源极、所述的第十二MOS管的漏极、所述的第十二MOS管的栅极和所述的第十三MOS管的栅极连接，所述的第十一MOS管的源极、所述的第十三MOS管的漏极和所述的第十五MOS管的栅极连接，所述的第十二MOS管的源极、所述的第十三MOS管的源极、所述的第十五MOS管的源极和所述的第十六MOS管的漏极连接，所述的第十六MOS管的源极接入电源，所述的第十六MOS管的栅极为所述的NBTI阈值提取电路的输入端，所述的第十五MOS管的漏极和所述的第十四MOS管的源极连接且其连接端为所述的NBTI阈值提取电路的输出端。

4.根据权利要求1所述的一种用于检测集成电路老化效应的传感器，其特征在于所述的第一减法电路包括第十七MOS管和第十八MOS管，所述的第十七MOS管和所述的第十八MOS管均为PMOS管，所述的第十七MOS管的源极接入电源，所述的第十七MOS管的栅极为所述的第一减法电路的输入端，所述的第十七MOS管的漏极和所述的第十八MOS管的源极连接且其连接端为所述的第一减法电路的输出端，所述的第十八MOS管的栅极和所述的第十八MOS管的漏极均接地，所述的第二减法电路的电路结构与所述的第一减法电路的电路结构相同。

5.根据权利要求1所述的一种用于检测集成电路老化效应的传感器，其特征在于所述的第一电压转频率电路包括8个延时电路单元，每个所述的延时电路单元具有控制端、第一输入端、第二输入端、第一输出端、第二输出端和接地端；第k个所述的延时电路单元的第一输出端和第k+1个所述的延时电路单元的第一输入端连接，第k个所述的延时电路单元的第二输出端和第k+1个所述的延时电路单元的第二输入端连接，k＝1，2，…，7；第8个所述的延时电路单元的第一输出端和第1个所述的延时电路单元的第一输入端连接且其连接端为所述的第一电压转频率电路的输出端，第8个所述的延时电路单元的第二输出端和第1个所述的延时电路单元的第二输入端连接，8个所述的延时电路单元的接地端均接地，8个所述的延时电路单元的控制端连接且其连接端为所述的第一电压转频率电路的输入端，所述的第二电压转频率电路的电路结构和所述的第一电压转频率电路的电路结构相同。

6.根据权利要求1所述的一种用于检测集成电路老化效应的传感器，其特征在于所述的延时电路单元包括第十九MOS管、第二十MOS管、第二十一MOS管和第二十二MOS管；所述的第十九MOS管和所述的第二十MOS管均为PMOS管，所述的第二十一MOS管和所述的第二十二MOS管均为NMOS管；所述的第十九MOS管的源极和所述的第二十MOS管的源极连接且其连接端为所述的延时电路单元的控制端；所述的第十九MOS管的漏极、所述的第二十MOS管的栅极和所述的第二十一MOS管的漏极连接且其连接端为所述的延时电路单元的第一输出端，所述的第十九MOS管的栅极、所述的第二十MOS管的漏极和所述的第二十二MOS管的漏极连接且其连接端为所述的延时电路单元的第二输出端，所述的第二十一MOS管的栅极为所述的延时电路单元的第一输入端，所述的第二十二MOS管的栅极为所述的延时电路单元的第二输入端，所述的第二十一MOS管的源极和所述的第二十二MOS管的源极连接且其连极端为所述的延时电路单元的接地端。

7.根据权利要求1所述的一种用于检测集成电路老化效应的传感器，其特征在于所述的脉冲产生电路包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器和二输入异或门，所述的二输入异或门具有第一输入端、第二输入端和输出端；所述的第一反相器的输入端和所述的二输入异或门的第二输入端连接且其连接端为所述的脉冲产生电路的输入端，所述的第一反相器的输出端和所述的第二反相器的输入端连接，所述的第二反相器的输出端和所述的第三反相器的输入端连接，所述的第三反相器的输出端和所述的第四反相器的输入端连接，所述的第四反相器的输出端和所述的第五反相器的输入端连接，所述的第五反相器的输出端和所述的第六反相器的输入端连接，所述的第六反相器的输出端和所述的第七反相器的输入端连接，所述的第七反相器的输出端和所述的第八反相器的输入端连接，所述的第八反相器的输出端和所述的二输入异或门的第一输入端连接，所述的二输入异或门的输出端和所述的第九反相器的输入端连接，所述的第九反相器的输出端为所述的脉冲产生电路的输出端。

8.根据权利要求1所述的一种用于检测集成电路老化效应的传感器，其特征在于所述的第一计数器包括8个D触发器，所述的D触发器具有时钟端、输入端、清零端、输出端和反相输出端；第1个所述的D触发器的时钟端为所述的第一计数器的输入端，8个所述的D触发器的清零端连接且其连接端为所述的第一计数器的清零端，第j个所述的D触发器的输入端、第j个所述的D触发器的反相输出端和第j+1个所述的D触发器的时钟端连接，j＝1，2，…，7；第8个所述的D触发器的输入端和第8个所述的D触发器的反相输出端连接；第m个所述的D触发器的输出端为所述的第一计数器的第m位输出端，m＝1，2，…8；所述的第二计数器的电路结构和所述的第一计数器的电路结构相同。

9.根据权利要求1所述的一种用于检测集成电路老化效应的传感器，其特征在于所述的第一缓冲器包括第十反相器、第十一反相器和第十二反相器；所述的第十反相器的输入端为所述的第一缓冲器的输入端，所述的第十反相器的输出端和所述的第十一反相器的输入端连接，所述的第十一反相器的输出端和所述的第十二反相器的输入端连接，所述的第十二反相器的输出端为所述的第一缓冲器的输出端，所述的第二缓冲器的电路结构和所述的第一缓冲器的电路结构相同。