CN110988652B - 一种回收芯片检测方法 - Google Patents

Abstract

本发明公开了一种回收芯片检测方法，回收芯片检测方法包括：将检测电路、载体电路置于同一环境中；确定载体电路的拟关键路径集；通过检测电路对载体电路进行动态仿真得到第一仿真结果；通过检测电路对载体电路进行老化仿真、并进行动态仿真得到第二仿真结果；根据第一仿真结果、第二仿真结果判断载体电路是否为回收芯片；响应于载体电路为回收芯片，则测量拟关键路径集的延时余量，根据延时余量确定载体电路的老化情况。本发明通过查找拟关键路径集，在检测出电路为回收芯片时，仅测量拟关键路径集的延时余量来了解电路的老化情况，保证了拟关键路径集的准确性和全面性，从而提高了回收芯片检测的准确性。

Description

一种回收芯片检测方法

技术领域

本发明属于集成电路检测技术领域，具体涉及一种回收芯片检测方法。

背景技术

随着电子产品消费市场的不断扩大，电子元器件的仿冒变得越来越有利可图、难以控制，假冒伪劣集成电路和系统已经对电子产品和产品供应链造成愈发严重的威胁。产品假冒的范围已经从简单的重标签攻击扩展到昂贵复杂的逆向工程和制造伪造，而回收芯片是目前假冒伪劣集成电路报道中最广泛的类型。

与正品相比，回收芯片通常表现出更低的性能和更短的使用寿命，失效快且不可预测，而它有可能应用在关键的电子设备中，比如自动体外除颤器和静脉滴注机，关键的基础设施，比如高速列车的制动系统、机场着陆灯的动力供应，甚至辐射探测器和核潜艇中等。因此，回收芯片正对供应链完整性构成威胁，对商业实体的安全构成威胁，对公众健康、安全和国家安全构成威胁。目前回收芯片的检测方法主要分为两种，分别为基于外观的物理测试方法和基于侧信道信息的测试方法。其中，基于外观的物理测试方法适用于所有元件类型，主要包括外观检查、电子扫描显微镜、声学扫描显微镜、X射线成像等技术，这些方法能够有效检测具有物理缺陷的回收芯片，但是如果回收芯片中不存在这些物理缺陷，这些方法就会失效，因此，基于侧信道信息的测试方法应用更为广泛。基于侧信道信息的测试方法包括基于路径延时的测试方法、基于插入的检测结构的延时测试方法、基于电路的功耗和电流的测试方法等，例如北京航空航天大学在其申请的专利文献“一种适用于高速集成电路的片上差分时延测量系统及回收集成电路识别方法”(申请号201610686018.0，公开号106291324A)中公开了一种基于片上差分时延测量系统的回收集成电路识别方法，该方法通过片上时延差分测量模块，精确获得各频繁使用的关键路径的时延变化，并使用机器学习的方法，比较各路径的时延变化分布，最终识别出回收翻新集成电路。

但该方法的缺点为它通过监测老化速度快的路径的延时变化来进行回收芯片的判定，但是在选择老化速度快的路径时，它采用添加不同的输入向量组合来找出那些包含更多老化速度快的门电路，更多0出现的路径的作为监测路径，但是在真正的芯片使用过程中，无法知道电路的输入，因此该方法选取的路径很有可能在芯片使用过程中经历很少甚至不会经历老化，因此该方法检测精度较低同时误检率会比较高，不符合实际应用情况。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种回收芯片检测方法及其检测电路。

本发明提供了一种回收芯片检测方法，包括：

将检测电路、载体电路置于同一环境中；

确定所述载体电路的拟关键路径集；

通过所述检测电路对所述载体电路进行动态仿真得到第一仿真结果；

通过所述检测电路对所述载体电路进行老化仿真、并进行动态仿真得到第二仿真结果；

根据所述第一仿真结果和所述第二仿真结果判断所述载体电路是否为回收芯片；

响应于所述载体电路为回收芯片，测量所述拟关键路径集的延时余量，根据所述延时余量确定所述载体电路的老化情况以完成回收芯片的检测。

在本发明的一个实施例中，确定所述载体电路的拟关键路径集，包括：

获取所述载体电路中每个门的初始延时；

确定所述载体电路中每个门的输入上升/下降时间、负载；

确定所述载体电路中晶体管阈值电压的最坏老化量；

构建所述载体电路的门老化模型；

将所述载体电路中每个门的输入上升/下降时间、负载和晶体管阈值电压的最坏老化量输入至所述载体电路的门老化模型，得到所述载体电路中每个门的最坏老化延时；

对所述载体电路中每个门的初始延时和最坏老化延时进行路径约减得到所述载体电路的拟关键路径集。

在本发明的一个实施例中，确定所述载体电路中晶体管阈值电压的最坏老化量，包括：

在所述载体电路中加入不同的工艺偏差、温度、电压，并进行动态仿真获取仿真数据集；

从所述仿真数据集中选取仿真数据对应的最坏晶体管阈值电压；

对所述最坏晶体管阈值电压对应的载体电路加入工艺偏差进行老化仿真得到最坏老化晶体管阈值电压；

根据所述最坏晶体管阈值电压、所述最坏老化晶体管阈值电压得到所述载体电路中晶体管阈值电压的最坏老化量。

在本发明的一个实施例中，构建所述载体电路的门老化模型，包括：

获取所述载体电路中每个门在不同上升/下降时间、负载和晶体管阈值电压下的延时数据集；

分别将所述延时数据集中的延时数据输入至神经网络模型进行训练得到所述载体电路的门老化模型。

在本发明的一个实施例中，通过所述检测电路对所述载体电路进行老化仿真，包括：

通过所述检测电路对加入工艺偏差的所述载体电路进行老化仿真。

本发明又一实施例提供了一种回收芯片检测电路，适用于如上任一项所述的回收芯片检测方法，包括译码模块、第一环形振荡模块、第二环形振荡模块、放大模块和电源控制模块，其中，

所述译码模块，用于对输入信号进行译码处理得到译码信号1～译码信号6；

所述第一环形振荡模块，用于根据所述译码信号2对所述检测电路进行频率测量得到第一测量频率；

所述第二环形振荡模块，用于根据所述译码信号5对所述检测电路进行频率测量得到第二测量频率；

所述放大模块，用于根据所述译码信号3分别对所述第一测量频率、所述第二测量频率进行放大处理，得到放大的第一测量频率、放大的第二测量频率，并根据所述放大的第一测量频率、所述放大的第二测量频率得到第一仿真结果、第二仿真结果；

所述电源控制模块，用于根据所述译码信号1、所述译码信号4、所述译码信号6分别对所述第一环形振荡模块、所述第二环形振荡模块、所述放大模块进行电源控制以得到所述第一测量频率、所述第二测量频率、所述放大的第一测量频率、所述放大的第二测量频率。

在本发明的一个实施例中，所述第一环形振荡模块包括N个第一异或门和一第一与门，N为大于0的整数，其中，

第n个所述第一异或门的输出端与第n+1个所述第一异或门的第一输入端连接，0＜n＜N，第N个所述第一异或门的输出端与所述第一与门的第一输入端连接，所述第一与门的输出端与第一个所述第一异或门的第一输入端、所述放大模块连接，所述N个第一异或门的第二输入端、所述第一与门的第二输入端均与所述译码模块的第一输出端连接，所述N个第一异或门的电源端、所述第一与门的电源端与所述电源控制模块连接，所述N个第一异或门的地端、所述第一与门的地端与所述电源控制模块连接。

在本发明的一个实施例中，所述第二环形振荡模块包括M个第二异或门和一第二与门，M为大于0的整数，其中，

第m个所述第二异或门的输出端与第m+1个所述第二异或门的第一输入端连接，0＜m＜M，第M个所述第二异或门的输出端与所述第二与门的第一输入端连接，所述第二与门的输出端与第一个所述第二异或门的第一输入端、所述放大模块连接，所述M个第二异或门的第二输入端、所述第二与门的第二输入端均与所述译码模块的第五输出端连接，所述M个第二异或门的电源端、所述第二与门的电源端与所述电源控制模块连接，所述M个第二异或门的地端、所述第二与门的地端与所述电源控制模块连接。

在本发明的一个实施例中，所述放大模块包括选择器、第一缓冲器、触发器和第二缓冲器，其中，

所述选择器的第一输入端与所述第一与门的输出端连接，所述选择器的第二输入端与所述第二与门的输出端连接，所述选择器的选择端与所述译码模块的第三输出端连接，所述选择器的输出端与第一缓冲器的输入端连接，所述第一缓冲器的输出端与所述触发器的时钟输入端连接，所述触发器的第一输出端与所述第二缓冲器的输入端连接，所述触发器的第二输出端和所述触发器的数据输入端连接，所述选择器的电源端、所述第一缓冲器的电源端、所述触发器的电源端和所述第二缓冲器电源端均与所述电源控制模块连接，所述选择器的地端、所述第一缓冲器的地端、所述触发器的地端和所述第二缓冲器地端均与所述电源控制模块连接。

在本发明的一个实施例中，所述电源控制模块包括第一电源控制模块、第二电源控制模块、第三电源控制模块，其中，

所述第一电源控制模块包括第一反相器、第二反相器、第一晶体管、第二晶体管，所述第一反相器的输入端与所述译码模块的第一输出端连接，所述第一反相器的输出端与所述第二反相器的输入端、所述第一晶体管的栅极连接，所述第二反相器的输出端与所述第二晶体管的栅极连接，所述第一晶体管的源极接VDD，所述第二晶体管的漏极接GND，所述第一晶体管的漏极与所述N个第一异或门的电源端、所述第一与门的电源端连接，所述第二晶体管的源极与所述N个第一异或门的地端、所述第一与门的地端连接；

所述第二电源控制模块包括第三反相器、第四反相器、第三晶体管、第四晶体管，所述第三反相器的输入端与所述译码模块的第六输出端连接，所述第四反相器的输出端与所述第三反相器的输入端、所述第三晶体管的栅极连接，所述第四反相器的输出端与所述第四晶体管的栅极连接，所述第三晶体管的漏极接VDD，所述第四晶体管的源极接GND，所述第三晶体管的源极与所述M个第二异或门的电源端、所述第二与门的电源端连接，所述第四晶体管的漏极与所述M个第二异或门的地端、所述第二与门的地端连接；

所述第三电源控制模块包括第五反相器、第六反相器、第五晶体管、第六晶体管，所述第五反相器的输入端与所述译码模块的第四输出端连接，所述第五反相器的输出端与所述第六反相器的输入端、所述第五晶体管的栅极连接，所述第六反相器的输出端与所述第六晶体管的栅极连接，所述第五晶体管的漏极接GND，所述第六晶体管的源极接VDD，所述第五晶体管的源极与所述选择器的电源端、所述第一缓冲器的电源端、所述触发器的电源端和所述第二缓冲器电源端连接，所述第二晶体管的漏极与所述选择器的地端、所述第一缓冲器的地端、所述触发器的地端和所述第二缓冲器地端连接。

与现有技术相比，本发明的有益效果：

本发明提出的回收芯片检测方法通过查找拟关键路径集，在检测出电路为回收芯片时，测量拟关键路径集的延时余量来了解电路的老化情况，因为选取的拟关键路径集是通过排除法而获得，因此保证了拟关键路径集的准确性和全面性，从而提高了回收芯片检测的准确性。

附图说明

图1为本发明实施例提供的一种回收芯片检测方法的流程示意图；

图2为本发明实施例提供的一种回收芯片检测方法中确定所述载体电路的拟关键路径集的流程示意图；

图3为本发明实施例提供的一种回收芯片检测方法中确定所述载体电路中晶体管阈值电压的最坏老化量的流程示意图；

图4为本发明实施例提供的一种回收芯片检测方法中构建所述载体电路的门老化模型的流程示意图；

图5为本发明实施例提供的一种回收芯片检测电路的结构示意图；

图6为本发明实施例提供的另一种回收芯片检测电路的结构示意图；

图7为本发明实施例提供的一种回收芯片检测电路的电路示意图。

附图标记说明：

1-第一异或门；2-第一与门；3-第二异或门；4-第二与门；5-选择器；6-第一缓冲器；7-触发器；8-第二缓冲器；9-第一反相器；10-第二反相器；11-第一晶体管；12-第二晶体管；13-第三反相器；14-第四反相器；15-第三晶体管；16-第四晶体管；17-第五反相器；18-第六反相器；19-第五晶体管；20-第六晶体管。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1为本发明实施例提供的一种回收芯片检测方法的流程示意图。本实施例提供了一种回收芯片检测方法，包括：

步骤1、将检测电路、载体电路置于同一环境中；

步骤2、确定载体电路的拟关键路径集；

步骤3、通过检测电路对载体电路进行动态仿真得到第一仿真结果；

步骤4、通过检测电路对载体电路进行老化仿真、并进行动态仿真得到第二仿真结果；

步骤5、根据第一仿真结果和第二仿真结果判断载体电路是否为回收芯片；

步骤6、响应于载体电路为回收芯片，则测量拟关键路径集的延时余量，根据延时余量确定载体电路的老化情况，以完成回收芯片的检测。

具体而言，目前通过监测老化速度快的路径的延时变化来进行回收芯片判定的方法，选取的路径很有可能在芯片使用过程中经历很少甚至不会经历老化，因此该方法检测精度较低同时误检率会比较高，不符合实际应用情况。基于上述存在的问题，本实施例提出一种回收芯片检测方法，通过将载体电路、检测电路置于同一环境中，对老化前的载体电路通过检测电路进行动态仿真得到第一仿真结果，对老化后的载体电路通过检测电路进行动态仿真得到第二仿真结果，通过第一仿真结果、第二仿真结果判断载体电路是否为回收芯片，对于回收芯片进行延时余量测量，而在延时余量测量中，本实施例首先确定出载体电路的拟关键路径集，再测量拟关键路径集的延时余量，从而确定载体电路的老化情况，完成回收芯片的检测。

本实施例通过查找拟关键路径集的方法，在检测出电路为回收芯片时，通过测量拟关键路径集的延时余量来了解电路的老化情况，因为选取的拟关键路径集是通过排除法而获得，因此保证了拟关键路径集的准确性和全面性，从而提高了回收芯片检测的准确性。

进一步地，步骤1将检测电路、载体电路置于同一环境中。

具体而言，本实施例优选ISCAS89电路作为载体电路，更优选S641电路、S9234电路等，该载体电路包括若干门电路，每个门电路包括若干晶体管。对于载体电路通常是比较复杂的电路，因此在载体电路所在环境中放入简单实现的检测电路，由于检测电路和载体电路处于相同的环境中，因此受到环境中相同工艺偏差、温度、电压等因素的影响，所以将对载体电路的动态仿真转化为对检测电路的动态仿真，从而提高回收芯片的检测效率。其中，本实施例中现有检测电路可应用于该回收芯片检测中，检测电路具体电路结构不限。

进一步地，步骤2确定载体电路的拟关键路径集。

具体而言，上述通过监测老化速度快路径的延时变化情况进行回收芯片判定的方法，其检测精度较低同时误检率会比较高，因此，本实施例通过载体电路的拟关键路径集的延时变化情况判断回收芯片的老化，具体地，请参见图2，图2为本发明实施例提供的一种回收芯片检测方法中确定载体电路的拟关键路径集的流程示意图，本实施例步骤2包括步骤2.1、步骤2.2、步骤2.3、步骤2.4、步骤2.5、步骤2.6：

步骤2.1、获取载体电路中每个门的初始延时。

具体而言，由上述可知载体电路包括若干门电路，本实施例通过延时变化来检测载体电路的老化路径，在测量测载体电路中每个门的老化延时前，首先获取载体电路中每个门的初始延时，用于后续拟关键路径集的确定。

步骤2.2、确定载体电路中每个门的输入上升/下降时间、负载。

具体而言，本实施例确定载体电路中每个门的输入上升/下降时间，以及每个门的负载，用于后续确定载体电路中每个门的最坏老化延时，具体每个门的输入上升/下降时间、负载通过现有方法计算得到。

步骤2.3、确定载体电路中晶体管阈值电压的最坏老化量。

具体而言，为了确定晶体管阈值电压的最坏老化量，本实施例对影响晶体管阈值电压变化的因素进行仿真，从而获得老化的最坏情况，在老化的最坏情况下获得晶体管阈值电压的最坏老化量，具体地，请参见图3，图3为本发明实施例提供的一种回收芯片检测方法中确定载体电路中晶体管阈值电压的最坏老化量的流程示意图，本实施例步骤2.3包括步骤2.3.1、步骤2.3.2、步骤2.3.3、步骤2.3.4：

步骤2.3.1、在载体电路中加入不同的工艺偏差、温度、电压、并进行动态仿真获取仿真数据集。

具体而言，载体电路中晶体管阈值电压受到工艺偏差、温度、电压等因素的影响，因此本实施例通过在载体电路中加入不同的工艺偏差、温度、电压，通过动态仿真获取仿真数据集，仿真数据集中每一个仿真数据对应一晶体管阈值电压。

步骤2.3.2、从仿真数据集中选取仿真数据对应的最坏晶体管阈值电压。

具体而言，本实施例基于步骤2.3.1获取的仿真数据集，通过对仿真数据集中所有仿真数据的判断，从中选取仿真数据对应的最坏晶体管阈值电压，用于最坏老化晶体管阈值电压的计算。

步骤2.3.3、对最坏晶体管阈值电压对应的载体电路加入工艺偏差进行老化仿真得到最坏老化晶体管阈值电压。

具体而言，本实施例基于步骤2.3.2得到了最坏晶体管阈值电压，以及通过最坏晶体管阈值电压确定此时的载体电路，对该载体电路加入工艺偏差进行老化仿真，得到载体电路中最坏老化晶体管阈值电压。

步骤2.3.4、根据最坏晶体管阈值电压、最坏老化晶体管阈值电压得到载体电路中晶体管阈值电压的最坏老化量。

具体而言，本实施例基于步骤2.3.2得到的最坏晶体管阈值电压、步骤2.3.3得到的最坏老化晶体管阈值电压，得到载体电路中晶体管阈值电压的最坏老化量。

步骤2.4、构建载体电路的门老化模型。

具体而言，因为载体电路中每个门在相同的晶体管阈值电压变化量下会产生不同的延时变化量，同时载体电路中输入的上升/下降时间和负载也会影响门延时变化量，因此，本实施例建立门老化模型，通过动态仿真获得不同门在不同的输入上升/下降时间、负载和晶体管阈值电压下的延时数据集，将该延时数据集输入到神经网络模型，利用延时数据进行神经网络训练，经过训练得到最终的门级老化模型，具体地，请参见图4，图4为本发明实施例提供的一种回收芯片检测方法中构建载体电路的门老化模型的流程示意图，步骤2.4包括步骤2.4.1、步骤2.4.2：

步骤2.4.1、获取载体电路中每个门在不同上升/下降时间、负载和晶体管阈值电压下的延时数据集。

具体而言，如上延时变化量受到载体电路中上升/下降时间、负载和晶体管阈值电压的影响，因此，本实施例在载体电路中输入不同的上升/下降时间、负载和晶体管阈值电压，并进行仿真得到延时数据集。

步骤2.4.2、分别将延时数据集中的延时数据输入至神经网络模型进行训练得到载体电路的门老化模型。

具体而言，本实施例将步骤2.4.2得到的延时数据即输入至神经网络模型，进行神经网络训练以得到门老化模型。优选地，神经网络模型包括BP神经网络模型。

步骤2.5、将载体电路中每个门的输入上升/下降时间、负载和晶体管阈值电压的最坏老化量输入至载体电路的门老化模型，得到载体电路中每个门的最坏老化延时。

具体而言，本实施例基于步骤2.4训练得到的门老化模型，将步骤2.2得到的载体电路中的上升/下降时间、负载，以及步骤2.3得到的晶体管阈值电压的最坏老化量输入至门老化模型，从而得到载体电路中每个门的最坏老化延时。

步骤2.6、对载体电路中每个门的初始延时和最坏老化延时进行路径约减得到载体电路的拟关键路径集。

具体而言，本实施例对载体电路中每个门的初始延时和最坏老化延时进行路径约减，具体，通过采取时序图的方式，去除一定不会成为关键路径的路径，根据基于路径延时的约减步骤去除时序图的部分节点和边沿路径，剩下的节点和边沿组成的路径形成本实施例的拟关键路径集。其中，基于路径延时的约减步骤具体为：根据载体电路中每个门的初始延时得到载体电路中初始关键路径的延时，根据门的最坏老化延时得到载体电路老化后路径的延时，将初始关键路径延时作为阈值，然后查找经过一个边沿的所有路径，找出这些老化后路径中延时最大的那条路径，如果该路径的延时都小于该阈值，那么这个边沿删除，依次类推删除这些不可能是关键路径的路径，剩下的路径形成本实施例的拟关键路径集。

进一步地，步骤3通过检测电路对载体电路进行动态仿真得到第一仿真结果。

具体而言，本实施例由于载体电路与检测电路置于同一环境中，对载体电路的动态仿真转化为对检测电路的动态仿真，从而通过检测电路对载体电路进行动态仿真得到第一仿真结果。

进一步地，步骤4通过检测电路对载体电路进行老化仿真、并进行动态仿真得到第二仿真结果。

具体而言，同步骤3所述，由于载体电路与检测电路置于同一环境中，对载体电路的(老化、动态)仿真转化为对检测电路的(老化、动态)仿真，其中，本实施例对载体电路进行老化仿真，即检测电路进行了同样的老化仿真，具体地，在载体电路中加入工艺偏差进行老化仿真，即检测电路加入同样的工艺偏差进行老化仿真，再通过检测电路对老化后的载体电路进行动态仿真得到第二仿真结果。

进一步地，步骤5根据第一仿真结果和第二仿真结果判断载体电路是否为回收芯片。

具体而言，本实施例将第一仿真结果作为阈值，判断第二仿真结果是否大于该阈值，若大于该阈值则可判断载体电路为回收芯片。其中，亦可通过步骤3进行动态仿真确定一组第一仿真结果，从一组第一仿真结果中确定一阈值，再判断第二仿真结果是否大于该阈值，从而判断载体电路是否为回收芯片。

进一步地，步骤6响应于载体电路为回收芯片，则测量拟关键路径集的延时余量，根据延时余量确定载体电路的老化情况，以完成回收芯片的检测。

具体而言，本实施例判断载体电路为回收芯片后，并非通过所有路径延时或是最快延时路径判断载体电路的老化情况，而是基于步骤2确定的载体电路的拟关键路径集的延时来判断，具体地，对于拟关键路径集中的每条关键路径的延时测量采用可测性设计方法(Design For Testability，简称DFT)，同时通过借用可测性设计中的结构来进行路径延时余量的测量，并通过延时余量确定载体电路的老化情况，完成本实施例回收芯片的检测。其中，采用可测性设计方法可以减少芯片面积的消耗。

综上所述，本实施例提出的回收芯片检测方法通过查找拟关键路径集，在检测出电路为回收芯片时，仅测量拟关键路径集的延时余量来了解电路的老化情况，因为选取的拟关键路径集是通过排除法而获得，因此保证了拟关键路径集的准确性和全面性，从而提高了回收芯片检测的准确性。

实施例二

请参见图5、图6、图7，图5为本发明实施例提供的一种回收芯片检测电路的结构示意图，图6为本发明实施例提供的另一种回收芯片检测电路的结构示意图，图7为本发明实施例提供的一种回收芯片检测电路的电路示意图，本实施例提供了一种回收芯片检测电路，该回收芯片检测电路包括：

译码模块、第一环形振荡模块、第二环形振荡模块、放大模块和电源控制模块，其中，

译码模块，用于对输入信号进行译码处理得到译码信号1～译码信号6；

第一环形振荡模块，用于根据译码信号2对检测电路进行频率测量得到第一测量频率；

第二环形振荡模块，用于根据译码信号5对检测电路进行频率测量得到第二测量频率；

放大模块，用于根据译码信号3分别对第一测量频率、第二测量频率进行放大处理，得到放大的第一测量频率、放大的第二测量频率，并根据放大的第一测量频率、放大的第二测量频率得到第一仿真结果、第二仿真结果；

电源控制模块，用于根据译码信号1、译码信号4、译码信号6分别对第一环形振荡模块、第二环形振荡模块、放大模块进行电源控制以得到第一测量频率、第二测量频率、放大的第一测量频率、放大的第二测量频率。

具体而言，本实施例通过译码模块来控制第一环形振荡模块、第二环形振荡模块、放大模块和电源控制模块在载体电路的不同阶段的使用情况，从而控制第一环形振荡模块、第二环形振荡模块在未老化前进行频率测量分别输出第一测量频率、第二测量频率，通过该第一测量频率、第二测量频率输出未老化前第一仿真结果，亦控制第一环形振荡模块、第二环形振荡模块在老化后进行频率测量分别输出第一测量频率、第二测量频率，通过该第一测量频率、第二测量频率输出老化后的第二仿真结果，并根据第一仿真结果、第二仿真结果区分出回收芯片。本实施例提供的检测电路可以通过控制第一环形振荡模块、第二环形振荡模块，使得回收芯片老化速度快，门老化量大，从而提高了回收芯片的检测精度。

进一步地，本实施例用于对输入信号进行译码处理得到译码信号1～译码信号6。

具体而言，本实施例译码模块通过译码处理得到的译码信号1～译码信号6来控制第一环形振荡模块、第二环形振荡模块、放大模块和电源控制模块。具体地，译码模块的控制实现情况请参见表1：

表1译码模块的控制实现情况

表中X表示信号无效，由表1可知，译码电路控制第一环形振荡模块、第二环形振荡模块、放大模块和电源控制模块，具体为：

译码模块输入信号MODE[1:0]为00时，译码模块第一输出端S_SLEEP输出译码信号1为0，译码模块第二输出端S输出译码信号2为信号无效X，译码模块第三输出端RO_SEL输出译码信号3为信号无效X，译码模块第四输出端M_SLEEP输出译码信号4为0，译码模块第五输出端R输出译码信号5为信号无效X，译码模块第六输出端R_SLEEP输出译码信号6为0，表示回收芯片电路在制造测试不工作阶段，此时检测电路中第一环形振荡模块、第二环形振荡模块、放大模块均处于断电状态；

译码模块输入信号MODE[1:0]为01时，译码模块第一输出端S_SLEEP输出译码信号1为1，译码模块第二输出端S输出译码信号2为信号无效0，译码模块第三输出端RO_SEL输出译码信号3为信号无效X，译码模块第四输出端M_SLEEP输出译码信号4为0，译码模块第五输出端R输出译码信号5为信号无效X，译码模块第六输出端R_SLEEP输出译码信号6为0，表示回收芯片电路在正常工作期间，此时检测电路中第二环形振荡模块、放大模块均处于断电状态，第一环形振荡模块处于正常工作期间，持续老化直到达到最大老化；

译码模块输入信号MODE[1:0]为10时，译码模块第一输出端S_SLEEP输出译码信号1为1，译码模块第二输出端S输出译码信号2为0，译码模块第三输出端RO_SEL输出译码信号3为0，译码模块第四输出端M_SLEEP输出译码信号4为1，译码模块第五输出端R输出译码信号5为1，译码模块第六输出端R_SLEEP输出译码信号6为1，表示回收芯片电路在第二认证期间，此时检测电路中第一环形振荡模块为振荡状态，放大模块的选择端RO_SEL输入信号为0，则选择对第二环形振荡模块的振荡频率周期性的放大，然后通过示波器进行振荡频率的测量；

译码模块输入信号MODE[1:0]为11时，译码模块第一输出端S_SLEEP输出译码信号1为1，译码模块第二输出端S输出译码信号2为1，译码模块第三输出端RO_SEL输出译码信号3为1，译码模块第四输出端M_SLEEP输出译码信号4为1，译码模块第五输出端R输出译码信号5为X，译码模块第六输出端R_SLEEP输出译码信号6为0，表示回收芯片电路在第一认证期间，此时检测电路中第二环形振荡模块处于断电状态，放大模块的选择端RO_SEL输入信号为1，则选择对第一环形振荡模块的振荡频率周期性的放大，然后通过示波器进行振荡频率的测量。

进一步地，本实施例第一环形振荡模块包括N个第一异或门1和一第一与门2，N为大于0的整数。

具体而言，本实施例第一环形振荡模块通过环形振荡器实现对回收芯片第一测量频率的测量，具体地，请再参见图7，本实施例第一环形振荡模块的电路连接为：第n个第一异或门1的输出端与第n+1个第一异或门1的第一输入端连接，0＜n＜N，第N个第一异或门1的输出端与第一与门2的第一输入端连接，第一与门2的输出端与第一个第一异或门1的第一输入端、放大模块连接，N个第一异或门1的第二输入端、第一与门2的第二输入端均与译码模块的第二输出端S连接，N个第一异或门1的电源端、第一与门2的电源端与电源控制模块连接，N个第一异或门1的地端、第一与门2的地端与电源控制模块连接。其中，回收芯片电路老化前、老化后分别经过第一环形振荡模块得到第一测量频率，具体地，回收芯片电路老化前经过第一环形振荡模块得到老化前的第一测量频率，回收芯片电路老化后经过第一环形振荡模块得到老化后的第一测量频率。

优选地，N取值为9。

进一步地，本实施例第二环形振荡模块包括M个第二异或门3和一第二与门4，M为大于0的整数。

具体而言，本实施例第二环形振荡模块通过环形振荡器实现对回收芯片第二测量频率的测量，具体地，请再参见图7，本实施例第二环形振荡模块电路连接为：第m个第二异或门3的输出端与第m+1个第二异或门3的第一输入端连接，0＜m＜M，第M个第二异或门3的输出端与第二与门4的第一输入端连接，第二与门4的输出端与第一个第二异或门3的第一输入端、放大模块连接，M个第二异或门3的第二输入端、第二与门4的第二输入端均与译码模块的第五输出端R连接，M个第二异或门3的电源端、第二与门4的电源端与电源控制模块连接，M个第二异或门3的地端、第二与门4的地端与电源控制模块连接。其中，回收芯片电路老化前、老化后分别经过第二环形振荡模块得到第二测量频率，具体地，回收芯片电路老化前经过第二环形振荡模块得到老化前的第二测量频率，回收芯片电路老化后经过第二环形振荡模块得到老化后的第二测量频率。

优选地，M取值为9。

进一步地，本实施例放大模块包括选择器5、第一缓冲器6、触发器7和第二缓冲器8。

具体而言，为保证第一环形振荡模块的第一测量频率、第二环形振荡模块的第二测量频率的精确度，本实施例通过放大模块对第一测量频率、第二测量频率周期性进行放大处理，再通过示波器进行放大的第一测量频率、放大的第二测量频率的测量，请再参见图7，本实施例放大模块电路连接为：选择器5的第一输入端与第一与门2的输出端连接，选择器5的第二输入端与第二与门4的输出端连接，选择器5的选择端与译码模块的第三输出端RO_SEL连接，选择器5的输出端与第一缓冲器6的输入端连接，第一缓冲器6的输出端与触发器7的时钟输入端连接，触发器7的第一输出端与第二缓冲器8的输入端连接，触发器7的第二输出端和触发器7的数据输入端连接，选择器5的电源端、第一缓冲器6的电源端、触发器7的电源端和第二缓冲器8电源端均与电源控制模块连接，选择器5的地端、第一缓冲器6的地端、触发器7的地端和第二缓冲器8地端均与电源控制模块连接。其中，回收芯片电路老化前、老化后分别经过放大模块得到放大的第一测量频率、放大的第二放大频率，具体地，回收芯片电路老化前经过放大模块得到老化前放大的第一测量频率、老化前放大的第二测量频率，回收芯片电路老化后经过放大模块得到老化后放大的第一测量频率、老化后放大的第二测量频率。

进一步地，本实施例电源控制模块包括第一电源控制模块、第二电源控制模块、第三电源控制模块。

具体而言，在回收芯片检测中，通过电源控制模块分别对第一环形振荡模块、第二环形振荡模块、放大模块进行电源控制，从而可以输出设计需要的频率测量值，因此本实施例对第一环形振荡模块、第二环形振荡模块、放大模块分别设计了第一电源控制模块、第二电源控制模块、第三电源控制模块，并进行电源的控制，具体地：

对于第一电源控制模块，用于对第一环形振荡模块中电源的控制，请再参见图6、图7，本实施例第一电源控制模块包括第一反相器9、第二反相器10、第一晶体管11、第二晶体管12，其中，第一反相器9的输入端与译码模块的第一输出端S_SLEEP连接，第一反相器9的输出端与第二反相器10的输入端、第一晶体管11的栅极连接，第二反相器10的输出端与第二晶体管12的栅极连接，第一晶体管11的源极接VDD，第二晶体管12的漏极接GND，第一晶体管11的漏极与N个第一异或门1的电源端、第一与门2的电源端连接，第二晶体管12的源极与N个第一异或门1的地端、第一与门2的地端连接；

对于第二电源控制模块，用于对第二环形振荡模块中电源的控制，请再参见图6、图7，本实施例第二电源控制模块包括第三反相器13、第四反相器14、第三晶体管15、第四晶体管16，其中，第三反相器13的输入端与译码模块的第六输出端R_SLEEP连接，第四反相器14的输出端与第三反相器13的输入端、第三晶体管15的栅极连接，第四反相器14的输出端与第四晶体管16的栅极连接，第三晶体管15的漏极接VDD，第四晶体管16的源极接GND，第三晶体管15的源极与M个第二异或门3的电源端、第二与门4的电源端连接，第四晶体管16的漏极与M个第二异或门3的地端、第二与门4的地端连接；

对于第三电源控制模块，用于对放大模块中电源的控制，请再参见图6、图7，本实施例第三电源控制模块包括第五反相器17、第六反相器18、第五晶体管19、第六晶体管20，其中，第五反相器17的输入端与译码模块的第四输出端M_SLEEP连接，第五反相器17的输出端与第六反相器18的输入端、第五晶体管19的栅极连接，第六反相器18的输出端与第六晶体管20的栅极连接，第五晶体管19的漏极接GND，第六晶体管20的源极接VDD，第五晶体管19的源极与选择器5的电源端、第一缓冲器6的电源端、触发器7的电源端和第二缓冲器8电源端连接，第六晶体管20的漏极与选择器5的地端、第一缓冲器6的地端、触发器7的地端和第二缓冲器8地端连接。

综上所述，本实施例检测电路根据回收芯片电路在不同阶段，检测电路实现不同，具体地：

在回收芯片电路制造测试期间，第一环形振荡模块、第二环形振荡模块处于断电状态，具体由第一电源控制模块、第二电源控制模块分别来控制第一环形振荡模块、第二环形振荡模块中的电源端，使得第一环形振荡模块、第二环形振荡模块处于断电状态，从而防止载体电路发生老化；

在载体电路正常工作期间，第一环形振荡模块中所有门(包括N个第一异或门1、一第一与门2)的第二输入端全部置为0，使得第一环形振荡模块不会发生振荡，第一环形振荡模块中每个门处于持续老化状态，不会出现恢复效应，从而保证第一环形振荡模块达到最大老化，在此期间，第二环形振荡模块处于断电状态，不发生老化；

在第一认证期间，测量第一环形振荡模块的振荡频率，此时第一环形振荡模块中所有门的第二输入端全部置1，从而保证第一环形振荡模块能够振荡，通过放大模块将第一环形振荡模块的振荡频率周期性放大，然后通过示波器进行振荡频率的测量，此时第二环形振荡模块仍处于断电状态，不发生老化；同理，在第二认证期间，测量第二环形振荡模块的振荡频率，此时第二环形振荡模块所有门(包括M个第二异或门3、一第二与门4)的第二输入端全部置1，从而保证第二环形振荡模块能够振荡，通过放大模块将第二环形振荡模块的振荡频率周期性的放大，然后通过示波器进行振荡频率的测量，此时第一环形振荡模块仍处于振荡状态。具体地，老化前：通过hspice仿真分别测量中第一环形振荡模块、第二环形振荡模块的振荡频率，即老化前的第一测量频率、老化前的第二测量频率，并通过放大模块分别获得老化前放大的第一测量频率、老化前放大的第二测量频率，计算老化前放大的第一测量频率、老化前放大的第二测量频率之间的振荡频率差，该振荡频率差对应为第一仿真结果；同理，老化后：通过hspice仿真，在加载老化仿真(加入工艺偏差)的同时仿真测量第一环形振荡模块、第二环形振荡模块的振荡频率，即老化后的第一测量频率、老化后的第二测量频率，并通过放大模块分别获得老化后放大的第一测量频率、老化后放大的第二测量频率，计算老化后放大的第一测量频率、老化后放大的第二测量频率之间的振荡频率差，该振荡频率差对应为第二仿真结果，进而根据第一仿真结果、第二仿真结果判断芯片是否为回收芯片。

进一步地，本实施例检测电路应用到实施例一中的检测方法中，将该检测电路置于与载体电路同一环境中，在确定该载体电路的拟关键路径集后，通过该检测电路分别测量载体电路未老化前的第一仿真结果和老化后的第二仿真结果，通过第一仿真结果和第二仿真结果判断载体电路是否为回收芯片，当该载体电路为回收芯片时，测量载体电路中拟关键路径集的延时余量，根据该延时余量确定载体电路的老化情况，从而完成回收芯片的检测。

综上所述，本实施例提供的回收芯片检测电路在电路正常工作时由于第一环形振荡模块持续经历老化，所以不会出现恢复效应，因此，相比于其他检测电路，它的老化速度快，在相同的时间下，门老化量更大，从而使得对载体电路的检测精度得到提高，具体地，将该检测电路应用到实施例一的检测方法中，经实验，本实施例提供的检测电路，结合实施例一中提供的检测方法，对载体电路的检测精度可以达到近100％。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (2)

1.一种回收芯片检测方法，其特征在于，包括：

将检测电路、载体电路置于同一环境中；

确定所述载体电路的拟关键路径集；

通过所述检测电路对所述载体电路进行动态仿真得到第一仿真结果；

通过所述检测电路对所述载体电路进行老化仿真、并进行动态仿真得到第二仿真结果；

根据所述第一仿真结果和所述第二仿真结果判断所述载体电路是否为回收芯片；

响应于所述载体电路为回收芯片，测量所述拟关键路径集的延时余量，根据所述延时余量确定所述载体电路的老化情况以完成回收芯片的检测；

其中，确定所述载体电路的拟关键路径集，包括：

获取所述载体电路中每个门的初始延时；

确定所述载体电路中每个门的输入上升/下降时间、负载；

确定所述载体电路中晶体管阈值电压的最坏老化量；

构建所述载体电路的门老化模型；

将所述载体电路中每个门的输入上升/下降时间、负载和晶体管阈值电压的最坏老化量输入至所述载体电路的门老化模型，得到所述载体电路中每个门的最坏老化延时；

对所述载体电路中每个门的初始延时和最坏老化延时进行路径约减得到所述载体电路的拟关键路径集；

其中，确定所述载体电路中晶体管阈值电压的最坏老化量，包括：

在所述载体电路中加入不同的工艺偏差、温度、电压，并进行动态仿真获取仿真数据集；

从所述仿真数据集中选取仿真数据对应的最坏晶体管阈值电压；

对所述最坏晶体管阈值电压对应的载体电路加入工艺偏差进行老化仿真得到最坏老化晶体管阈值电压；

根据所述最坏晶体管阈值电压、所述最坏老化晶体管阈值电压得到所述载体电路中晶体管阈值电压的最坏老化量；

其中，构建所述载体电路的门老化模型，包括：

获取所述载体电路中每个门在不同的上升/下降时间、负载和晶体管阈值电压下的延时数据集；

分别将所述延时数据集中的延时数据输入至神经网络模型进行训练得到所述载体电路的门老化模型。

2.根据权利要求1所述的回收芯片检测方法，其特征在于，通过所述检测电路对所述载体电路进行老化仿真，包括：

通过所述检测电路对加入工艺偏差的所述载体电路进行老化仿真。

Images