CN109684881B - 一种旁路检测方法及装置 - Google Patents
一种旁路检测方法及装置 Download PDFInfo
- Publication number
- CN109684881B CN109684881B CN201710979580.7A CN201710979580A CN109684881B CN 109684881 B CN109684881 B CN 109684881B CN 201710979580 A CN201710979580 A CN 201710979580A CN 109684881 B CN109684881 B CN 109684881B
- Authority
- CN
- China
- Prior art keywords
- circuit
- tested
- delay path
- maximum
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 44
- 238000012360 testing method Methods 0.000 claims abstract description 160
- 230000003068 static effect Effects 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 51
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 claims abstract description 31
- 239000013598 vector Substances 0.000 claims description 80
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 24
- 239000010931 gold Substances 0.000 claims description 24
- 229910052737 gold Inorganic materials 0.000 claims description 24
- 238000004364 calculation method Methods 0.000 claims description 18
- 238000004458 analytical method Methods 0.000 claims description 11
- 238000000605 extraction Methods 0.000 claims description 9
- 238000003786 synthesis reaction Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000035945 sensitivity Effects 0.000 abstract description 14
- 230000008569 process Effects 0.000 description 28
- 238000005259 measurement Methods 0.000 description 8
- 238000004088 simulation Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种旁路检测方法及装置，该旁路检测方法包括：提取待测电路的第一最大延迟路径，并计算第一最大延迟路径的第一最大工作频率；根据第一最大延迟路径对待测电路进行功耗测试，并根据功耗测试结果计算待测电路的第一动态电流值；获取第一最大工作频率所对应的目标动态电流阈值，并判定第一动态电流值和目标动态电流阈值的电流误差值是否在误差允许范围内；若是，确定待测电路中不含硬件木马；若否，确定待测电路中含有硬件木马。基于本发明公开的方法，将实际的动态电流作为旁路检测的标准，这就降低甚至避免了静态电流的影响，从而提高硬件木马检测的灵敏度和可操作性。
Description
技术领域
本发明涉及集成电路测试技术领域，更具体地说，涉及一种旁路检测方法及装置。
背景技术
现阶段信息安全已经成为政治、经济、军事甚至日常生活中值得关注的问题，而硬件安全是信息安全的基础。在硬件安全领域中存在诸多的攻击方式，常见的有入侵式的硬件木马。
目前，检测硬件木马主要采用旁路分析的方式。通过对比待测电路和黄金电路，即绝对正确的电路之间旁路信息的差异，即可确定待测电路中是否存在木马。而在实际检测过程中，为方便采集旁路信息，一般直接用动态测量电流代替动态测量电流中的动态电流。
但是，受电路工艺尺寸减小、复杂程度增加以及工艺角波动变大等因素的影响，静态电流在动态测量电流中的比重不断增加，这就使得现有旁路分析的灵敏度很低，给硬件木马的检测带来困难。
发明内容
有鉴于此，本发明提供旁路检测方法及装置，以解决现有旁路分析的灵敏度很低，给硬件木马的检测带来困难的问题。技术方案如下：
一种旁路检测方法，包括：
提取待测电路的第一最大延迟路径，并计算所述第一最大延迟路径的第一最大工作频率；
根据所述第一最大延迟路径对所述待测电路进行功耗测试，并根据功耗测试结果计算所述待测电路的第一动态电流值；
获取所述第一最大工作频率所对应的目标动态电流阈值，并判定所述第一动态电流值和所述目标动态电流阈值的电流误差值是否在误差允许范围内；
若是，确定所述待测电路中不含硬件木马；
若否，确定所述待测电路中含有硬件木马。
优选的，所述提取待测电路的第一最大延迟路径，包括：
对所述待测电路进行综合后网表时序分析，得到至少一个延迟路径；
计算各个所述延迟路径的延迟时长；
选取延迟时长最大的延迟路径作为所述待测电路的第一最大延迟路径。
优选的，所述根据所述第一最大延迟路径对所述待测电路进行功耗测试，并根据功耗测试结果计算所述待测电路的第一动态电流值，包括：
以预先确定的静态测试向量对所述待测电路进行功耗测试，得到所述待测电路的最小静态电流值；
以预先确定的动态测试向量对所述待测电路进行功耗测试，得到所述待测电路的最大动态电流值，所述动态测试向量是基于所述第一最大延迟路径预先确定的；
根据所述最小静态电流值和所述最大动态电流值，计算所述待测电路的第一动态电流值。
优选的，预先确定静态测试向量的过程，包括：
对于预设候选静态测试向量集合中的每一个候选静态测试向量，以该候选静态测试向量对所述待测电路进行功耗测试，并获取所述待测电路在该候选静态测试向量下的静态电流值；
选取静态电流值最小的候选静态测试向量作为静态测试向量。
优选的，预先基于所述第一最大延迟路径确定动态测试向量的过程，包括：
对于预设动态测试向量集合中的每一个候选动态测试向量，以该候选动态测试向量对所述待测电路进行功耗测试，并获取所述待测电路在该候选动态测试向量下的动态电流值；
计算在该候选动态测试向量下所述第一最大延迟路径和所述待测电路中非最大延迟路径之间的最大频率差值；
选取最大频率差值最大的候选动态测试向量作为动态测试向量。
优选的，所述获取所述第一最大工作频率所对应的目标动态电流阈值，包括：
从预先建立的黄金电路特性曲线上获取所述第一最大工作频率所对应的目标动态电流阈值。
优选的，预先建立黄金电路特性曲线的过程，包括：
提取所述黄金电路的至少一个第二最大延迟路径；
对于所提取的每一个所述第二最大延迟路径，计算该第二最大延迟路径的第二最大工作频率；
按照该第二最大延迟路径对所述黄金电路进行功耗测试，并根据功耗测试结果计算所述黄金电路的第二动态电流值；
将所述第二动态电流值作为该第二最大延迟路径对应的动态电流阈值；
根据各个所述第二最大延迟路径的第二最大工作频率和动态电流阈值，建立黄金电路特性曲线。
一种旁路检测装置，包括：提取计算模块、测试计算模块、获取判断模块、第一确定模块和第二确定模块；
所述提取计算模块，用于提取待测电路的第一最大延迟路径，并计算所述第一最大延迟路径的第一最大工作频率；
所述测试计算模块，用于根据所述第一最大延迟路径对所述待测电路进行功耗测试，并根据功耗测试结果计算所述待测电路的第一动态电流值；
所述获取判断模块，用于获取所述第一最大工作频率所对应的目标动态电流阈值，并判定所述第一动态电流值和所述目标动态电流阈值的电流误差值是否在误差允许范围内；若是，则触发所述第一确定模块；若否，则触发所述第二确定模块；
所述第一确定模块，用于确定所述待测电路中不含硬件木马；
所述第二确定模块，用于确定所述待测电路中含有硬件木马。
优选的，用于提取待测电路的第一最大延迟路径的所述提取计算模块，具体用于：
对所述待测电路进行综合后网表时序分析，得到至少一个延迟路径；计算各个所述延迟路径的延迟时长；选取延迟时长最大的延迟路径作为所述待测电路的第一最大延迟路径。
优选的，所述测试计算模块，具体用于：
以预先确定的静态测试向量对所述待测电路进行功耗测试，得到所述待测电路的最小静态电流值；以预先确定的动态测试向量对所述待测电路进行功耗测试，得到所述待测电路的最大动态电流值，所述动态测试向量是基于所述第一最大延迟路径预先确定的；根据所述最小静态电流值和所述最大动态电流值，计算所述待测电路的第一动态电流值。
相较于现有技术，本发明实现的有益效果为：
以上本发明提供的一种旁路检测方法及装置，可以根据所提取的第一最大延迟路径对待测电路进行功耗测试，进而根据功耗测试结果计算待测电路的第一动态电流值，也就是实际的动态电流值，最后再利用目标动态电流阈值来确定待测电路中是否存在木马。基于本发明公开的方法，将实际的动态电流作为旁路检测的标准，这就降低甚至避免了静态电流的影响，从而提高硬件木马检测的灵敏度和可操作性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的旁路检测方法的方法流程图；
图2为本发明实施例提供的旁路检测方法的部分方法流程图；
图3为本发明实施例提供的旁路检测方法的又一部分方法流程图；
图4为本发明实施例提供的旁路检测装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种旁路检测方法，该方法的方法流程图如图1所示，包括如下步骤：
S10，提取待测电路的第一最大延迟路径，并计算第一最大延迟路径的第一最大工作频率；
在执行步骤S10的过程中，通常加入的硬件木马为了隐蔽，不会改变电路的最大延迟路径，因此，本实施例以最大延迟路径作为检测基础。在实际检测中，可使用适当EDA工具对待测电路进行综合后网表时序分析，以确定待测电路的至少一个延迟路径，也就是第一最大延迟路径，再根据各节点的时序模型计算各延迟路径的延迟时长，最终从中选取延迟时长最大的延迟路径作为第一最大延迟路径。
在提取待测电路的第一最大延迟路径之后，可按照如下公式(1)计算第一最大延迟路径的第一最大工作频率：
其中，fmax1为第二最大工作频率，βg1为第二门级常数，ncrit1为该第二最大延迟路径所涉及的门的个数，VDD1为黄金电路的电源电压，Vth1为第二阈值电压，α1为预设速度饱和率，且1＜α1＜2。
S20，根据第一最大延迟路径对待测电路进行功耗测试，并根据功耗测试结果计算待测电路的第一动态电流值；
由于半导体CMOS工艺中，电流由动态电流和静态电流组成，其大小取决于晶体管的工艺参数，也与电路的开关状态密切相关。动态电流主要由开关电流(ON current)和短路电流(short-circuit current)两部分组成，其中开关电流为节点的负载电容充放电电流，占主要部分；而静态电流则主要是由pn结反偏电流(reverse-bias pn-junctionleakage)、亚阈值泄露电流(sub-threshold leakage current)、栅极漏电流(gateleakage current)三部分组成。通常认为静态电流仅与工艺有关且比较小，而随着工艺尺寸的下降，深亚微米下的泄露电流所占比重越来越大。
木马检测的灵敏度被定义为待测电路的动态电流IDDT_CUT与无木马电路，也就是黄金电路的动态电流IDDT_golden的差值与黄金电路的动态电流IDDT_golden的比值，如下式(2)所示：
在实际检测中，在静态电流分量较小可忽略的情况下，待测电路的动态电流IDDT_CUT可近似用在待测电路直接测得的动态测量电流代替，黄金电路的动态电流IDDT_golden可近似用在黄金电路中测得的动态测量电流代替。在真实情况中，为了批量测试的便捷，通常是由对黄金电路进行多次静态测试后的电流平均值作为黄金电路的静态电流分量。而为了提高测试灵敏度，本实施例可在黄金电路动态测量电流去除上述静态电流分量的前提下，在待测电路的动态测量电流中去除其静态分量。
而为了得到待测电路去除静态分量的第一动态电流值，可根据第一最大延迟路径对待测电路进行功耗测试，从而根据功耗测试结果得到待测电路的动态电流值。
在具体实现过程中，步骤S20“根据第一最大延迟路径对待测电路进行功耗测试，并根据功耗测试结果计算待测电路的第一动态电流值”可以具体采用以下步骤，方法流程图如图2所示：
S201，以预先确定的静态测试向量对待测电路进行功耗测试，得到待测电路的最小静态电流值；
在执行步骤S201的过程中，可按照如下方式确定待测电路的静态测试向量：将预设候选静态测试向量集合中的各个候选静态测试向量，依次作为待测电路的输入进行功耗测试，从而获取待测电路在各个候选静态测试向量下的静态电流值；选取产生静态电流值最小的候选静态测试向量作为待测电路的静态测试向量。
而上述预设候选静态测试向量集合可由用户指定；当然，还可根据待测电路的输入管脚确定，具体的，由于待测电路每个输入管脚输入高电平或者低电平，因此可根据输入管脚确定全部的候选静态测试向量，从而构成预设候选静态测试向量集合，例如，待测电路中有5个输入管脚，则预设候选静态测试向量集合中存在25个候选静态测试向量。
S202，以预先基于第一最大延迟路径确定的动态测试向量对待测电路进行功耗测试，得到待测电路的最大动态电流值；
在执行步骤S202的过程中，可按照如下方式确定待测电路的动态测试向量：将预设候选动态测试向量集合中的各个候选动态测试向量，依次作为待测电路的输入进行功耗测试，从而获取待测电路在各个候选动态测试向量下的动态电流值；进而，可计算待测电路中的第一最大延迟路径和非最大延迟路径在各个候选动态测试向量下最大频率差值；最后选取频率差值最大的候选动态测试向量作为动态测试向量，而预设候选静态测试向量集合可由用户指定。
其中，计算第一最大延迟路径和非最大延迟路径在某一个候选动态测试向量下的最大频率差值的过程，可为：
首先确定待测电路中除第一最大延迟路径之外的所有非最大延迟路径；进而获取第一最大延迟路径以及各个非最大延迟路径在候选动态测试向量下的频率；选取非最大延迟路径的最小频率与第一最大延迟路径的频率作差，将差值的绝对值作为最大频率差值。
S203，根据最小静态电流值和最大动态电流值，计算待测电路的第一动态电流值；
在执行步骤S203的过程中，可将最大动态电流值和最小静态电流值的差值作为第一动态电流值。需要说明的是，步骤S201进行静态功耗测试的过程与步骤202进行动态功耗测试的过程可以调整，即还可先进行动态功耗测试再进行静态功耗测试，本实施例不做具体限定。
S30，获取第一最大工作频率所对应的目标动态电流阈值，并判定第一动态电流值和目标动态电流阈值的电流误差值是否在误差允许范围内；若是，则执行步骤S40；若否，则执行步骤S50；
由于待测电路和黄金电路的动态电流差值不但会受到测试向量的影响，还会受到工艺角波动的影响，所以仅将待测电路的第一动态电流值作为有无木马的判定依据是不适用的，因此，本实施例中第一动态电流与目标动态电流阈值之间的电流误差值作为旁路检测的理论依据。
可利用预先建立的最大工作频率与动态电流阈值之间的映射关系，来确定第一最大工作频率所对应的目标动态电流阈值，具体的，可从预先建立的黄金电路特性绘制曲线上直接获取。
在具体实现过程中，预先建立黄金电路特性绘制曲线的过程可以具体采用以下步骤，方法流程图如图3所示：
S301，提取黄金电路的至少一个第二最大延迟路径；
在执行步骤S301的过程中，在实际检测中，可使用适当EDA工具对待测电路进行综合后网表时序分析，以确定黄金电路的至少一个延迟路径，也就是第二最大延迟路径。
S302，对于所提取的每一个第二最大延迟路径，计算该第二最大延迟路径的第二最大工作频率；
可按照如下公式(3)计算第二最大延迟路径的第二最大工作频率：
其中，fmax2为第二最大工作频率，βg2为第二门级常数，ncrit2为该第二最大延迟路径所涉及的门的个数，VDD2为黄金电路的电源电压，Vth2为第二阈值电压，α2为预设速度饱和率，且1＜α2＜2。
S303，按照该第二最大延迟路径对黄金电路进行功耗测试，并根据功耗测试结果计算黄金电路的第二动态电流值；
在执行步骤S303的过程中，首先获取黄金电路的最小静态电流值；然后以预先确定的动态测试向量对黄金电路进行功耗测试，得到黄金电路的最大动态电流值，其中，对黄金电路进行功耗测试的动态测试向量是基于第二最大延迟路径确定的；最后，根据黄金电路的最小静态电流值和最大动态电流值，计算黄金电路的第二动态电流值。当然，对黄金电路进行静态功耗测试和动态功耗测试的先后顺序可以根据实际需要调整，本实施例不做具体限定。
此外，获取黄金电路的最小静态电流值的方式，可通过预先确定的静态测试向量作为黄金电路的输入获取，还可将多次静态测试后的电流平均值作为静态电流值，本实施例不做具体限定。
具体的，确定黄金电路的静态测试向量方式与上述步骤S201中获取待测电路静态测试向量的方式相同，本实施例不再赘述，请参见步骤S201公开的内容。而确定黄金电路的动态测试向量方式与上述步骤S202中获取待测电路动态测试向量的方式相同，本实施例不再赘述，请参见步骤S202公开的内容。
S304，将第二动态电流值作为该第二最大延迟路径对应的动态电流阈值；
S305，根据各个第二最大延迟路径的第二最大工作频率和动态电流阈值，建立黄金电路特性曲线；
在执行步骤S305的过程中，首先建立一个以最大工作频率为横坐标、以动态电流值为纵坐标的坐标系，将多组由第二最大工作频率及其对应的标定动态电流值组成的坐标标定于该坐标系中，进而采用平滑曲线连接多个坐标点，从而得到黄金电路特性绘制曲线。
S40，确定待测电路中不含硬件木马；
S50，确定待测电路中含有硬件木马。
本发明实施例提供的旁路检测方法可以根据所提取的第一最大延迟路径对待测电路进行功耗测试，进而根据功耗测试结果计算待测电路的第一动态电流值，也就是实际的动态电流值，最后再利用目标动态电流阈值来确定待测电路中是否存在木马。基于本发明公开的方法，将实际的动态电流作为旁路检测的标准，这就降低甚至避免了静态电流的影响，从而提高硬件木马检测的灵敏度和可操作性。
基于上述实施例提供的旁路检测方法，本发明实施例则提供执行上述旁路检测方法的装置，其结构示意图如图4所示，包括：提取计算模块10、测试计算模块20、获取判断模块30、第一确定模块40和第二确定模块50；
提取计算模块10，用于提取待测电路的第一最大延迟路径，并计算所述第一最大延迟路径的第一最大工作频率；
测试计算模块20，用于根据所述第一最大延迟路径对所述待测电路进行功耗测试，并根据功耗测试结果计算所述待测电路的第一动态电流值；
获取判断模块30，用于获取所述第一最大工作频率所对应的目标动态电流阈值，并判定所述第一动态电流值和所述目标动态电流阈值的电流误差值是否在误差允许范围内；若是，则触发所述第一确定模块40；若否，则触发所述第二确定模块50；
第一确定模块40，用于确定待测电路中不含硬件木马；
第二确定模块50，用于确定待测电路中含有硬件木马。
可选的，用于提取待测电路的第一最大延迟路径的提取计算模块10，具体用于：
对所述待测电路进行综合后网表时序分析，得到至少一个延迟路径；计算各个所述延迟路径的延迟时长；选取延迟时长最大的延迟路径作为所述待测电路的第一最大延迟路径。
可选的，测试计算模块20，具体用于：
以预先确定的静态测试向量对所述待测电路进行功耗测试，得到所述待测电路的最小静态电流值；以预先确定的动态测试向量对所述待测电路进行功耗测试，得到所述待测电路的最大动态电流值，所述动态测试向量是基于所述第一最大延迟路径预先确定的；根据所述最小静态电流值和所述最大动态电流值，计算所述待测电路的第一动态电流值。
可选的，用于获取所述第一最大工作频率所对应的目标动态电流阈值的获取判断模块30，具体用于：
从预先建立的黄金电路特性曲线上获取所述第一最大工作频率所对应的目标动态电流阈值。
本发明实施例提供的旁路检测装置，将第一动态电流作为旁路检测的标准，这就避免了静态电流的影响，提高硬件木马检测的灵敏度和可操作性。
为了验证本发明所提供的旁路检测方案的有效性，使用EDA工具对上述检测方法的仿真验证建立的流程如下：首先，将待测电路的RTL级电路描述通过DC综合工具生成门级网表，再由V2LVS工具转换为HSPICE工具能够识别的.sp文件。将配置好测试向量的静态功耗、动态功耗和最大路径延迟测算文件在HSPICE中运行，得到结果文件后即可进行动态电流IDDT与最大运行频率的计算与分析。
在仿真中，选取了电路仿真中经典的ISCAS-85testbench中的C880电路作为目标电路，并在其中植入了一个8-bit比较器的组合逻辑硬件木马(由于8-bit组合逻辑木马是普遍认为的能通过旁路信号分析检测出的最小组合逻辑木马，可以作为检测灵敏度的下限)。仿真采用了SMIC130工艺库，使用1.2V电源电压，并根据最大关键路径设计了vecD1-vecD4四种差异较大的动态测试向量，以及vecS1-vecS5等五种差异较大的静态测试向量。仿真在SS/TT/FF三个工艺角环境下分别进行。
在vecD1-vecD4作用下直接使用动态测试向量计算电流，得到的灵敏度如下表1所示：
表1
减去黄金电路的平均静态分量后，得到的灵敏度如下表2所示：
表2
而使用本发明实施例提供的旁路检测方法后，减去vecS1-vecS5中的最小静态分量，得到的灵敏度如下表3所示：
表3
可以看到，仿真结果在各个工艺角上的灵敏度均有明显提高，对不同的动态测试向量结果均有提升，平均灵敏度的提高幅度达到2％以上，证明本发明提出的方法有效。
以上对本发明所提供的一种旁路检测方法及装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种旁路检测方法，其特征在于，包括：
提取待测电路的第一最大延迟路径，并计算所述第一最大延迟路径的第一最大工作频率；
根据所述第一最大延迟路径对所述待测电路进行功耗测试，并根据功耗测试结果计算所述待测电路的第一动态电流值；
获取所述第一最大工作频率所对应的目标动态电流阈值，并判定所述第一动态电流值和所述目标动态电流阈值的电流误差值是否在误差允许范围内；
若是，确定所述待测电路中不含硬件木马；
若否，确定所述待测电路中含有硬件木马；
其中，所述根据所述第一最大延迟路径对所述待测电路进行功耗测试，并根据功耗测试结果计算所述待测电路的第一动态电流值，包括：
以预先确定的静态测试向量对所述待测电路进行功耗测试，得到所述待测电路的最小静态电流值；
以预先基于所述第一最大延迟路径确定的动态测试向量对所述待测电路进行功耗测试，得到所述待测电路的最大动态电流值；
根据所述最小静态电流值和所述最大动态电流值，计算所述待测电路的第一动态电流值，所述第一动态电流值为所述最大动态电流值与所述最小静态电流值的差值。
2.根据权利要求1所述的方法，其特征在于，所述提取待测电路的第一最大延迟路径，包括：
对所述待测电路进行综合后网表时序分析，得到至少一个延迟路径；
计算各个所述延迟路径的延迟时长；
选取延迟时长最大的延迟路径作为所述待测电路的第一最大延迟路径。
3.根据权利要求1所述的方法，其特征在于，预先确定静态测试向量的过程，包括：
对于预设候选静态测试向量集合中的每一个候选静态测试向量，以该候选静态测试向量对所述待测电路进行功耗测试，并获取所述待测电路在该候选静态测试向量下的静态电流值；
选取静态电流值最小的候选静态测试向量作为静态测试向量。
4.根据权利要求1所述的方法，其特征在于，预先基于所述第一最大延迟路径确定动态测试向量的过程，包括：
对于预设动态测试向量集合中的每一个候选动态测试向量，以该候选动态测试向量对所述待测电路进行功耗测试，并获取所述待测电路在该候选动态测试向量下的动态电流值；
计算在该候选动态测试向量下所述第一最大延迟路径和所述待测电路中非最大延迟路径之间的最大频率差值；
选取最大频率差值最大的候选动态测试向量作为动态测试向量。
5.根据权利要求1所述的方法，其特征在于，所述获取所述第一最大工作频率所对应的目标动态电流阈值，包括：
从预先建立的黄金电路特性曲线上获取所述第一最大工作频率所对应的目标动态电流阈值。
6.根据权利要求5所述的方法，其特征在于，预先建立黄金电路特性曲线的过程，包括：
提取所述黄金电路的至少一个第二最大延迟路径；
对于所提取的每一个所述第二最大延迟路径，计算该第二最大延迟路径的第二最大工作频率；
按照该第二最大延迟路径对所述黄金电路进行功耗测试，并根据功耗测试结果计算所述黄金电路的第二动态电流值；
将所述第二动态电流值作为该第二最大延迟路径对应的动态电流阈值；
根据各个所述第二最大延迟路径的第二最大工作频率和动态电流阈值，建立黄金电路特性曲线。
7.一种旁路检测装置，其特征在于，包括：提取计算模块、测试计算模块、获取判断模块、第一确定模块和第二确定模块；
所述提取计算模块，用于提取待测电路的第一最大延迟路径，并计算所述第一最大延迟路径的第一最大工作频率；
所述测试计算模块，用于根据所述第一最大延迟路径对所述待测电路进行功耗测试，并根据功耗测试结果计算所述待测电路的第一动态电流值；
所述获取判断模块，用于获取所述第一最大工作频率所对应的目标动态电流阈值，并判定所述第一动态电流值和所述目标动态电流阈值的电流误差值是否在误差允许范围内；若是，则触发所述第一确定模块；若否，则触发所述第二确定模块；
所述第一确定模块，用于确定所述待测电路中不含硬件木马；
所述第二确定模块，用于确定所述待测电路中含有硬件木马；
其中，所述测试计算模块，具体用于：
以预先确定的静态测试向量对所述待测电路进行功耗测试，得到所述待测电路的最小静态电流值；以预先确定的动态测试向量对所述待测电路进行功耗测试，得到所述待测电路的最大动态电流值，所述动态测试向量是基于所述第一最大延迟路径预先确定的；根据所述最小静态电流值和所述最大动态电流值，计算所述待测电路的第一动态电流值，所述第一动态电流值为所述最大动态电流值与所述最小静态电流值的差值。
8.根据权利要求7所述的装置，其特征在于，用于提取待测电路的第一最大延迟路径的所述提取计算模块，具体用于：
对所述待测电路进行综合后网表时序分析，得到至少一个延迟路径；计算各个所述延迟路径的延迟时长；选取延迟时长最大的延迟路径作为所述待测电路的第一最大延迟路径。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710979580.7A CN109684881B (zh) | 2017-10-19 | 2017-10-19 | 一种旁路检测方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710979580.7A CN109684881B (zh) | 2017-10-19 | 2017-10-19 | 一种旁路检测方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109684881A CN109684881A (zh) | 2019-04-26 |
| CN109684881B true CN109684881B (zh) | 2021-02-12 |
Family
ID=66183600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710979580.7A Active CN109684881B (zh) | 2017-10-19 | 2017-10-19 | 一种旁路检测方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109684881B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110598399B (zh) * | 2019-08-27 | 2023-08-22 | 天津大学 | 基于弱相同路径的硬件木马检测装置和方法 |
| CN112270148A (zh) * | 2020-10-16 | 2021-01-26 | 山东云海国创云计算装备产业创新中心有限公司 | 一种门级网表生成方法及相关装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102118130A (zh) * | 2010-11-18 | 2011-07-06 | 香港应用科技研究院有限公司 | 用于驱动马达桥接电路的不具有静态dc电流的自举式高侧驱动器控制 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103884980B (zh) * | 2014-03-13 | 2017-02-15 | 工业和信息化部电子第五研究所 | 基于电源电流的硬件木马检测方法和系统 |
| CN104764992A (zh) * | 2015-04-14 | 2015-07-08 | 江西科技学院 | 一种基于旁路分析的硬件木马检测方法 |
| IN2015MU01666A (zh) * | 2015-04-24 | 2015-06-05 | Indian Inst Of Technology Indore | |
| CN104951698B (zh) * | 2015-06-24 | 2018-03-02 | 中国电子科技集团公司第五十八研究所 | 能检测不活跃硬件木马的电路安全可测性设计方法及对硬件木马的检测方法 |
| CN106872876B (zh) * | 2017-01-25 | 2019-05-14 | 天津大学 | 基于电磁和延迟的硬件木马侧信道检测方法 |
-
2017
- 2017-10-19 CN CN201710979580.7A patent/CN109684881B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102118130A (zh) * | 2010-11-18 | 2011-07-06 | 香港应用科技研究院有限公司 | 用于驱动马达桥接电路的不具有静态dc电流的自举式高侧驱动器控制 |
Non-Patent Citations (1)
| Title |
|---|
| "基于旁路分析的集成电路芯片硬件木马检测";赵崇征 等;《微电子学与计算机》;20111130;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109684881A (zh) | 2019-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wang et al. | A new diagnosis approach for handling tolerance in analog and mixed-signal circuits by using fuzzy math | |
| Sauer et al. | Small-delay-fault ATPG with waveform accuracy | |
| CN110414277B (zh) | 基于多特征参数的门级硬件木马检测方法 | |
| CN109684881B (zh) | 一种旁路检测方法及装置 | |
| CN103884980A (zh) | 基于电源电流的硬件木马检测方法和系统 | |
| CN110988652A (zh) | 一种回收芯片检测方法及其检测电路 | |
| Pomeranz | Improving the accuracy of defect diagnosis by considering fewer tests | |
| CN108681669A (zh) | 一种基于多参数侧信道分析的硬件木马检测系统及方法 | |
| CN104950247B (zh) | 基于多电源电流的硬件木马检测方法和系统 | |
| CN108333501A (zh) | 硬件木马的旁路检测方法和装置、仿真验证方法和装置 | |
| Jagau | SIMCURRENT-an efficient program for the estimation of the current flow of complex CMOS circuits | |
| CN116245060A (zh) | 数字电路的分析方法、装置、电子设备、存储介质 | |
| Mirkhani et al. | Eagle: A regression model for fault coverage estimation using a simulation based metric | |
| US11455447B2 (en) | Activity coverage assessment of circuit designs under test stimuli | |
| He et al. | Test path selection for capturing delay failures under statistical timing model | |
| KR100728823B1 (ko) | 전력 계통의 전압 안정도 평가 시스템 및 방법 | |
| CN102185603A (zh) | 用于电容触摸的虚拟匹配检测电路及其数字量化方法 | |
| Rabe et al. | New approach in gate-level glitch modelling | |
| Aingaran et al. | Coupling noise analysis for VLSI and ULSI circuits | |
| Vaikuntapu et al. | Golden IC free methodology for hardware trojan detection using symmetric path delays | |
| US20080281574A1 (en) | System and method for glitch analysis in circuits | |
| Min et al. | IDDT testing versus IDDQ testing | |
| US6990420B2 (en) | Method of estimating a local average crosstalk voltage for a variable voltage output resistance model | |
| CN113449422A (zh) | 处理测试数据的方法、装置、设备及存储介质 | |
| Hu et al. | Test Methodology for Defect-based Bridge Faults |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |