CN102118130A

CN102118130A - 用于驱动马达桥接电路的不具有静态dc电流的自举式高侧驱动器控制

Info

Publication number: CN102118130A
Application number: CN2010106150339A
Authority: CN
Inventors: 黎日东; 梁立志; 王俊辉; 陈锦鸿; 邝国权
Original assignee: Hong Kong Applied Science and Technology Research Institute ASTRI
Current assignee: Hong Kong Applied Science and Technology Research Institute ASTRI
Priority date: 2010-11-18
Filing date: 2010-12-30
Publication date: 2011-07-06
Anticipated expiration: 2030-12-30
Also published as: US20120126736A1; US8258852B2; CN102118130B

Abstract

本发明提供一种用于将高侧驱动器晶体管的栅极节点驱动到来自电荷泵的升压电压的马达驱动器电路，其从所述电荷泵汲取极少静态电流或不汲取静态电流。所述栅极节点由p沟道上拉控制晶体管拉到所述升压电压，所述p沟道上拉控制晶体管由p沟道晶体管驱动，所述p沟道晶体管由切断从所述电荷泵到接地的电流的电容器泵浦。当高侧驱动器被断开时，n沟道输出短接晶体管将所述栅极节点短接到输出。耦合电容器针对每一输出转变初始化所述短接晶体管。p沟道输出感测晶体管产生去往第二级的反馈，所述第二级驱动所述耦合电容器。p沟道二极管晶体管和n沟道平衡晶体管控制所述耦合电容器上的电压。

Description

用于驱动马达桥接电路的不具有静态DC电流的自举式高侧驱动器控制

技术领域

本发明涉及电马达驱动器电路，且更明确地说，涉及使用升压电源电压的高侧驱动器电路。

背景技术

某些应用需要具有低接通电阻的驱动器晶体管。可使用具有大的宽度或W/L比的n沟道晶体管来降低接通电阻，这在应用需要高漏电流时尤其有用。功率管理和功率驱动器应用常常需要此类装置。

电马达需要高电流来激励磁体以转动金属转子。在转子转动时，将交流电流（A.C.）施加到马达来快速颠倒磁场方向以推动转子。使用全桥接和半桥接电路来驱动电马达。这些马达桥接电路为需要低接通电阻的应用的实例。

半欧姆或更小的接通电阻为合意的。尽管这对于将马达驱动到接地的低侧n沟道驱动器来说易于实现，但将马达驱动到例如电源电压等高电压的高侧驱动器的问题较大。可针对高侧驱动器使用p沟道晶体管，但与具有较佳电子迁移率的n沟道晶体管相比，较低空穴迁移率致使接通电阻加倍或增至三倍。

当n沟道晶体管用作高侧驱动器时，常常将栅极电压驱动到升压电压。所述升压电压可使用电荷泵从电源电压产生。升压电压高于电源电压。振荡器可驱动位于电荷泵中的两个二极管之间的电容器以产生升压电压，如此项技术中众所周知的。

遗憾的是，电荷泵供应动态电流以维持升压电压。而且，当使例如高侧驱动器晶体管等栅极充电和放电时，存在来自升压电压节点的动态漏电流。控制高侧驱动器晶体管的前驱动器和其它电路还可在其由升压电压而非电源电压供能时从电荷泵汲取静态电流和动态电流两者。需要大电荷泵电容器来供应电流。因此，所述电荷泵电容器无法集成于芯片上。

需要的是一种降低来自电荷泵的电流汲取的马达驱动器电路。需要一种高侧驱动器电路，其具有来自升压电源的降低的电流汲取和功率消耗。需要减少电荷泵电容以供集成于芯片上。较有效使用自举式电源的马达驱动器电路为合意的。需要一种集成式马达驱动器电路。

发明内容

一种高侧驱动器电路，其包含：

电源节点，其具有电源电压；

电荷泵节点，其具有电荷泵电压，其中所述电荷泵电压高于所述电源电压；

第一级，其接收脉动输入且产生第一高脉冲节点上的第一高脉冲和第二高脉冲节点上的第二高脉冲，所述第一高脉冲在所述电源电压与小于所述电源电压的第一电压之间脉动，所述第二高脉冲在所述电源电压与小于所述电源电压且小于所述第一电压的第二电压之间脉动；

第二级，其接收所述第一高脉冲和所述第二高脉冲，用于产生第三脉动节点和第四脉动节点；

其中所述第一级和所述第二级由所述电源电压供电且不连接到所述电荷泵节点；

高侧驱动器晶体管，其由栅极节点控制且将电流从所述电源节点驱动到输出；

上拉控制晶体管，其接收上拉控制节点，所述上拉控制节点控制从所述电荷泵节点到所述栅极节点的电流；

输出短接晶体管，其由耦合节点控制，用于当所述高侧驱动器晶体管断开时将所述栅极节点连接到所述输出；

耦合电容器，其耦合在所述第三脉动节点与所述耦合节点之间；

输出感测晶体管，其耦合到所述输出且产生感测电流；

产生晶体管，其接收所述感测电流且产生去往所述第二级的反馈信号；

吸收晶体管，其在栅极上接收所述反馈信号且响应于所述反馈信号而耦合到来自所述第四脉动节点的吸收电流；

平衡晶体管，其用于当所述第二级感测到所述第一高脉冲接近所述电源电压时将所述第三脉动节点连接到所述第四脉动节点；以及

电容器输出短接晶体管，其用于响应于栅极连接到所述第三脉动节点而将所述耦合节点连接到所述输出。

附图说明

图1为马达驱动器电路的框图。

图2为用于图1的马达电路的控制信号的波形图。

图3突出显示使用电荷泵电压驱动高侧驱动器晶体管的高侧驱动器电路。

图4为高侧驱动器电路的第一级的示意图。

图5展示高侧驱动器电路的第二级。

图6展示高侧驱动器电路的第三级。

图7为图4到图6的高侧驱动器晶体管电路的操作的波形图。

图8为高侧驱动器电路的第三级的替代实施例。

具体实施方式

本发明涉及马达驱动器电路的改进。呈现以下描述以使得所属领域的技术人员能够制作并使用如在特定应用及其要求的上下文中提供的本发明。所属领域的技术人员将明了对优选实施例的各种修改，且本文所界定的一般原理可应用于其它实施例。因此，本发明不希望限于所展示和描述的特定实施例，而是应被赋予与本文所揭示的原理和新颖特征一致的最广范围。

图1为马达驱动器电路的框图。马达10为具有磁体和线圈绕组的电马达，所述磁体和线圈绕组用交流电流激励以致使转子旋转或引起其它物理移动。节点OUTA和OUTB连接到马达10的端子且携载交流电流。

通过快速接通和断开晶体管150、152、154、156来形成交流电流。在第一阶段期间，接通高侧驱动器晶体管150和低侧驱动器晶体管156两者，同时断开高侧驱动器晶体管154和低侧驱动器晶体管152，因而将OUTA驱动到马达电源VM且将OUTB驱动到接地。接着，在第二阶段期间，断开高侧驱动器晶体管150和低侧驱动器晶体管156两者，同时接通高侧驱动器晶体管154和低侧驱动器晶体管152，因而将OUTB驱动到马达电源VM且将OUTA驱动到接地。快速连续地重复这两个阶段以提供交流电流以转动马达10中的转子。

低侧驱动器电路162可为常规电路，其将信号LSDA驱动到低侧驱动器晶体管152的栅极且将信号LSDB驱动到低侧驱动器晶体管156的栅极。高侧驱动器电路160为专用电路，其将信号HSDA驱动到高侧驱动器晶体管150的栅极且将信号HSDB驱动到高侧驱动器电路154的栅极。图4到图6中所展示的电路可用以驱动HSDA，同时例如图4到图6中所展示的另一电路可用以驱动HSDB。

在低侧驱动器电路162在接地与电源VDD之间驱动LSDA和LSDB的同时，高侧驱动器电路160将HSDA和HSDB驱动到高电压，所述高电压为高于VDD的升压电压VCP。电荷泵电压VCP被施加到高侧驱动器电路160。代替将高侧驱动器晶体管150、154的栅极驱动到接地，高侧驱动器电路160可使其栅极分别短接到OUTA、OUTB以断开高侧驱动器晶体管150、154。

图2为图1的马达电路的控制信号的波形图。输入信号具有针对图1的马达10中的转子的所要速度而选择的周期。此输入信号IN可在VDD与接地之间切换，且施加到高侧驱动器电路160和低侧驱动器电路162。例如延迟、滤波器或逻辑块等一些信号整形可添加到对高侧驱动器电路160和低侧驱动器电路162的单独IN输入以调整对每一电路的IN以防止HSDA与LSDA重叠以及HSDB与LSDB重叠。HSDA与LSDA重叠是不合意的，因为假如晶体管150、152同时接通的话，大电流可从VM穿过晶体管150、152到接地。

高侧驱动器电路160在IN为高时将HSDA驱动为高且将HSDB驱动为低，但在IN为低时将HSDA驱动为低且将HSDB驱动为高。高电压为来自电荷泵的升压电压、VCP或衍生物。施加到晶体管150、154的栅极的低电压实际上为栅极-源极短路，使得将OUTA施加到晶体管150的栅极（HSDA）且将OUTB施加到晶体管154的栅极（HSDB）来代替固定低电压。使栅极与源极短接断开了n沟道晶体管。随着晶体管152、156将OUTA、OUTB信号驱动为低，OUTA、OUTB从先前高电压朝向接地减小。

低侧驱动器电路162在IN为低时将LSDA驱动为高且将LSDB驱动为低，但在IN为高时将LSDA驱动为低且将LSDB驱动为高。在接地与VDD之间驱动LSDA、LSDB。

图3突出显示使用电荷泵电压驱动高侧驱动器晶体管的高侧驱动器电路。当LSDA为高时，去往马达10（图1）的OUTA由n沟道低侧驱动器晶体管152驱动为低。当HSDA为高时，高侧驱动器晶体管150将OUTA驱动为马达电源VM。

当HSDA为高时，开关182闭合且开关186断开，从而允许电流源184将电流从升压电压VCP驱动到高侧驱动器晶体管150的栅极。当HSDA为低时，开关182断开且开关186闭合，从而短接高侧驱动器晶体管150的栅极与源极。

代替将升压电压VCP供应到高侧驱动器电路180，将马达电源VM作为电源施加到高侧驱动器晶体管180。因此，电荷泵不将电源电流提供给高侧驱动器电路180。从电荷泵汲取的静态电流和动态电流得以显著减少。电荷泵仅供应电流来对高侧驱动器晶体管150的栅极充电且用于控制开关182。

图1的高侧驱动器电路160包括两组高侧驱动器电路180、开关182、186和电流源184。图3为既定展示操作原理而非实际组件的概念图。

图4为高侧驱动器电路的第一级的示意图。当高侧驱动器晶体管应接通时，输入信号IN为高，且当高侧驱动器晶体管应断开时，输入信号IN为低。第一级200的用途是产生控制信号C1、C2及其补码C1B、C2B，其被施加到稍后级。第一级200使用马达电源电压VM，使得不从电荷泵汲取电力，假如针对第一级电源使用升压电压VCP而非常规方法中的VM，那么可能会发生从电荷泵汲取电力。

当IN为高时，反相器20将低驱动到n沟道差动晶体管28的栅极上，从而将其断开且阻断电流流动通过p沟道晶体管22、24、26到达电流宿14。

n沟道差动晶体管38的栅极上的高IN将其接通，从而允许电流流动通过p沟道晶体管32、34、36到达电流宿14。p沟道晶体管34使其栅极与漏极连接在一起，所以随着电流流动通过此饱和装置，栅极和漏极电压C1B为比Vm低的栅极-源极电压（VGS）或VM-VGS。

同样，p沟道晶体管36使其栅极与漏极连接在一起，所以随着电流流动，其栅极和漏极电压C2B为比C1B低至少一个另外VGS或VM-2VGS。注意，阈值归因于体效应而增大，且晶体管可具有高于阈值电压的栅极-源极电压，且p沟道阈值与n沟道阈值常常不同，且VGS可针对不同晶体管和不同操作条件而变化，所以VGS的使用为对于理解电路的操作有用的粗略近似。如本文中使用，VGS并不打算为精确数字，而是辅助于理解。

C2B上的较低电压（VM-2VGS）被施加到p沟道晶体管24的栅极，从而将其接通且在左侧将节点C1上拉到VM。由于n沟道差动晶体管28断开，所以也可将节点C2拉高到VM。因此，当IN=1时，C1=C2=VM，C1B=VM-VGS且C2B=VM-2VGS。

当IN为低时，n沟道差动晶体管28接通且n沟道差动晶体管38断开，从而阻止电流流动通过p沟道晶体管32、34、36。C1B和C2B由p沟道晶体管32上拉到VM。流动通过以二极管布置使其栅极与漏极系接在一起的p沟道晶体管22、26的电流使电压降低两个VGS，使得当IN=0时，C1B=C2B=VM，C1=VM-VGS且C2=VM-2VGS。

因此，C1和C1B在VM高与VM-VGS低之间摆动。C2和C2B在VM高与VM-2VGS低之间摆动。C1和C2跟随IN，而C1B、C2B相对于IN反相。

图5展示高侧驱动器电路的第二级。第二级210接收由图4的第一级200产生的控制信号C1、C2、C1B、C2B。第二级210产生去往第三级的信号C3、C4，且接收来自第三级的信号CB。

当IN为高时，第一串联装置（在其栅极上接收C1B的p沟道晶体管40以及在其栅极上接收C2B的p沟道晶体管42）接通且将高驱动到节点N1。N1上的高可为比C4高一个VGS，且施加到n沟道晶体管44、54、64的栅极并将其接通。n沟道晶体管64接着将C3与C4连接在一起。

当IN为低时，第二串联装置（在其栅极上接收C1的p沟道晶体管50以及在其栅极上接收C2的p沟道晶体管52）接通。接着，节点N2由p沟道晶体管50、52驱动得更高。N2上的高被施加到n沟道晶体管46、56的栅极且将其接通。

同样，当IN为低时，第三串联装置（在其栅极上接收C1的p沟道晶体管60以及在其栅极上接收C2的p沟道晶体管62）也接通。当IN为低时，晶体管64断开。接着，节点C3由p沟道晶体管60、62驱动得更高到达比C4高2 VGS。

当晶体管60、62接通时，p沟道二极管式连接晶体管66、68也被接通。接着，p沟道二极管晶体管66、68将C3维持在比C4高约2VGS。C4被维持在比CB高约VGS。

图6展示高侧驱动器电路的第三级。第三级220接收来自第一级200（图4）的控制信号C2、C1B和来自第二级210（图5）的信号C3、C4。

由p沟道产生晶体管82的栅极与漏极连接产生信号CB，且将信号CB发送到第二级210。随着施加到马达的输出OUT从高（VM）下降到接地，信号CB也下降。p沟道输出感测晶体管78使其栅极与漏极连接在一起。电流宿80吸收来自p沟道产生晶体管82的漏极的电流。晶体管78、82将信号CB维持在比OUT低约2VGS。

高侧驱动器晶体管150为将电流从电源VM驱动到马达的大晶体管。马达连接到节点OUT。高侧驱动器晶体管150的栅极为节点CG，且在IN为高时通过p沟道上拉控制晶体管88用来自电荷泵的升压电压VCP驱动为高。节点CG由n沟道输出短接晶体管86短接到输出OUT，因而当IN为低时断开高侧驱动器晶体管150。

上拉控制信号PUC在VCP与比VCP低约VGS之间驱动以分别断开和接通p沟道上拉控制晶体管88。控制信号C2和C1B在相反方向上脉动。当IN为高时，C2为高（VM）且C1B为低（VM-VGS）。当IN为低时，C2为低（VM-2VGS）且C1B为高（VM）。

电容器116将C2上的2VGS的改变耦合到节点C5。当C2从VM降低到VM-2VGS时，节点C5被拉低（VM-2VGS），且p沟道二极管晶体管106、98接通。C5上的较低电压被施加到p沟道晶体管108的栅极，从而将其接通且将VCP驱动到PUC上。同时，C1B升高到VM。较高的PUC断开p沟道上拉控制晶体管88。VCP-VM的电压存储在电容器118上。

当C2从VM-2VGS升高到VM时，节点C5被拉高到VCP，且p沟道二极管晶体管106、98断开。C5上的较高电压被施加到p沟道晶体管108的栅极，从而将其断开。同时，C1B从VM下降到VM-VGS，从而通过电容器118将较低电压（VCP-VGS=VM-VGS+VCP-VM）耦合到PUC上。较低的PUC接通p沟道上拉控制晶体管88，从而将CG驱动到升压电压VCP且较强地接通高侧驱动器晶体管150。

当IN为低时，n沟道输出短接晶体管86接通。n沟道输出短接晶体管86的栅极为节点CC，其为耦合电容器70的后侧。耦合电容器70的前侧为来自第二级210（图5）的节点C3。当OUT被驱动到接近0 V时，由于晶体管74和76接通而CC为约2VGS，且由于晶体管48、66和68接通而C3为约3VGS。+VGS的电压存储在电容器70中。这确保n沟道输出短接晶体管86在当IN从低转向高时开始下一循环之前被断开。

来自第二级210的节点C4被施加到p沟道初始化晶体管74和n沟道初始化晶体管76的栅极。在新循环的开始处，当IN为0且正切换到1时，OUT接近接地且n沟道输出短接晶体管86仍接通。p沟道初始化晶体管74与n沟道初始化晶体管76两者同时接通。在IN从0转变到1期间，由于晶体管64接通而C3从3VGS改变为VGS，因此CC也通过耦合电容器70降低2VGS到达近似0 V且断开晶体管86。

当IN=1时，由于晶体管64接通而OUT接近VM，C4=VM-VGS且C3=C4。由于短接电容器-输出短接晶体管72接通而CC=VM。因此，-VGS存储于电容器70中。随着IN从0改变为1，C4维持在OUT-VGS且C3即刻被拉到VM。C3处的电压变化为VGS，因此CC由耦合电容器70上拉到VM+VGS。因而，其接通晶体管86以断开晶体管150。

通过由节点CB从p沟道产生晶体管82镜射到p沟道吸收晶体管48而将节点C4驱动为OUT-VGS。归因于通过p沟道输出感测晶体管78的电压降落，p沟道晶体管82、48两者的源极为约OUT-VGS。一旦OUT降到低于2VGS，节点CB便不再维持于OUT-2VGS。举例来说，当OUT接近0 V时，CB仅可下降到0 V且晶体管78和82两者断开。由于CB接近0 V，所以C4为比CB高约VGS。

由电荷泵（使用VCP）驱动的仅有晶体管为p沟道晶体管106、108和p沟道上拉控制晶体管88。通过p沟道晶体管106、108到达接地的电流被电容器116、118阻断，所以这些电流并不是从电荷泵取得的静态电流，而是仅为用于电容器116、118和寄生电容的充电电流。因此，从电荷泵汲取的电流被减到最小。

图7为图4到图6的高侧驱动器晶体管电路的操作的波形图。当IN转变为低时，高侧驱动器晶体管150断开且由于低侧驱动器吸收马达电流而OUT降低。PUC升高以断开p沟道上拉控制晶体管88，从而使栅极节点CG浮动。栅极节点CG（高侧驱动器晶体管150的栅极）由n沟道输出短接晶体管86驱动为低，所述n沟道输出短接晶体管86将节点CC作为其栅极。节点CC最初脉动为高，且接着从约10伏降到3伏，这足以保持n沟道输出短接晶体管86接通。

节点C3从8伏降到5伏，且节点C4从8伏降到2伏。电压为近似的。电容器节点CC在10伏与3伏之间摆动。

当IN转变为高时，PUC降低以接通p沟道上拉控制晶体管88，从而将高侧驱动器晶体管150的栅极节点CG驱动为约15伏的升压电压。由于节点CC最初下降到接地且接着上升到10伏，因此n沟道输出短接晶体管86断开。节点C3下降且接着上升到8伏，且节点C4从2伏上升到8伏。高侧驱动器晶体管150接通且OUT从接地上升到10伏。在此实例中，VM为10伏。

图8为高侧驱动器电路的第三级的替代实施例。在此替代方案中，产生PUC的上拉控制电路经配置为开关。在此替代方案中，从电荷泵汲取约1 mA的小静态偏置电流。

信号C2和C1B在电容器116、118上泵浦以致使p沟道晶体管98、106、108驱动节点C6，如同其在图6中针对节点PUC所做那样。然而，在第三级210（图6）的此替代方案（第三级222）中在节点C6与PUC之间插入额外开关。

在此实施例中，节点PUC在VM与VCP之间摆动。因此，反相器102使用VCP作为电源且使用VM作为较低（接地）电源。

p沟道晶体管114充当上拉晶体管，其中使其源极连接到VCP且漏极连接到节点C7（对反相器102的输入）。p沟道晶体管114的栅极为节点C6，其对应于图6中的PUC。C1B也在电容器120上泵浦以驱动n沟道晶体管112的栅极，所述n沟道晶体管使其漏极连接到作为节点C7的p沟道晶体管114的漏极。n沟道晶体管112的源极为马达电源VM。电容器120的后侧为节点C8。p沟道晶体管122使其栅极由C1B驱动且将节点C8连接到电源VM。

当IN=1时，C2和C1B分别处于VM和VM-VGS。节点C6处于VCP-VGS，因此其接通晶体管114且C7=VCP，PUC=VM且将CG向上充电到VCP以接通晶体管150。晶体管122也被接通，C8=VM，且+VGS存储在电容器120中。当IN=0时，C6=VCP，晶体管114断开，C8处于约VM+VGS以接通晶体管112。接着，C7被拉到VM且PUC被上拉到VCP，因此断开晶体管88。

由p沟道偏置晶体管92的栅极与漏极连接产生偏置电压VBIAS2，所述p沟道偏置晶体管92在其源极处连接到VCP。电流宿94通过p沟道偏置晶体管92汲取小电流。BIAS2被施加到p沟道晶体管96的栅极，所述p沟道晶体管96插入在p沟道上拉控制晶体管88的源极与VCP之间。晶体管96充当电流源，且晶体管88充当正被艰难接通的开关。一旦CG被向上充电到VCP，便不会经由晶体管96从VCP汲取电流且电流源94仅消耗小DC电流。

替代实施例

发明人预期若干其它实施例。可在各种节点处添加额外组件，例如电阻器、电容器、电感器、晶体管等，且还可存在寄生组件。启用和停用所述电路可用额外晶体管或以其它方式实现。可添加传送栅极晶体管或传输栅极以用于隔离。可在一些实施例中移除图5中的晶体管42、52和62。

可添加反相或额外缓冲。晶体管和电容器的最终大小可在电路模拟或现场测试之后选择。金属掩模选项或其它可编程组件可用以选择最终电容器、电阻器或晶体管大小。

可针对一些技术或工艺使用p沟道而非n沟道晶体管（或反之亦然），且可将反相、缓冲器、电容器、电阻器、栅极或其它组件添加到一些节点以用于各种目的或调整设计。第一级和第二级可以多种电路布置来实施。图5中的PMOS晶体管66和68可由NMOS晶体管替换。

可通过添加延迟线或通过控制前沿阻断单元中的延迟来调整时序。也可添加脉冲产生器。可对换第一级200的输出以添加反相。可对换比较器的反相输入和非反相输入且可颠倒输出的极性。

可针对一些组件使用单独的电源和接地。电荷泵可为具有二极管和电容器的标准电荷泵，或可为许多较复杂电荷泵设计中的任一者。可添加各种滤波器。可用低有效信号而非高有效信号来替代。

尽管已描述了正电流，但电流可为负或正，因为在一些情况下可将电子或空穴视为载流子。源电流或宿电流可在指代具有相反极性的载流子时为可互换术语。电流可在相反方向上流动。

电流源或电流宿可为p沟道或n沟道晶体管，其栅极连接到固定偏置电压。固定偏置电压可切换到电源或接地以使电路断电。

电路设计者可选择电阻器、电容器、晶体管和其它组件以具有产生所要参考电压的比。尽管已描述了互补金属氧化物半导体（CMOS）和LDMOS晶体管，但可用其它晶体管技术和变型来替代，且可使用除硅以外的材料，例如砷化镓（GaAs）和其它变型。可使用DMOS、LDMOS和扩散增强型晶体管。代替驱动马达，电路可驱动致动器、LED或其它装置。

本发明背景技术部分可含有关于本发明的问题或环境的背景信息而非描述其它现有技术。因此，在背景技术部分中包括材料并不是申请人承认现有技术。

本文中所描述的任何方法或工艺为机器实施或计算机实施的，且既定由机器、计算机或其它装置执行且不希望在没有此类机器辅助的情况下单独由人类执行。所产生的有形结果可包括在例如计算机监视器、投影装置、音频产生装置和相关媒体装置等显示装置上的报告或其它机器产生的显示，且可包括也为机器产生的硬拷贝打印输出。对其它机器的计算机控制为另一有形结果。

所描述的任何优点和益处可能并不适用于本发明的所有实施例。当在权利要求元件中叙述词“构件”时，申请人希望所述权利要求元件遵守35 USC第112章节第6段。通常，一个或一个以上词的标签出现在词“构件”之前。出现在词“构件”之前的词为既定简化对权利要求元件的参考的标签，而不希望传达结构限制。此类构件加功能权利要求既定不仅涵盖本文中所描述的用于执行功能的结构及其结构等效物，而且涵盖等效结构。举例来说，虽然钉子与螺钉具有不同结构，但其为等效结构，因为其均执行紧固功能。不使用词“构件”的权利要求不希望遵守35 USC第112章节第6段。信号通常为电子信号，但可为例如可经由光纤线路携载的光学信号。

已出于说明和描述的目的呈现了对本发明实施例的先前描述。其不希望为详尽的或将本发明限于所揭示的精确形式。鉴于以上教示，许多修改和变型是可能的。希望本发明的范围不受此详细描述限制，而是由所附权利要求书限制。

Claims

1.一种高侧驱动器电路，其包含：

电源节点，其具有电源电压；

输出感测晶体管，其耦合到所述输出且产生感测电流；

2.根据权利要求1所述的高侧驱动器电路，其进一步包含：

p沟道初始化晶体管和n沟道初始化晶体管，其使沟道串联在所述耦合节点与所述输出节点之间，且使栅极连接到所述第四脉动节点，用于在所述输出从低转变到高之前将所述耦合节点初始化到所述输出，

借此针对所述输出的每一升高转变初始化所述耦合电容器的所述耦合节点。

3.根据权利要求2所述的高侧驱动器电路，其进一步包含：

第一二极管晶体管，其使栅极与漏极连接在一起并连接到二极管中间节点，且使源极连接到所述第三脉动节点；

第二二极管晶体管，其使栅极与漏极连接在一起并连接到所述第四脉动节点，且使源极连接到所述二极管中间节点。

4.根据权利要求3所述的高侧驱动器电路，其进一步包含：

第一串联上部晶体管，其使栅极接收来自所述第一级的所述第一高脉冲，用于将电流从所述电源节点传导到第一串联节点；

第一串联下部晶体管，其使栅极接收来自所述第一级的所述第二高脉冲，用于将电流从所述第一串联节点传导到所述第三脉动节点。

5.根据权利要求4所述的高侧驱动器电路，其中所述吸收晶体管为p沟道晶体管，其使漏极连接到接地并使源极连接到所述第四脉动节点且使栅极接收所述反馈信号；

其中所述输出感测晶体管为p沟道晶体管；

其中所述产生晶体管为p沟道晶体管，其使源极接收所述感测电流且使栅极与漏极连接在一起以产生去往所述第二级的所述反馈信号。

6.根据权利要求5所述的高侧驱动器电路，其中所述电容器输出短接晶体管和所述上拉控制晶体管为p沟道晶体管；

其中所述平衡晶体管为n沟道晶体管。

7.根据权利要求1所述的高侧驱动器电路，其进一步包含：

上拉控制电路，其用于在去往所述上拉控制晶体管的所述上拉控制节点上产生上拉控制信号，所述上拉控制电路包含：

第一电容器，其耦合在所述上拉控制节点与由所述第一级产生的所述第一高脉冲的补码之间；

第一驱动晶体管，其用于响应于驱动栅极节点而将电流从所述电荷泵节点驱动到所述上拉控制节点；

第二电容器，其耦合在所述驱动栅极节点与由所述第一级产生的所述第二高脉冲之间；

第一二极管晶体管，其使栅极与漏极连接到中间节点且使源极耦合到所述电荷泵节点；以及

第二二极管晶体管，其使栅极与漏极连接到所述驱动栅极节点且使源极连接到所述中间节点。

8.根据权利要求1所述的高侧驱动器电路，其进一步包含：

缓冲式上拉控制电路，其用于在去往所述上拉控制晶体管的所述上拉控制节点上产生上拉控制信号，所述缓冲式上拉控制电路包含：

第一电容器，其耦合在第一缓冲节点与由所述第一级产生的所述第一高脉冲的补码之间；

第一驱动晶体管，其用于响应于驱动栅极节点而将电流从所述电荷泵节点驱动到所述第一缓冲节点；

第一二极管晶体管，其使栅极与漏极连接到中间节点且使源极连接到所述电荷泵节点；

第二二极管晶体管，其使栅极与漏极连接到所述驱动栅极节点且使源极连接到所述中间节点；

第一缓冲晶体管，其使源极连接到所述电荷泵节点，使栅极连接到所述第一缓冲节点，且使漏极连接到第二缓冲节点；

第一缓冲泵晶体管，其使源极连接到所述电源节点，使栅极连接到缓冲栅极节点，且使漏极连接到所述第二缓冲节点；

第三电容器，其耦合在所述缓冲栅极节点与由所述第一级产生的所述第一高脉冲的所述补码之间；

缓冲旁路晶体管，其使栅极接收所述第一高脉冲的所述补码，用于将所述电源节点连接到所述缓冲栅极节点；

其中所述第二缓冲节点为所述上拉控制节点的补码，或所述第二缓冲节点驱动高反相器，所述高反相器驱动所述上拉控制节点，其中所述高反相器由所述电荷泵节点供电且使用所述电源节点作为反相器接地。

9.根据权利要求1所述的高侧驱动器电路，其中所述第二级包含：

补码串联上部晶体管，其使栅极接收来自所述第一级的所述第一高脉冲的补码，用于将电流从所述电源节点传导到第一补码串联节点；

补码串联下部晶体管，其使栅极接收来自所述第一级的所述第二高脉冲的补码，用于将电流从所述第一补码串联节点传导到第二补码串联节点；

补码并联n沟道晶体管，其使栅极接收所述第二补码串联节点，用于将电流从所述第二补码串联节点传导到所述第四脉动节点；

补码跨接并联n沟道晶体管，其使栅极接收第二真串联节点，用于将电流从所述第二补码串联节点传导到所述第四脉动节点；

真串联上部晶体管，其使栅极接收来自所述第一级的所述第一高脉冲，用于将电流从所述电源节点传导到第一真串联节点；

真串联下部晶体管，其使栅极接收来自所述第一级的所述第二高脉冲，用于将电流从所述第一真串联节点传导到第二真串联节点；

真并联n沟道晶体管，其使栅极接收所述第二真串联节点，用于将电流从所述第二真串联节点传导到所述第四脉动节点；以及

真跨接并联n沟道晶体管，其使栅极接收所述第二补码串联节点，用于将电流从所述第二真串联节点传导到所述第四脉动节点。

10.根据权利要求9所述的高侧驱动器电路，其中所述第一级包含：

真差动n沟道晶体管，其使栅极接收所述脉动输入的反量，使漏极连接到所述第二高脉冲节点，且使源极连接到尾部节点；

真下部二极管p沟道晶体管，其使栅极与漏极连接到所述第二高脉冲节点，且使源极连接到所述第一高脉冲节点；

真上部二极管p沟道晶体管，其使栅极与漏极连接到携载所述第一高脉冲的第一高脉冲节点，且使源极连接到所述电源节点；

真跨接p沟道晶体管，其使栅极连接到携载所述第二高脉冲的补码的第二补码节点，使漏极连接到第一高脉冲节点，且使源极连接到所述电源节点；

补码差动n沟道晶体管，其使栅极接收所述脉动输入，使漏极连接到所述第二补码节点，且使源极连接到所述尾部节点；

补码下部二极管p沟道晶体管，其使栅极与漏极连接到所述第二补码节点，且使源极连接到携载所述第一高脉冲的补码的第一补码节点；

补码上部二极管p沟道晶体管，其使栅极与漏极连接到所述第二补码节点，且使源极连接到所述电源节点；

补码跨接p沟道晶体管，其使栅极连接到所述第二高脉冲节点，使漏极连接到所述第二补码节点，且使源极连接到所述电源节点。

11.根据权利要求1所述的高侧驱动器电路，其中所述输出经连接以对电马达供电；

其中所述电源节点为至少10伏的马达电源节点。

12.根据权利要求1所述的高侧驱动器电路，其中所述高侧驱动器电路经集成到单个单片衬底上。

13.一种驱动器集成电路（IC），其在单个衬底上包含：

高侧驱动器晶体管构件，其用于响应于栅极节点而在电源与输出之间驱动大电流；

上拉控制晶体管构件，其用于响应于栅极上的上拉控制节点而在电荷泵节点与所述栅极节点之间传导电流；

输出短接晶体管构件，其用于响应于补偿节点而在所述栅极节点与所述输出之间传导电流；

耦合电容器构件，其用于电容性地将第三节点耦合到所述补偿节点；

电容器输出短接晶体管构件，其用于响应于所述第三节点而在所述补偿节点与所述输出之间传导电流；

p沟道初始化晶体管构件，其用于响应于第四节点而在所述补偿节点与中间初始化节点之间传导电流；

n沟道初始化晶体管构件，其用于响应于所述第四节点而在所述中间初始化节点与所述输出之间传导电流；

输出感测晶体管构件，其用于在所述输出与中间感测节点之间传导电流；

反馈产生晶体管构件，其用于在所述中间感测节点与反馈节点之间传导电流，所述反馈产生晶体管构件使栅极连接到所述反馈节点；

第一级构件，其用于响应于正在脉动的输入而在第一脉冲节点上、在第二脉冲节点上、在第一补码脉冲节点上且在第二补码脉冲节点上产生脉冲；

第二级构件，其接收来自所述第一级构件的所述第一脉冲节点、所述第二脉冲节点、所述第一补码脉冲节点和所述第二补码脉冲节点，用于在所述第三节点上且在所述第四节点上产生信号；以及

p沟道吸收晶体管构件，其用于响应于所述反馈节点而在所述第四节点与接地之间传导电流。

14.根据权利要求13所述的驱动器IC，其进一步包含：

n沟道平衡晶体管构件，其用于响应于由所述第二级构件产生的真中间信号而在所述第三节点与所述第四节点之间传导电流。

15.根据权利要求14所述的驱动器IC，其进一步包含：

第一p沟道二极管晶体管构件，其用于将电流从所述第三节点传导到二极管中间节点；以及

第二p沟道二极管晶体管构件，其用于将电流从所述二极管中间节点传导到所述第四节点。

16.根据权利要求13所述的驱动器IC，其进一步包含：

上拉控制构件，其用于在所述上拉控制节点上产生上拉控制信号，所述上拉控制节点构件包含：

第一电容器构件，其用于使用所述第一补码脉冲节点上的脉冲来泵浦所述上拉控制节点；

第一p沟道电荷泵晶体管构件，其用于响应于第五节点而将电流从所述电荷泵节点传导到所述上拉控制节点；

第一p沟道电荷泵二极管晶体管构件，其用于响应于第六节点而将电流从所述电荷泵节点传导到所述第六节点；

第二p沟道电荷泵晶体管构件，其用于响应于所述第五节点而将电流从所述第六节点传导到所述第五节点；以及

第二电容器构件，其用于使用所述第二脉冲节点上的脉冲来泵浦所述第五节点。

17.一种高侧驱动器，其包含：

高侧驱动器晶体管，其具有位于电源与输出之间的传导沟道且使栅极连接到栅极节点；

p沟道上拉控制晶体管，其具有位于升压电源与所述栅极节点之间的传导沟道且使栅极连接到上拉控制节点；

其中所述升压电源具有高于所述电源的电源电压的电压；

n沟道输出短接晶体管，其具有位于所述栅极节点与所述输出之间的传导沟道且使栅极连接到耦合节点；

耦合电容器，其位于所述耦合节点与第三节点之间；

p沟道电容器输出短接晶体管，其具有位于所述耦合节点与所述输出之间的传导沟道且使栅极连接到所述第三节点；

p沟道初始化晶体管，其具有位于所述耦合节点与中间初始化节点之间的传导沟道且使栅极连接到第四节点；

n沟道初始化晶体管，其具有位于所述中间初始化节点与所述输出之间的传导沟道且使栅极连接到所述第四节点；

p沟道输出感测晶体管，其具有位于所述输出与中间感测节点之间的传导沟道且使栅极连接到所述中间感测节点；

p沟道产生晶体管，其具有位于所述中间感测节点与反馈节点之间的传导沟道且使栅极连接到所述反馈节点；

p沟道吸收晶体管，其具有位于所述第四节点与接地之间的传导沟道且使栅极连接到所述反馈节点；

第一级，其接收输入且响应于正在脉动的所述输入而在第一脉冲节点上、在第二脉冲节点上、在第一补码脉冲节点上且在第二补码脉冲节点上产生脉冲；以及

第二级，其接收来自所述第一级的所述第一脉冲节点、所述第二脉冲节点、所述第一补码脉冲节点和所述第二补码脉冲节点，且在所述第三节点上且在所述第四节点上产生信号，

借此针对所述第一级以及针对所述第二级从所述电源而非从所述升压电源汲取电流。

18.根据权利要求17所述的高侧驱动器，其进一步包含：

n沟道平衡晶体管，其具有位于所述第三节点与所述第四节点之间的传导沟道且使栅极连接到所述第二级中的补码第二节点；

第一p沟道二极管晶体管，其具有位于所述第三节点与中间二极管节点之间的传导沟道且使栅极连接到所述中间二极管节点；

第二p沟道二极管晶体管，其具有位于所述中间二极管节点与所述第四节点之间的传导沟道且使栅极连接到所述第四节点；

第一p沟道源晶体管，其具有位于所述电源与中间源节点之间的传导沟道且使栅极连接到来自所述第一级的所述第一补码脉冲节点；以及

第二p沟道源晶体管，其具有位于所述中间源节点与所述第三节点之间的传导沟道且使栅极连接到来自所述第一级的所述第二补码脉冲节点。

19.根据权利要求18所述的高侧驱动器，其进一步包含：

第一电容器，其耦合在所述上拉控制节点与所述第一补码脉冲节点之间；

第一p沟道电荷泵晶体管，其具有位于所述升压电源与所述上拉控制节点之间的传导沟道且使栅极连接到第五节点；

第一p沟道电荷泵二极管晶体管，其具有位于所述升压电源与第六节点之间的传导沟道且使栅极连接到所述第六节点；

第二p沟道电荷泵晶体管，其具有位于所述第六节点与所述第五节点之间的传导沟道且使栅极连接到所述第五节点；以及

第二电容器，其耦合在所述第五节点与所述第二脉冲节点之间。

20.根据权利要求19所述的高侧驱动器，其中所述第二级包含：

p沟道补码串联上部晶体管，其使栅极接收来自所述第一级的所述第一补码脉冲节点，用于将电流从所述电源传导到第一补码串联节点；

p沟道补码串联下部晶体管，其使栅极接收来自所述第一级的所述第二补码脉冲节点，用于将电流从所述第一补码串联节点传导到第二补码串联节点；

补码并联n沟道晶体管，其使栅极接收所述第二补码串联节点，用于将电流从所述第二补码串联节点传导到所述第四节点；

补码跨接并联n沟道晶体管，其使栅极接收第二真串联节点，用于将电流从所述第二补码串联节点传导到所述第四节点；

p沟道真串联上部晶体管，其使栅极接收来自所述第一级的所述第一脉冲节点，用于将电流从所述电源传导到第一真串联节点；

p沟道真串联下部晶体管，其使栅极接收来自所述第一级的所述第二脉冲节点，用于将电流从所述第一真串联节点传导到第二真串联节点；

真并联n沟道晶体管，其使栅极接收所述第二真串联节点，用于将电流从所述第二真串联节点传导到所述第四节点；以及

真跨接并联n沟道晶体管，其使栅极接收所述第二补码串联节点，用于将电流从所述第二真串联节点传导到所述第四节点。