CN103439644B - 一种SRAM-based FPGA退化测试系统 - Google Patents
一种SRAM-based FPGA退化测试系统 Download PDFInfo
- Publication number
- CN103439644B CN103439644B CN201310351573.4A CN201310351573A CN103439644B CN 103439644 B CN103439644 B CN 103439644B CN 201310351573 A CN201310351573 A CN 201310351573A CN 103439644 B CN103439644 B CN 103439644B
- Authority
- CN
- China
- Prior art keywords
- signal
- fpga
- voltage
- tested
- subcontrol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一种SRAM-based FPGA退化测试系统，属于电力电子技术领域。为了解决现有用于检测NBTI退化效应使FPGA产生延时量的测量系统测量精度低且进一步解决了无法同时测量多种应力的问题，本发明包括示波器、控制器、程控双路电源、辅助控制器FPGA、恒温箱、A/D转换器、被测FPGA和晶振；控制器控制辅助控制器FPGA，且辅助控制器FPGA输出的信号应力、辅助控制器FPGA通过程控双路电源输出的电压应力和通过恒温箱输出的温度应力同时施加给被测FPGA，示波器用于接收被测FPGA输出的信号。本发明主要应用在检测NBTI退化效应领域。
Description
技术领域
本发明属于电力电子技术领域。
背景技术
现场可编程门阵列（Field Programmable Gate Array，FPGA）具有可重复配置、逻辑资源丰富等优点，广泛地应用于航空、航天、医疗电子等军用民用领域。随着近年来集成电路加工技术的提升，FPGA的规模和集成度也逐步加大，其物理尺寸不断缩小，性能不断提升。然而，与此同时，FPGA的可靠性问题也面临着更大的挑战，很多集成电路退化效应对FPGA芯片全寿命周期内可靠性的影响日益突出。在几类典型的退化效应中，负偏置温度不稳定度效应已经成为FPGA等集成芯片面临的首要退化问题，对芯片输出信号的延迟特性、幅度特性都会造成影响。NBTI效应是影响MOS器件可靠性的重要因素。在过去的几十年中，由于器件尺寸相对较大和工艺上的不断进步，NBTI效应对器件可靠性的影响并未得到足够的重视。随着VLSI技术向超深亚微米的迅速发展，器件沟道长度L和栅氧厚度tox的不断缩小，在对超深亚微米器件可靠性的影响中，由NBTI导致的PMOSFET退化成为影响器件寿命的主要因素。
可靠性的定义是电路和元器件在规定的条件和规定的时间内，完成规定功能的能力。从集成电路的诞生开始，可靠性的研究测试就成为集成电路设计、制程研究开发和产品生产中的一个重要部分。加强集成电路的可靠性分析、评估和改进已经成为集成电路发展的重要课题。在电路设计、结构设计和版图布局、材料选择、工艺流程和参数选择、工艺过程控制、设计验证与过程评价、产品的可靠性实验评价与筛选等环节引入适当的可靠性技术，使产品的可靠性水平得到保证和提高。目前集成电路的可靠性研究已经得到了广泛的关注，研究者对器件和电路的失效模型和退化机理进行了深入的研究，不断地在理论和实践上面提出改善的方法。NBTI效应是指在对PMOSFET施加负栅压引起的一系列电学参数退化。它发生在界面区域，其过程可以被认为是发生在Si-SiO2界面处的电化学反应。研究表明，NBTI主要是由于界面区域中的氢离子在温度和电压应力作用下发生扩散，在沟道里产生正离子（即界面陷阱）。随着晶体管处于偏置期的时间不断增加，沟道中的正离子数目呈指数级增长，造成晶体管的驱动电流减小、阈值电压增大等现象。
NBTI(Negative Bias Temperature Instability)效应发生在PMOS器件中，当器件的栅极处于负偏压下时，器件的饱和漏极电流Idsat和跨导Gm不断减小、阈值电压绝对值不断增大。这种导致器件性能衰退的NBTI效应，会随着栅极上的偏置电压的增加和温度的升高而更加显着。
目前，FPGA按逻辑单元烧写方式的不同主要可以分为三种类型，SRAM-based FPGA，Flash-based FPGA以及反熔丝FPGA。其中，SRAM-based FPGA应用范围最为广泛。
目前，对集成电路退化研究发展主要分为两个方向：一是深入底层，对构成大规模集成电路的基本单元——晶体管的退化进行研究；二是将晶体管模型应用于实际电路中以对电路的整体退化情况进行分析和预测，而现有用于检测NBTI退化效应使FPGA产生延时量的测量系统测量精度低且不能同时测量多种应力。
发明内容
本发明是为了解决现有用于检测NBTI退化效应使FPGA产生延时量的测量系统测量精度低且进一步解决了无法同时测量多种应力的问题，提供了一种SRAM-based FPGA退化测试系统。
一种SRAM-based FPGA退化测试系统，它包括示波器，它还包括控制器、程控双路电源、辅助控制器FPGA、恒温箱、A/D转换器、被测FPGA和晶振；所述的被测FPGA放置在恒温箱内，所述的控制器的控制信号输出端与辅助控制器FPGA的控制信号输入端连接，所述的辅助控制器FPGA的电压控制信号输出端与程控双路电源的信号输入端连接，所述的程控双路电源的电压信号输出端分别与A/D转换器的模拟信号输入端和被测FPGA的电压信号输入端连接，所述的A/D转换器的数字信号输出端与辅助控制器FPGA的数据信号输入端连接，所述的辅助控制器FPGA的温度控制信号输出端与恒温箱的温度控制信号输入端连接，所述的辅助控制器FPGA的逻辑信号输出端分别与被测FPGA的多个逻辑单元的开关信号输入端连接，所述的辅助控制器FPGA的信号应力输出端与被测FPGA的电平信号输入端连接，所述的被测FPGA的电压原始信号输出端与示波器的电压原始信号输入端连接，所述的被测FPGA的电压退化信号输出端与示波器的电压退化信号输入端连接，所述的晶振用于给辅助控制器FPGA和被测FPGA提供基准频率信号。
所述的被测FPGA的电压原始信号输出端和电压退化信号输出端均采用同轴电缆分别与示波器的电压原始信号输入端和电压退化信号输入端连接，且晶振采用频率为100MHz、误差低于百万分之一的晶振实现。
所述的辅助控制器FPGA采用Altera公司的SRAM-based FPGA。
所述的A/D转换器采用AD7864。
所述的被测FPGA的电压退化信号输出端为SMA射频端口且输出的信号为方波。
所述辅助控制器FPGA对信号的处理过程为，当辅助控制器FPGA在数据传送周期内接收到来自控制器的一个数据包时，首先将该数据包中数据按顺序存入寄存器，寄存器接收的一个数据包中相应数据分别对应着电压应力参数、温度应力参数、信号应力参数和切换模式参数，待数据传送周期结束，将电源应力参数、温度应力参数、信号应力参数以及切换模式参数分别发送至程控双路电源的信号输入端、恒温箱的温度控制信号输入端、被测FPGA的电平信号输入端和被测FPGA的逻辑单元的开关信号输入端；所述的电压应力参数对应程控双路电源的电压信号输出端输出的电压值，所述温度应力参数对应恒温箱的温度值，所述的信号应力参数对应被测FPGA的电平信号输入端输入的电平值，所述切换模式参数对应被测FPGA的逻辑单元的开关信号值。
所述电压应力参数是根据被测FPGA的额定工作电压获得的电压信号，该电压信号一般选择大于额定工作电压1.2V且小于1.8倍的额定工作电压的电压信号；
温度应力参数根据被测FPGA的额定工作温度获得的温度信号，该温度信号一般选择大于额定工作温度50℃且小于3倍的额定工作温度的温度信号；
信号应力参数用于控制被测FPGA的电平信号输入端输入的电平值；
切换模式参数用于控制被测FPGA的多个逻辑单元的开关信号值。
所述逻辑单元为门电路组成的环形结构，且当多个逻辑单元为环形结构时，被测FPGA对信号的处理过程为，当被测FPGA接收到信号时，切换模式的信号为低电平，环状结构中的一个门锁死，环状结构的逻辑单元未振荡，当被测FPGA接收的信号消失，切换模式的信号为高电平，锁死的那个门打开，环状结构的逻辑单元开始振荡，且振荡信号输出至示波器的电压退化信号输入端，所述的振荡信号为被测FPGA的电压退化信号输出端输出的信号。
所述的逻辑单元为由门电路组成的两条路径，且由门电路组成的两条路径中其中一条路径通过多个缓冲器，由门电路组成的两条路径用于对分别从两条路径输出的同一信号进行对比获得延时，
当多个逻辑单元为由门电路组成的两条路径时，被测FPGA对信号的处理过程为，当被测FPGA接收到信号时，切换模式的信号为低电平，一个门锁死，所述的电路组成的两条路径均无信号输入及输出，当被测FPGA接收的信号消失，切换模式的信号为高电平，锁死的那个门打开，其中，带有多个缓冲器的一条路径输出的信号发送至示波器的电压退化信号输入端，另一条路径输出的信号发送至示波器的电压原始信号输入端，所述的带有多个缓冲器的一条路径输出的信号为被测FPGA的电压退化信号输出端输出的信号，所述的另一条路径输出的信号为被测FPGA的电压原始信号输出端输出的信号。
所述的控制器采用计算机实现。
所述的示波器的测量精度达皮秒级。
所述的被测FPGA的电压原始信号输出端为SMA射频端口。
传统用于检测NBTI效应使FPGA退化产生延时量的测量常用做法是手动调节应力的输入，由于NBTI退化效应存在恢复特性、手动施加应力的同步性不高控制效果差、且一般仪器有系统误差；而本设计信号输出使用SMA射频端口和同轴电缆减小系统带来的信号延时与衰减，且由控制器控制应力的施加，所以可以保证各种应力几乎同时施加与撤销，从而减小系统误差，由控制器程控输入的各项参数也极为准确，最后使用高精度可达皮秒级的示波器直接观测。与传统方式比起来精度有很大提升。本发明带来的有益效果是，本发明所述的一种SRAM-based FPGA退化测试系统通过过计算机对控制信号进行控制，控制精度比手动控制输出的信号精度高，且被测FPGA内部的多个逻辑单元的内部结构改变且多个逻辑单元可同时工作，使得本发明所述的一种SRAM-based FPGA退化测试系统的测量精度比现有测量系统的测量精度提高了50%以上，且可同时测量三种应力信号。
附图说明
图1为本发明所述的一种SRAM-based FPGA退化测试系统的电气原理示意图。
具体实施方式
具体实施方式一：参见图1说明本实施方式，本实施方式所述的一种SRAM-basedFPGA退化测试系统，它包括示波器7，它还包括控制器1、程控双路电源2、辅助控制器FPGA3、恒温箱4、A/D转换器5、被测FPGA6和晶振8；所述的被测FPGA6放置在恒温箱4内，所述的控制器1的控制信号输出端与辅助控制器FPGA3的控制信号输入端连接，所述的辅助控制器FPGA3的电压控制信号输出端与程控双路电源2的信号输入端连接，所述的程控双路电源2的电压信号输出端分别与A/D转换器5的模拟信号输入端和被测FPGA6的电压信号输入端连接，所述的A/D转换器5的数字信号输出端与辅助控制器FPGA3的数据信号输入端连接，所述的辅助控制器FPGA3的温度控制信号输出端与恒温箱4的温度控制信号输入端连接，所述的辅助控制器FPGA3的逻辑信号输出端分别与被测FPGA6的多个逻辑单元的开关信号输入端连接，所述的辅助控制器FPGA3的信号应力输出端与被测FPGA6的电平信号输入端连接，所述的被测FPGA6的电压原始信号输出端与示波器7的电压原始信号输入端连接，所述的被测FPGA6的电压退化信号输出端与示波器7的电压退化信号输入端连接，所述的晶振8用于给辅助控制器FPGA3和被测FPGA6提供基准频率信号。
本实施方式中，程控双路电源2输出给被测FPGA6的电压信号即为施加给被测FPGA6的电压应力。
所述的辅助控制器FPGA3的信号应力输出端输出给被测FPGA6的即为信号应力。
所述的辅助控制器FPGA3控制恒温箱4的温度，进而为被测FPGA6提供温度应力。
本实施方式是同时给被测FPGA6提供三种应力信号，使其在三种应力的作用下进行加速退化。
本实施方式中，所述的被测FPGA6的电压原始信号输出端采用同轴电缆与示波器7的电压原始信号输入端连接，所述的被测FPGA6的电压退化信号输出端采用同轴电缆与示波器7的电压退化信号输入端连接，且晶振8采用频率为100MHz、误差低于百万分之一的晶振实现。
具体实施方式二：参见图1说明本实施方式，本实施方式与具体实施方式一所述的一种SRAM-based FPGA退化测试系统的区别在于，所述的辅助控制器FPGA3采用Altera公司的SRAM-based FPGA。
具体实施方式三：参见图1说明本实施方式，本实施方式与具体实施方式一所述的一种SRAM-based FPGA退化测试系统的区别在于，所述的A/D转换器5采用AD7864。
具体实施方式四：参见图1说明本实施方式，本实施方式与具体实施方式一所述的一种SRAM-based FPGA退化测试系统的区别在于，所述的被测FPGA6的电压退化信号输出端为SMA射频端口且输出的信号为方波。
具体实施方式五：参见图1说明本实施方式，本实施方式与具体实施方式一至四之一所述的一种SRAM-based FPGA退化测试系统的区别在于，所述辅助控制器FPGA3对信号的处理过程为，当辅助控制器FPGA3在数据传送周期内接收到来自控制器1的一个数据包时，首先将该数据包中数据按顺序存入寄存器，寄存器接收的一个数据包中相应数据分别对应着电压应力参数、温度应力参数、信号应力参数和切换模式参数，待数据传送周期结束，将电源应力参数、温度应力参数、信号应力参数以及切换模式参数分别发送至程控双路电源2的信号输入端、恒温箱4的温度控制信号输入端、被测FPGA6的电平信号输入端和被测FPGA6的逻辑单元的开关信号输入端；所述的电压应力参数对应程控双路电源2的电压信号输出端输出的电压值，所述温度应力参数对应恒温箱4的温度值，所述的信号应力参数对应被测FPGA6的电平信号输入端输入的电平值，所述切换模式参数对应被测FPGA6的逻辑单元的开关信号值。
本实施方式中，所述电压应力参数是根据被测FPGA6的额定工作电压获得的电压信号，该电压信号一般选择大于额定工作电压1.2V且小于1.8倍的额定工作电压的电压信号；
温度应力参数根据被测FPGA6的额定工作温度获得的温度信号，该温度信号一般选择大于额定工作温度50℃且小于3倍的额定工作温度的温度信号；
信号应力参数用于控制被测FPGA6的电平信号输入端输入的电平值；
切换模式参数用于控制被测FPGA6的逻辑单元的开关信号值，当开关信号值有效，则被测FPGA6的逻辑单元的工作状态为应力加速退化的状态，当开关信号值无效，则被测FPGA6的逻辑单元的工作状态为撤销应力测试输出状态。
具体实施方式六：参见图1说明本实施方式，本实施方式与具体实施方式一至四之一所述的一种SRAM-based FPGA退化测试系统的区别在于，所述逻辑单元为门电路组成的环形结构，且当多个逻辑单元为环形结构时，被测FPGA6对信号的处理过程为，当被测FPGA6接收到信号时，切换模式的信号为低电平，环状结构中的一个门锁死，环状结构的逻辑单元未振荡，当被测FPGA6接收的信号消失，切换模式的信号为高电平，锁死的那个门打开，环状结构的逻辑单元开始振荡，且振荡信号输出至示波器7的电压退化信号输入端，所述的振荡信号为被测FPGA6的电压退化信号输出端输出的信号。
具体实施方式七：参见图1说明本实施方式，本实施方式与具体实施方式一至四之一所述的一种SRAM-based FPGA退化测试系统的区别在于，所述的逻辑单元为由门电路组成的两条路径，且由门电路组成的两条路径中其中一条路径通过多个缓冲器，由门电路组成的两条路径用于对分别从两条路径输出的同一信号进行对比获得延时，
当多个逻辑单元为由门电路组成的两条路径时，被测FPGA6对信号的处理过程为，当被测FPGA6接收到信号时，切换模式的信号为低电平，一个门锁死，所述的电路组成的两条路径均无信号输入及输出，当被测FPGA6接收的信号消失，切换模式的信号为高电平，锁死的那个门打开，其中，带有多个缓冲器的一条路径输出的信号发送至示波器7的电压退化信号输入端，另一条路径输出的信号发送至示波器7的电压原始信号输入端，所述的带有多个缓冲器的一条路径输出的信号为被测FPGA6的电压退化信号输出端输出的信号，所述的另一条路径输出的信号为被测FPGA6的电压原始信号输出端输出的信号。
具体实施方式八：参见图1说明本实施方式，本实施方式与具体实施方式一至四之一所述的一种SRAM-based FPGA退化测试系统的区别在于，所述的控制器1采用计算机实现。
具体实施方式九：参见图1说明本实施方式，本实施方式与具体实施方式一至四之一所述的一种SRAM-based FPGA退化测试系统的区别在于，所述的示波器7的测量精度达皮秒级。
具体实施方式十：参见图1说明本实施方式，本实施方式与具体实施方式一至四之一所述的一种SRAM-based FPGA退化测试系统的区别在于，所述的被测FPGA6的电压原始信号输出端为SMA射频端口。
Claims (10)
1.一种SRAM-based FPGA退化测试系统，它包括示波器(7)，其特征在于，它还包括控制器(1)、程控双路电源(2)、辅助控制器FPGA(3)、恒温箱(4)、A/D转换器(5)、被测FPGA(6)和晶振(8)；所述的被测FPGA(6)放置在恒温箱(4)内，所述的控制器(1)的控制信号输出端与辅助控制器FPGA(3)的控制信号输入端连接，所述的辅助控制器FPGA(3)的电压控制信号输出端与程控双路电源(2)的信号输入端连接，所述的程控双路电源(2)的电压信号输出端分别与A/D转换器(5)的模拟信号输入端和被测FPGA(6)的电压信号输入端连接，所述的A/D转换器(5)的数字信号输出端与辅助控制器FPGA(3)的数据信号输入端连接，所述的辅助控制器FPGA(3)的温度控制信号输出端与恒温箱(4)的温度控制信号输入端连接，所述的辅助控制器FPGA(3)的逻辑信号输出端分别与被测FPGA(6)的多个逻辑单元的开关信号输入端连接，所述的辅助控制器FPGA(3)的信号应力输出端与被测FPGA(6)的电平信号输入端连接，所述的被测FPGA(6)的电压原始信号输出端与示波器(7)的电压原始信号输入端连接，所述的被测FPGA(6)的电压退化信号输出端与示波器(7)的电压退化信号输入端连接，所述的晶振(8)用于给辅助控制器FPGA(3)和被测FPGA(6)提供基准频率信号。
2.根据权利要求1所述的一种SRAM-based FPGA退化测试系统，其特征在于，所述的辅助控制器FPGA(3)采用Altera公司的SRAM-based FPGA。
3.根据权利要求1所述的一种SRAM-based FPGA退化测试系统，其特征在于，所述的A/D转换器(5)采用AD7864。
4.根据权利要求1所述的一种SRAM-based FPGA退化测试系统，其特征在于，所述的被测FPGA(6)的电压退化信号输出端为SMA射频端口且输出的信号为方波。
5.根据权利要求1至4之一所述的一种SRAM-based FPGA退化测试系统，其特征在于，所述辅助控制器FPGA(3)对信号的处理过程为，当辅助控制器FPGA(3)在数据传送周期内接收到来自控制器(1)的一个数据包时，首先将该数据包中数据按顺序存入寄存器，寄存器接收的一个数据包中相应数据分别对应着电压应力参数、温度应力参数、信号应力参数和切换模式参数，待数据传送周期结束，
将电压应力参数发送给程控双路电源(2)的信号输入端；
将温度应力参数发送给恒温箱(4)的温度控制信号输入端；
将信号应力参数发送给被测FPGA(6)的电平信号输入端；
将切换模式参数发送给被测FPGA(6)的逻辑单元的开关信号输入端；所述的电压应力参数对应程控双路电源(2)的电压信号输出端输出的电压值，所述温度应力参数对应恒温箱(4)的温度值，所述的信号应力参数对应被测FPGA(6)的电平信号输入端输入的电平值，所述切换模式参数对应被测FPGA(6)的逻辑单元的开关信号值。
6.根据权利要求1至4之一所述的一种SRAM-based FPGA退化测试系统，其特征在于，所述多个逻辑单元为门电路组成的环形结构，被测FPGA(6)对信号的处理过程为，当被测FPGA(6)接收到信号时，切换模式的信号为低电平，环状结构中的一个门锁死，环状结构的逻辑单元未振荡，当被测FPGA(6)接收的信号消失，切换模式的信号为高电平，锁死的那个门打开，环状结构的逻辑单元开始振荡，且振荡信号输出至示波器(7)的电压退化信号输入端，所述的振荡信号为被测FPGA(6)的电压退化信号输出端输出的信号。
7.根据权利要求1至4之一所述的一种SRAM-based FPGA退化测试系统，其特征在于，所述的多个逻辑单元为由门电路组成的两条路径，且由门电路组成的两条路径中的其中一条路径上设置有多个缓冲器，由门电路组成的两条路径用于对分别从两条路径输出的信号进行对比获得延时，
被测FPGA(6)对信号的处理过程为，当被测FPGA(6)接收到信号时，切换模式的信号为低电平，一个门锁死，所述的门电路组成的两条路径均无信号输入及输出，当被测FPGA(6)接收的信号消失，切换模式的信号为高电平，锁死的那个门打开，其中，带有多个缓冲器的一条路径输出的信号发送至示波器(7)的电压退化信号输入端，另一条路径输出的信号发送至示波器(7)的电压原始信号输入端，所述的带有多个缓冲器的一条路径输出的信号为被测FPGA(6)的电压退化信号输出端输出的信号，所述的另一条路径输出的信号为被测FPGA(6)的电压原始信号输出端输出的信号。
8.根据权利要求1至4之一所述的一种SRAM-based FPGA退化测试系统，其特征在于，所述的控制器(1)采用计算机实现。
9.根据权利要求1至4之一所述的一种SRAM-based FPGA退化测试系统，其特征在于，所述的示波器(7)的测量精度达皮秒级。
10.根据权利要求1至4之一所述的一种SRAM-based FPGA退化测试系统，其特征在于，所述的被测FPGA(6)的电压原始信号输出端为SMA射频端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310351573.4A CN103439644B (zh) | 2013-08-13 | 2013-08-13 | 一种SRAM-based FPGA退化测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310351573.4A CN103439644B (zh) | 2013-08-13 | 2013-08-13 | 一种SRAM-based FPGA退化测试系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103439644A CN103439644A (zh) | 2013-12-11 |
| CN103439644B true CN103439644B (zh) | 2015-09-23 |
Family
ID=49693349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310351573.4A Active CN103439644B (zh) | 2013-08-13 | 2013-08-13 | 一种SRAM-based FPGA退化测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103439644B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9509353B2 (en) * | 2014-08-20 | 2016-11-29 | Nxp B.V. | Data processing device |
| CN106443420B (zh) * | 2016-08-30 | 2019-11-15 | 哈尔滨工业大学 | 一种空间飞行器信息处理单元辐射退化测量装置及方法 |
| CN106918772B (zh) * | 2017-02-27 | 2019-08-06 | 中国人民解放军军械工程学院 | 雷达电路板电应力加速退化方法和装置 |
| CN107203677B (zh) * | 2017-06-22 | 2021-01-08 | 哈尔滨工业大学 | 一种电子系统多退化进程研究方法 |
| CN110096397B (zh) * | 2019-03-27 | 2022-10-25 | 天津大学 | 基于多环形振荡器fpga配置电路鲁棒性检测方法 |
| CN110147290B (zh) * | 2019-04-15 | 2023-06-27 | 深圳市纽创信安科技开发有限公司 | 芯片年龄判断方法、装置、芯片及终端 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1997905A (zh) * | 2004-06-16 | 2007-07-11 | 全美达股份有限公司 | 用于测量负偏置温度不稳定性的系统和方法 |
| CN101166024A (zh) * | 2006-10-19 | 2008-04-23 | 国际商业机器公司 | 克服使用寿命期间负偏压温度不稳定性效应的方法和设备 |
| CN102495352A (zh) * | 2011-12-27 | 2012-06-13 | 复旦大学 | 一种集成电路应力退化的多功能测试电路和测试方法 |
| CN102890234A (zh) * | 2012-09-21 | 2013-01-23 | 中国空间技术研究院 | 一种sram型fpga应用验证系统及应用验证方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9455715B2 (en) * | 2011-06-30 | 2016-09-27 | Alterm Corporation | Apparatus for improving reliability of electronic circuitry and associated methods |
-
2013
- 2013-08-13 CN CN201310351573.4A patent/CN103439644B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1997905A (zh) * | 2004-06-16 | 2007-07-11 | 全美达股份有限公司 | 用于测量负偏置温度不稳定性的系统和方法 |
| CN101166024A (zh) * | 2006-10-19 | 2008-04-23 | 国际商业机器公司 | 克服使用寿命期间负偏压温度不稳定性效应的方法和设备 |
| CN102495352A (zh) * | 2011-12-27 | 2012-06-13 | 复旦大学 | 一种集成电路应力退化的多功能测试电路和测试方法 |
| CN102890234A (zh) * | 2012-09-21 | 2013-01-23 | 中国空间技术研究院 | 一种sram型fpga应用验证系统及应用验证方法 |
Non-Patent Citations (6)
| Title |
|---|
| Altera SRAM 型FPGA 器件总剂量辐射损伤及退火效应;高博 等;《强激光与粒子束》;20101130;第22卷(第11期);第2724-2728页 * |
| Degradation Analysis and Mitigation in FPGAs;Edward Stott 等;《2010 International Conference on Field Programmable Logic and Applications》;20101231;第428-433页 * |
| FPGA器件在高速测试系统上的测试方法;郭士瑞 等;《电子测量与仪器学报》;20041231;第88-92页 * |
| Impact of NBTI/PBTIon SRAMs within microprocessor systems:Modeling, simulation, and analysis;Chang-Chih Chen 等;《Microelectronics Reliability》;20130705(第53期);第1183-1188页 * |
| Improving FPGA reliability with wear-levelling;Edward Stott 等;《2011 21st International Conference on Field Programmable Logic and Applications》;20111231;第323-328页 * |
| 基于SRAM配置技术的FPGA测试方法研究;赵娟 等;《半导体技术》;20070930;第32卷(第9期);第804-808页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103439644A (zh) | 2013-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103439644B (zh) | 一种SRAM-based FPGA退化测试系统 | |
| Stott et al. | Degradation in FPGAs: measurement and modelling | |
| CN103577643B (zh) | 一种sram型fpga单粒子翻转效应仿真方法 | |
| Amouri et al. | Aging effects in FPGAs: An experimental analysis | |
| Keane et al. | An all-in-one silicon odometer for separately monitoring HCI, BTI, and TDDB | |
| CN105021972B (zh) | 老化侦测电路及其方法 | |
| Singh et al. | Compact degradation sensors for monitoring NBTI and oxide degradation | |
| Kalashnikov et al. | TID behavior of complex multifunctional VLSI devices | |
| CN102054056B (zh) | 一种现场可编程门阵列的抗辐射性能快速模拟方法 | |
| TW200525676A (en) | Characterizing circuit performance | |
| Keane et al. | On-chip reliability monitors for measuring circuit degradation | |
| Bernstein et al. | Reliability prediction with MTOL | |
| Boychenko et al. | Total ionizing dose effects and radiation testing | |
| CN107290645A (zh) | 一种用于检测集成电路老化效应的传感器 | |
| CN103645372B (zh) | 一种二次电池开路电压快速估计方法 | |
| CN101458292A (zh) | 功率vdmos开启电压远程在线自动测试系统及方法 | |
| Yu et al. | NBTI and HCI aging prediction and reliability screening during production test | |
| CN110707014B (zh) | 一种测试芯片工艺角偏移的方法 | |
| Mitra et al. | X-tolerant test response compaction | |
| CN103941068B (zh) | 一种用于测量阈值电压漂移的芯片上传感器 | |
| CN106533406A (zh) | Mos管参数退化电路、测试电路及预警电路 | |
| Qi et al. | The device compact model based on multi-gradient neural network and its application on mos 2 field effect transistors | |
| CN104849647A (zh) | 对于电路可靠性老化的方法和装置 | |
| Poudel et al. | Design and evaluation of a PVT variation-resistant TRNG circuit | |
| US9882564B1 (en) | In line critical path delay measurement for accurate timing indication for a first fail mechanism |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |