CN101166024A - 克服使用寿命期间负偏压温度不稳定性效应的方法和设备 - Google Patents
克服使用寿命期间负偏压温度不稳定性效应的方法和设备 Download PDFInfo
- Publication number
- CN101166024A CN101166024A CNA2007101382681A CN200710138268A CN101166024A CN 101166024 A CN101166024 A CN 101166024A CN A2007101382681 A CNA2007101382681 A CN A2007101382681A CN 200710138268 A CN200710138268 A CN 200710138268A CN 101166024 A CN101166024 A CN 101166024A
- Authority
- CN
- China
- Prior art keywords
- stress
- voltage
- stress device
- parametric
- nbti
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000000694 effects Effects 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 230000006698 induction Effects 0.000 claims description 46
- 238000004088 simulation Methods 0.000 claims description 22
- 238000005259 measurement Methods 0.000 claims description 19
- 230000000295 complement effect Effects 0.000 claims description 9
- 230000005284 excitation Effects 0.000 claims description 9
- 230000001105 regulatory effect Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000006978 adaptation Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 238000006731 degradation reaction Methods 0.000 abstract description 9
- 238000001514 detection method Methods 0.000 abstract description 3
- 230000007850 degeneration Effects 0.000 description 21
- 208000035795 Hypocalcemic vitamin D-dependent rickets Diseases 0.000 description 9
- 230000004044 response Effects 0.000 description 9
- 208000033584 type 1 vitamin D-dependent rickets Diseases 0.000 description 9
- 230000008859 change Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000004321 preservation Methods 0.000 description 2
- 101150101561 TOM70 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 101150115693 ompA gene Proteins 0.000 description 1
- 101150090944 otomp gene Proteins 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008080 stochastic effect Effects 0.000 description 1
- 230000009885 systemic effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明的实施例提供了用于负偏置温度不稳定性(NBTI)感应阈值退化的检测和补偿的设备和方法。所提供的半导体器件包括，至少一个应力器件，对其栅极节点施加有电压；和至少一个参考器件，具有0栅－源电压。此外，还设有控制器，用于对应力器件和/或参考器件的节点电压进行配置，以便反映在数字和模拟电路应用中发现的不同器件操作区。此外，控制器测量应力器件与参考器件之间电流的差值，以确定在应力器件中是否出现NBTI感应阈值退化。控制器还调节应力器件的输出电源电压，直至应力器件的性能与参考器件的性能相匹配，以便解决NBTI感应阈值退化问题。
Description
技术领域
本发明的实施例提供一种用于负偏置温度不稳定性(NBTI)感应阈值退化的检测和补偿的设备和方法。
背景技术
对于偏置条件的特定集，由于NBTI，正沟道金属氧化物半导体(PMOS)晶体管的阈值电压(Vt)的数值随时间的推移增大，这往往使流过晶体管的电流减小。需要一种检测Vt和器件电流的手段。一旦了解这两个参数的退化，下一步就要进行补偿退化，以便能够保持在产品的工作寿命期间的器件性能。
当前没有任何一种能够克服NBTI退化效应的有效手段(即，电路实现方式)。如今，在电路模拟期间使用可靠性器件模型的特定集，推断因NBTI和热载流子注入(HCI)引起的器件退化效应。结果导致对电路进行过渡设计，以使其在寿命的开始(BOL)和寿命的结束都工作良好。该被动手段具有挑战性，原因在于由于必须满足的处理窗口通常更大，这使得难以对在这样更大处理、电压和温度窗口上工作的电路进行一致性设计，从而难以获得用于所有电路(尤其是模拟电路)的强健性设计。
发明内容
本发明的实施例提供了用于NBTI感应阈值退化的检测和补偿的设备和方法。所提供的半导体器件包括至少一个应力器件410、与应力器件410的栅极节点相连的电压源，以及至少一个具有0栅-源电压(Vgs)的参考器件420。控制器430与应力器件410和参考器件420相连，其中控制器430对应力器件410和/或参考器件420的节点电压进行配置，以便反映在数字和模拟电路应用中发现的不同器件操作区。此外，控制器430测量应力器件410与参考器件420之间电流的差值，以确定在应力器件410中是否出现NBTI感应阈值退化。控制器430还调节应力器件410的输出电源电压，直至应力器件410的性能与参考器件420的性能相匹配，以便解决NBTI感应阈值退化问题。
控制器430通过栅极节点信号和漏极节点偏置电压对应力器件410和/或参考器件420进行激励。简单电阻负载和复制负载还被提供用于漏极节点偏置电压的形成。另外，模拟复用器与应力器件410的漏极节点相连，以便简单电阻负载和/或复制负载处在应力器件410和/或参考器件420的漏极节点处。
控制器430在半导体器件所处的的集成电路器件的外部，生成绝对电流参考和/或绝对电压参考。控制器430将绝对电流参考和/或绝对电压参考与应力器件410的电流进行比较，以确定在应力器件410中是否出现NBTI感应阈值退化。此外，控制器430对应力器件410的巨量节点(bulk node)前向偏压，导致Vt数值减小，以解决NBTI感应阈值退化。
提供了一种适应在半导体器件的使用寿命期间的NBTI效应的方法。所述方法开始于对至少一个应力器件410和/或至少一个参考器件420的节点电压进行配置，以反映在数字和模拟电路应用中检测到的不同器件操作区，其中应力器件410包括应用到其栅极节点的电压，其中参考器件420包括0Vgs。这涉及通过栅极节点信号和漏极节点偏置电压激励应力器件410和/或参考器件420。该方法使用简单电阻负载和/或复制负载形成漏极节点偏置电压。此外，所述方法将模拟复用器连接至应力器件410的漏极节点，以便简单电阻负载和/或复制负载处在应力器件410和/或参考器件420的漏极节点处。
之后，该方法执行校准模式、测量模式和调节模式。测量模式能够测量应力器件410与参考器件420之间电流的差值，以确定在应力器件410中是否出现NBTI感应阈值退化。测量模式还能够在半导体器件所处的集成电路器件的外部生成绝对电流参考和/或绝对电压参考，并将绝对电流参考和/或绝对电压参考与应力器件410的电流进行比较，以确定在应力器件410中是否出现NBTI感应阈值退化。
调节模式能够对应用到应力器件410的电源电压进行调节，直至应力器件410的性能与参考器件420的性能相匹配，以解决NBTI感应阈值退化。调节模式还能够对应力器件410的巨量节点进行前向偏置，包括降低Vt的数值，以解决NBTI感应阈值退化。
因此，本发明的实施例的方面涉及：如何通过直接对两个相同PMOS晶体管或两个相同PMOS晶体管集的输出电流(Ids)之差进行监测，间接确定对于Vt的NBTI效应。本发明的实施例的另一方在于，使得系统通过提高受影响晶体管的电源电压对NBTI感应Vt和Ids退化进行补偿，从而对NBTI感应Vt和Ids退化做出反应。
结合附图，通过后面的描述，将更好地洞悉和理解本发明实施例的这些以及其他方面。不过，应该理解，尽管下面的描述表示出本发明的优选实施例以及其众多具体细节，但仅仅出于说明目的，并不具有限定意义。在不偏离本发明精神的条件下，许多变化和修改均可处在本发明实施例的范围内，本发明的实施例包括所有这样的修改。
附图说明
参照附图，通过后面的详细描述，将更好地理解本发明的实施例，其中：
图1的视图表示用于通过ΔIds的监测来确定和补偿NBTI感应Vt退化的系统；
图2的视图表示电压参考/调节器系统；
图3的流程图表示校准模式；
图4的视图表示与控制器430相连的应力器件410，410a，410b和参考器件420，420a，420b；以及
图5A-5B的流程图表示用于对NBTI感应阈值退化进行检测和补偿的方法。
具体实施方式
下面，将参照附图所示以及后面说明书中详细描述的非限定性实施例，更进一步地解释本发明的实施例以及其多个特征和优点细节。应该理解，附图中所示特征没有必要按比例画出。省略了关于众所周知的组件和处理技术的描述，以便不会不必要地造成对本发明实施例的模糊理解。此处所使用的示例仅仅意在便于理解可实现本发明实施例的方式，并能够使本领域技术人员实现本发明的实施例。因此，不应将示例视为对本发明实施例范围的限制。
因此，本发明的方面涉及：如何通过直接对两个相同PMOS晶体管或两个相同PMOS晶体管集的Ids之差进行监测，间接确定对于Vt的NBTI效应。本发明的实施例的另一方面在于，使得系统通过提高受影响晶体管的电源电压对NBTI感应Vt和Ids退化进行补偿，从而对NBTI感应Vt和Ids退化做出反应。
在本发明的方面中，考虑将一个晶体管作为经历最小(如果可能)NBTI感应阈值退化的参考器件420。这通过Vgs近乎一直都为0的事实来保证。此外，允许对参考器件420的漏-源电压(Vds)进行简单控制，并将其设置成各个值。
在此，实施例提供便于通过多个栅极节点信号和漏极节点偏置电压激励应力器件410(两个相同晶体管的另一个)的灵活性。可通过在集成电路上发现或从芯片外获得的任何信号激励应力器件410的栅极节点。合适的信号可为在“临界或灵敏(critical or sensitive)”的芯片上电路内包含的信号，或导致Vgs的高值延续一定时间量的信号。后者会使NBTI效应最大化，这是由于随着Vgs的增大该退化也增大。在“应力模式”期间，模拟复用器允许所关心信号传播到应力器件410的栅极节点。通过简单电阻负载，或通过“复制”负载(其将作为在芯片上别处位置发现的专用电路配置的复制)，产生在应力器件410的漏极节点处的电压。在任意情形中，模拟复用器与应力器件410的漏极节点相连，以便这些负载中任一方都能出现在漏极节点处。
此处，实施例的另一特征是，使得系统通过提高受影响晶体管的电源电压对NBTI感应Vt和Ids退化进行补偿，从而对NBTI感应Vt和Ids退化做出反应。这涉及使用比较器、计数器、电压调节器和控制逻辑/状态机块。用于提高电源电压的可选实施例可以是，对受影响晶体管的巨量节点进行前向偏置，从而降低Vt数值。
此处实施例的方面(即，测量两个PMOS晶体管之间Ids之差)的可选方式是，去掉参考器件420，并使用外部生成和芯片上获得的绝对电流(或电压)参考。该方法允许将来自应力器件410的Ids(以及最终电压)直接与将从芯片外部进行校准的绝对电流或电压参考进行比较。
该电路的三个操作模式是“校准模式”、“应力模式”和“测量模式”。应力模式包含在芯片的标准操作模式中，但更具体而言，这表示出对应力器件410进行训练或将其激化(stressed)。参照图1，参考器件420和应力器件410是相同的。参考器件420大部分时间处于关闭。
校准模式解决在该系统内的配置设置和测量/监测电路的非理想行为。它解决在掩模构建期间采用的光刻以及在制造期间的晶片处理中固有的系统和随机效应。校准模式解决了对Ids进行比较的两个紧临PFET器件在Vt、迁移率(u)和氧化层厚度(tox)方面的随机失配偏移。它还解决了与比较器相关的输入偏移电压，和两个相同电流数模转换器(IDAC)的Ids与所施加相同数字输入值之间的失配问题。校准模式提供了用于克服支持和测量电路本身的NBTI和HCI感应退化的方法，从而保持系统在产品使用寿命期间的测量性能和精确性。在校准模式期间，MUXISEL和MUX23SEL均为逻辑1。
在应力模式期间，在芯片的BOL处，参考器件420和应力器件410的漏极电压(VDD和VDDI)分别相同。参考器件420和应力器件410的栅极电压(VGATE1和VGATE2)分别来自2:1模拟复用器AMUX1和AMUX2，其中对于二者均启用D0至Z路径，这是由于复用器选择均处于逻辑0的信号MUX1SEL和MUX23SEL。在该状态中，在VGATE1处的电压等于VDD，在VGATE2处的电压等于VGATEREPLICA信号的电压。对于参考器件420，Vgs为0，在此情形中，该晶体管将经历最小至不具有NBTI退化。对于应力器件410，若有必要的话，应用到其栅极的VGATEREPLICA电压可从芯片上任何地方路由，或者从芯片外获得。参考器件420和应力器件410的漏极电压(IDAC1OUT和IDAC2OUT)分别由流过电阻和复制电路负载的电流产生。在参考器件420漏极处的负载是简单集成电路电阻(R1)。应力器件410的漏极首先与具有可忽略导通电阻的2:1模拟复用器(AMUX3)的输出相连接。复用器允许在应力器件410漏极处的负载可配置成导致简单集成电路电阻负载(R2)或复制电路负载(RL1)。在应力模式中，由于MUX23SEL为逻辑0，启用通过AMUX3的D0至Z路径，进而在对于应力器件410漏极的复制负载中进行切换。复制负载在其实现方式方面可有所变化，从对于芯片上其他部分电路的精确拷贝或复制到R2。
使用测量模式来确定在参考器件420与应力器件410之间NBTI退化效应的差别。了解该差别后，对该效应进行补偿。在测量模式中，最开始有意使应用到参考器件420和应力器件410的DC偏置电压以及在源极节点处的负载条件相同。应用于参考器件420和应力器件410的源极节点处的VDD和VDI值将分别具有相同的值。由于R1和R2是相同的值，参考器件420和应力器件410的漏极节点(IDAC1OUT和IDAC2OUT)将经历相同加载。参考器件420的漏极可检测到RL1，应力器件410的漏极将检测到R2，这是由于MUX23SEL是启用通过2:1模拟复用器AMUX3的D1至Z的逻辑1。与IDAC1OUT和IDAC2OUT节点相连的还分别有两个相同的电流输出DAC(IDACS)，IDAC1和IDAC2。这两个DAC产生相同的Ids值，这是由于对两个DAC施加相同的数字输入代码。这些电流输出DAC允许在参考器件420的漏极节点处产生电压，并允许对应力器件410进行调节，从而允许将参考器件420和应力器件410放置在任何期望的操作区中。在测量模式中，VGATE1和VGATE2处在DAC IDAC0的控制之下，并通过流过电阻R0的IDAC0 Ids产生。当MUX1SEL和MUX23SEL处在逻辑1电平时，通过复用器AMUX1和AMUX2的D1至Z路径传递节点IDAC0OUT处的电压。DAC IDAC0和电阻R0的使用允许灵活地设置VGATE1和VGATE2，并允许这两个器件放置在所选操作区中。
与IDAC1OUT和IDAC2OUT节点相连接的还有电压比较器(COMP1)，COMP1用于将在其COMPIN1和COMPIN2输入引脚处施加的两个模拟电压电平进行比较，并在其COMPOUT输出引脚处生成数字信号，或逻辑0或逻辑1。在此情形中，如果COMPIN1大于COMPIN2，则COMPOUT为逻辑1。或者，如果COMPIN1小于或等于COMPIN2，则COMPOUT为逻辑0。
测量模式是其中将MUX23SEL保持在恒定逻辑1，而MUX1SEL按照逻辑0-1-0模式肘接(toggled)的构成一个测量周期的设置。这些测量周期中的数个能够顺序出现，直至系统对NBTI退化效应做出响应和补偿为止。当首先进入测量模式时，MUX1SEL为逻辑0，其中由于栅和源极均处在VDD(Vgs＝0)，将参考器件420设置在关闭状态。没有电流从参考器件420的漏极流出，仅流过负载R1的电流是从IDAC1所提供的电流。此外，当首次在测量模式中时，应力器件410的Vgs将是比0大的某个值，此时，VGATE2节点的值与IDAC0OUT相同，这是由于MUX23SEL为启用AMUX2的D1至Z路径的逻辑1。从而，在R2上节点IDAC2OUT处的电压由应力器件410产生的电流以及由IDAC2产生的电流形成。在这些条件下，在IDAC2OUT处电压比IDAC1OUT处电压大，COMP1输出为逻辑0。接下来，将MUX1SEL信号设置成逻辑1，从而对于参考器件420的Vgs和对于应力器件410的Vgs是相同的。然而，如果应力器件410已经历NBTI退化，对于参考器件420的Ids将大于应力器件410的Ids，在该情形中，在IDAC1OUT处的电压将大于IDA2OUT处的电压。进而，这将导致比较器COMP1输出从逻辑0转变到逻辑1。接下来，将MUX23SEL信号变回逻辑1，并再次导致IDAC1OUT变得比IDA2OUT小，并导致COMP1输出从逻辑1变回到逻辑0。以上序列完成一个测量周期，所述的情形导致在COMP1输出处的正脉冲。当产生正脉冲时，这表示应力器件410以及芯片上的其他PMOS晶体管已经历NBTI退化，需要进行补偿。如果执行一个测量周期而在COMP1输出处未产生正脉冲，这表示应力器件410未经历NBTI退化，无需进行补偿。
将COMP1输出处的正脉冲馈送到向上计数器(COUNTER1)的时钟输入(CLK)。对于在CLK输入处的每个脉冲，将在计数器输出引脚(COUNTOUT)处和NBTICOUNT信号总线上的数字值加一。此外，还将COMP1输出馈送到控制逻辑/状态机块(CNTL1)。可在CNTL1控制逻辑块内将COUNTER1进行积分。当CNTL1在其COMPIN引脚处检测到正脉冲时，它将在执行另一测量周期之前等待拟定时间量，以便允许NBTI补偿电路有时间做出反应。将NBTICOUNT总线210发送到芯片上集成电压参考/调节系统(VREG1)200，如图2所示。当NBTICOUNT总线210上的数字计数值增加时，VREG1 200通过增加VDDI节点220处的模拟电压值而进行响应。
该VDDI电压是可想到用于芯片上其余电路、并施加其上和应力器件410的源极节点的电源电压。如果应力器件410经历了退化，在其源节点处的增大VDDI值将做出反应以补偿不利效应。经过所设时间量之后，将执行另一测量周期，在COMP1的输出处将出现正脉冲，或者不出现。如果出现脉冲，将再次使计数器加一，导致VREG1 200再次增加VDDI电压。测量周期可继续进行，直至将VDDI值增大至克服NBTI效应为止。NBTICOUNT信号总线还可对可使用它的其他芯片上或芯片外电路有效。NBTICOUNT是双向数字总线。方向性由CNTL1控制逻辑块来确定。
图3表示校准模式300在打开电源时工作的流程图。在步骤310中，方法300设置参考器件420和应力器件410(PFET)的源极电压。这包括，将数字双向NBTICOUNT总线配置成输出，并使参考器件420的Vsource等于VDD。设置源极电压还包括设置NBTICOUNT，以便应力器件410的Vsource等于最后的VDDI值。接下来，在步骤320和330中，分别对参考器件420和应力器件410的栅极和漏极电压进行设置。步骤320包括，配置对于所需Iout的IDAC0，并将MUX1SEL和MUX23SEL设置为1。步骤330包括将IDAC1和IDAC2配置成同一Iout。参考器件420和应力器件410分别检测到相同的R1和R2负载。
如果COMPOUT不等于1，则在步骤340中，IDAC2DATA计数减少。如果COMPOUT等于1，则在步骤350中，IDAC2DATA计数增加。之后，如果COMPOUT不等于0，则校准模式返回到确定COMPOUT是否等于1。然而，如果COMPOUT等于0，则在步骤360中完成校准，并保存设置。步骤360包括保存对于IDAC(2:0)的IDAC(2:0)和保存NBTICOUNT。
因此，本发明的实施例提供用于检测和补偿NBTI感应阈值退化的设备和方法。如图4所示，所提供的半导体器件400包括应力器件410，410a，410b，和具有0Vgs的参考器件420，420a，420b。设置与应力器件410的栅极节点相连的电压源。如以上所述，应力器件410经历应力，而参考器件420不经历。控制器430与应力器件410和参考器件420相连，以便对应力器件410和/或参考器件420的节点电压进行配置，以便反映在数字和模拟电路应用中检测到的不同的器件操作区。此外，控制器430测量应力器件410与参考器件420之间电流的差值，以便确定在应力器件410中是否出现NBTI感应阈值退化。如以上所述，在测量模式期间，VGATE2和VGATE1处在DAC IDAC0的控制之下。
控制器430还调节应力器件410的输出电源电压，直至应力器件410的性能与参考器件420的性能相匹配，以便解决NBTI感应阈值退化。如以上所述，如果应力器件410经历了退化，则在其源极节点处增加的VDDI值将进行反应，以便补偿不利效应。测量周期可继续进行，直至将VDDI值增大到克服NBTI效应。此外，控制器430通过栅极节点信号和漏极节点偏置电压，激励应力器件410和/或参考器件420。如上所述，在测量模式中，最开始有意使应用到应力器件410和参考器件420的源极和栅极节点的DC偏置电压以及在漏极节点处的负载条件相同。
将R2和RL1设置成便于生成漏极节点偏置电压。如以上所述，分别由流过R2和RL1的电流产生IDAC2OUT和IDAC1OUT。在参考器件420漏极处的负载为R1。应力器件410的漏极首先与具有可忽略导通电阻的2:1模拟复用器(AMUX3)的输出相连。另外，模拟复用器与应力器件410的漏极节点相连，以便R2和/或RL1处在应力器件410和/或参考器件420的漏极节点处。如以上所述，VGATE2和VGATE1分别来自2:1模拟复用器AMUX2和AMUX1，其中由于复用器选择均为逻辑0的信号MUX1SEL和MUX23SEL，对于二者启用D0至Z路径。此外，参考器件420和应力器件410的漏极将检测到R2，这是由于MUX23SEL为启用通过2:1模拟复用器AMUX3的D1至Z路径的逻辑1。
控制器430还可在半导体器件所处的集成电路器件的外部，生成绝对电流参考和/或绝对电压参考。控制器430将绝对电流参考和/或绝对电压参考与应力器件410的电流进行比较，以确定在应力器件410中是否出现NBTI感应阈值退化。如上所述，该方法将允许将来自应力器件410的Ids以及最终电压直接与将从芯片外部进行校准的绝对电流或电压参考进行比较。此外，控制器430对应力器件410的巨量节点前向偏压，包括使Vt数值减小，以解决NBTI感应阈值退化。
提供了一种适用于解决在半导体器件的使用寿命期间的NBTI效应的方法。所述方法开始于，对至少一个应力器件410和/或至少一个参考器件420的节点电压进行配置，以反映在数字和模拟电路应用中检测到的不同器件操作区，其中，应力器件410包括应用到其栅极节点的电压，其中参考器件420包括0Vgs。如上所述，在“应力模式”期间，模拟复用器允许所关心信号传播到应力器件410的栅极节点。这涉及通过栅极节点信号和漏极节点偏置电压激励应力器件410和/或参考器件420。
该方法使用R2和/或RL1形成漏极节点偏置电压。然后，所述方法将模拟复用器连接至应力器件410的漏极节点，以便R2和/或RL1处在应力器件410和/或参考器件420的漏极节点处。如上所述，复用器允许在应力器件410漏极处的负载可配置成导致产生R2或RL1。在应力模式中，由于MUX23SEL为逻辑1，启用通过AMUX3的D0至Z，进而在对于应力器件410漏极的复制负载中进行切换。复制负载在其实现方式方面，从对于芯片上其他部分电路的精确拷贝或复制到R2可有所变化。
之后，该方法执行测量模式和调节模式。测量模式能够测量应力器件410与参考器件420之间电流的差值，以确定在应力器件410中是否出现NBTI感应阈值退化。如上所述，这是将MUX23SEL保持在恒定逻辑1，而MUX1SEL按照逻辑0-1-0模式肘接构成一个测量周期的设置。这些测量周期中的数个能够顺序出现，直至系统对NBTI退化效应做出响应和补偿为止。测量模式还能够在半导体器件所处的集成电路器件的外部生成绝对电流参考和/或绝对电压参考，并将绝对电流参考和/或绝对电压参考与应力器件410的电流进行比较，以确定在应力器件410中是否出现NBTI感应阈值退化。如上所述，该方法将允许将来自应力器件410的Ids以及最终电压直接与将从芯片外部进行校准的绝对电流或电压参考进行比较。
调节模式能够对应力器件410的输出电源电压进行调节，直至应力器件410的性能与参考器件420的性能相匹配，以解决NBTI感应阈值退化。如上所述，这涉及使用比较器、计数器、电压调节器和控制逻辑/状态机块。调节模式还可对应力器件410的巨量节点进行前向偏置，包括降低Vt的数值，以解决NBTI感应阈值退化。
图5A-5B的流程图分别表示用于对NBTI感应阈值退化进行检测和补偿的方法500A和500B。方法500A和500B均开始于步骤502，在此，对应力器件410和/或参考器件420的节点电压进行配置，以反映在数字和模拟电路应用中检测到的不同的器件操作区，其中，应力器件410包括应用到其栅极节点的电压，其中，参考器件420包括0Vgs。如上所述，应力器件410经历应力，而参考器件420不经历。
这涉及在步骤502中，通过栅极节点信号和漏极节点偏置电压激励应力器件410和/或参考器件420。在步骤504中，使用R2和/或RL1形成漏极节点偏置电压。如上所述，由流过RL1和R2的电流分别生成IDAC2OUT和IDAC1OUT。处在参考器件420漏极处的负载是R1。应力器件410的漏极首先与具有可忽略导通电阻的2:1模拟复用器(AMUX3)的输出相连接。在步骤506中，模拟复用器与应力器件410的漏极节点相连，以便R2和/或RL1处在应力器件410和/或参考器件420的漏极节点处。如上所述，VGATE1和VGATE2分别来自2:1模拟复用器AMUX1和AMUX2，其中，对于二者均启用D0至Z路径，这是由于复用器选择信号MUX1SEL和MUX23SEL均处于逻辑0。参考器件420和应力器件410的漏极将检测到R2，这是由于MUX23SEL是启用通过2:1模拟复用器AMUX3的D1至Z的逻辑1。
之后，执行测量模式和调节模式。在方法500A中，在步骤510A中测量应力器件410与参考器件420之间电流的差值，以确定在应力器件410中是否出现NBTI感应阈值退化。如上所述，这是将MUX23SEL保持在恒定逻辑1，而MUX1SEL按照逻辑0-1-0模式肘接构成一个测量周期的设置。这些测量周期中的数个能够顺序出现，直至系统对NBTI退化效应做出响应和补偿为止。
在步骤520A中，对应力器件410的输出电源电压进行调节，直至应力器件410的性能与参考器件420的性能相匹配，以解决NBTI感应阈值退化。如上所述，这涉及使用比较器、计数器、电压调节器和控制逻辑/状态机块。
在方法500B中，在半导体器件所处的集成电路器件的外部生成绝对电流参考和/或绝对电压参考，并将绝对电流参考和/或绝对电压参考与应力器件410的电流进行比较，以确定在应力器件410中是否出现NBTI感应阈值退化(步骤510B)。如上所述，该方法将允许将来自应力器件410的Ids以及最终电压直接与将从芯片外部进行校准的绝对电流或电压参考进行比较。在步骤520B中，调节模式还可对应力器件410的巨量节点进行前向偏置，包括降低Vt的数值，以解决NBTI感应阈值退化。
因此，本发明的实施例的方面包括：如何通过直接对两个相同PMOS晶体管或两个相同PMOS晶体管集的Ids之差进行监测，间接确定对于Vt的NBTI效应。本发明的实施例的另一方面在于，使得系统通过提高受影响晶体管的电源电压对NBTI感应Vt和Ids退化进行补偿，从而对其做出反应。
以上关于具体实施例的描述充分展示出本发明的一般特性，对于在不偏离本发明基本构思的条件下，可针对各种应用对这些具体实施例进行修改和/或变化，因此，这些变化和修改应包含在所披露实施例的等效涵义和范围内。应该理解，此处所采用的措词和术语出于描述目的，不具有任何限定性。因此，尽管参照优选实施例描述了本发明的实施例，本领域技术人员应想到，通过涵盖在所附权利要求所限定的精神和范围内的修改例，可实现本发明的实施例。
Claims (20)
1.一种半导体器件，包括：
至少一个应力器件；
与所述至少一个应力器件的栅极节点相连的电压源；
包括0栅-源电压的至少一个参考器件；以及
与所述应力器件和所述参考器件相连的控制器，其中所述控制器适用于：
对所述至少一个应力器件和所述至少一个参考器件的至少其中之一的节点电压进行配置，以便反映不同的器件操作区；
测量所述至少一个应力器件和所述至少一个参考器件之间电流的差值，以确定在所述至少一个应力器件中是否出现负偏置温度不稳定性(NBTI)感应阈值退化；以及
调节所述至少一个应力器件的输出电源电压，以解决所述NBTI感应阈值退化。
2.根据权利要求1的半导体器件，其中所述控制器还用于通过栅极节点信号和漏极节点偏置电压，对所述至少一个应力器件和所述至少一个参考器件的所述至少其中之一进行激励。
3.根据权利要求2的半导体器件，还包括：
简单电阻负载和复制负载，其中所述简单电阻负载和所述复制负载分别用于促使所述漏极节点偏置电压的形成。
4.根据权利要求3的半导体器件，还包括：
模拟复用器，所述模拟复用器与所述至少一个应力器件的所述至少其中之一的漏极节点相连，以便所述简单电阻负载和所述复制负载的至少其中之一处在所述至少一个应力器件和所述至少一个参考器件的所述至少其中之一的漏极节点处。
5.根据权利要求1的半导体器件，其中所述控制器还用于对所述至少一个应力器件的所述输出电源电压进行调节，直至所述至少一个应力器件的性能与所述至少一个参考器件的性能相匹配。
6.根据权利要求1的半导体器件，其中所述控制器还用于在所述半导体器件处于其上的集成电路器件的外部，生成绝对电流参考和绝对电压参考的至少其中之一，将所述绝对电流参考和所述绝对电压参考的所述至少其中之一与所述至少一个应力器件的电流进行比较，以确定在所述至少一个应力器件中是否出现NBTI感应阈值退化，并且对所述至少一个应力器件的巨量节点前向偏压，包括减小Vt数值，以解决所述NBTI感应阈值退化。
7.一种半导体器件，包括：
至少一个应力器件；
与所述至少一个应力器件的栅极节点相连的电压源；
包括0栅-源电压的至少一个参考器件；以及
与所述应力器件和所述参考器件相连的控制器，其中所述控制器适用于：
对所述至少一个应力器件和所述至少一个参考器件的至少其中之一的节点电压进行配置，以便反映不同的器件操作区；
测量所述至少一个应力器件和所述至少一个参考器件之间电流的差值，以确定在所述至少一个应力器件中是否出现负偏置温度不稳定性(NBTI)感应阈值退化；以及
调节所述至少一个应力器件的输出电源电压，直至所述至少一个应力器件的性能与所述至少一个参考器件的性能相匹配，以解决所述NBTI感应阈值退化。
8.根据权利要求7的半导体器件，其中所述控制器还用于通过栅极节点信号和漏极节点偏置电压，对所述至少一个应力器件和所述至少一个参考器件的所述至少其中之一进行激励。
9.根据权利要求8的半导体器件，还包括：
简单电阻负载和复制负载，其中所述简单电阻负载和所述复制负载分别用于促使所述漏极节点偏置电压的形成。
10.根据权利要求9的半导体器件，还包括模拟复用器，与所述至少一个应力器件的所述至少其中之一的漏极节点相连，以便所述简单电阻负载和所述复制负载的至少其中之一处在所述至少一个应力器件和所述至少一个参考器件的所述至少其中之一的漏极节点处。
11.一种适应在半导体器件的使用寿命期间的负偏置温度不稳定性(NBTI)的效应的方法，包括：
对至少一个应力器件和至少一个参考器件的至少其中之一的节点电压进行配置，以反映不同的器件操作区，其中所述至少一个应力器件包括应用到所述至少一个应力器件的栅极节点的电压，并且所述至少一个参考器件包括0栅-源电压；
测量所述至少一个应力器件与所述至少一个参考器件之间电流的差值，以确定在所述至少一个应力器件中是否出现NBTI感应阈值退化；以及
对所述至少一个应力器件的输出电源电压进行调节，以解决所述NBTI感应阈值退化。
12.根据权利要求11的方法，其中对所述节点电压的所述配置包括：
通过栅极节点信号和漏极节点偏置电压，对所述至少一个应力器件和所述至少一个参考器件的所述至少其中之一进行激励。
13.根据权利要求12的方法，其中所述激励包括：
使用简单电阻负载和复制负载的至少其中之一，形成所述漏极节点偏置电压。
14.根据权利要求13的方法，其中所述激励包括：
将模拟复用器与所述至少一个应力器件的所述至少其中之一的漏极节点相连，以便所述简单电阻负载和所述复制负载的所述至少其中之一处在所述至少一个应力器件和所述至少一个参考器件的所述至少其中之一的漏极节点处。
15.根据权利要求11的方法，其中对所述输出电源电压进行的所述调节包括：
调节所述至少一个应力器件的所述输出电源电压，直至所述至少一个应力器件的性能与所述至少一个参考器件的性能相匹配。
16.一种适应在半导体器件的使用寿命期间的负偏置温度不稳定性(NBTI)的效应的方法，包括：
对至少一个应力器件和至少一个参考器件的其中一个或多个的节点电压进行配置，以反映不同的器件操作区，其中所述至少一个应力器件包括应用到所述至少一个应力器件的栅极节点的电压，并且所述至少一个参考器件包括0栅-源电压；
执行测量模式，包括以下至少其中之一：
测量所述至少一个应力器件与所述至少一个参考器件之间电流的差值，以确定在所述至少一个应力器件中是否出现NBTI感应阈值退化；以及
在所述半导体器件处于其上的集成电路器件的外部，生成绝对电流参考和绝对电压参考的至少其中之一，并将所述绝对电流参考和所述绝对电压参考的所述至少其中之一与所述至少一个应力器件的电流进行比较，以确定在所述至少一个应力器件中是否出现所述NBTI感应阈值退化；以及
执行调节模式，包括以下至少其中之一：
对所述至少一个应力器件的输出电源电压进行调节，以解决所述NBTI感应阈值退化；以及
对所述至少一个应力器件的巨量节点进行前向偏置，包括降低阈值电压的数值，以解决所述NBTI感应阈值退化。
17.根据权利要求16的方法，其中对所述节点电压的所述配置包括：
通过栅极节点信号和漏极节点偏置电压，对所述至少一个应力器件和所述至少一个参考器件的所述至少其中之一进行激励。
18.根据权利要求17的方法，其中所述激励包括：
使用简单电阻负载和复制负载的至少其中之一，形成所述漏极节点偏置电压。
19.根据权利要求18的方法，其中所述激励包括：
将模拟复用器与所述至少一个应力器件的所述至少其中之一的漏极节点相连，以便所述简单电阻负载和所述复制负载的所述至少其中之一处在所述至少一个应力器件和所述至少一个参考器件的所述至少其中之一的漏极节点处。
20.根据权利要求16的方法，其中对所述输出电源电压进行的所述调节包括：
调节所述至少一个应力器件的所述输出电源电压，直至所述至少一个应力器件的性能与所述至少一个参考器件的性能相匹配。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/550,814 | 2006-10-19 | ||
| US11/550,814 US7504847B2 (en) | 2006-10-19 | 2006-10-19 | Mechanism for detection and compensation of NBTI induced threshold degradation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101166024A true CN101166024A (zh) | 2008-04-23 |
| CN100586016C CN100586016C (zh) | 2010-01-27 |
Family
ID=39338547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710138268A Expired - Fee Related CN100586016C (zh) | 2006-10-19 | 2007-07-31 | 克服使用寿命期间负偏压温度不稳定性效应的方法和设备 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7504847B2 (zh) |
| CN (1) | CN100586016C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102866340A (zh) * | 2011-07-07 | 2013-01-09 | 中芯国际集成电路制造(上海)有限公司 | 负偏压温度不稳定性测试附加电路及测试方法 |
| CN101841245B (zh) * | 2009-03-19 | 2013-07-31 | 株式会社日立制作所 | 功率变换装置以及使用该功率变换装置的电梯装置 |
| CN103424684A (zh) * | 2012-05-24 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 偏压温度不稳定性的检测电路及检测方法 |
| CN103439644A (zh) * | 2013-08-13 | 2013-12-11 | 哈尔滨工业大学 | 一种SRAM-based FPGA退化测试系统 |
| WO2014176812A1 (zh) * | 2013-05-02 | 2014-11-06 | 北京大学 | 分离soi器件中两种效应导致阈值电压漂移的方法 |
| WO2022013648A1 (en) * | 2020-07-13 | 2022-01-20 | International Business Machines Corporation | Methods for detecting and monitoring bias in software application using artificial intelligence and devices thereof |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8717051B2 (en) * | 2009-10-22 | 2014-05-06 | Intersil Americas Inc. | Method and apparatus for accurately measuring currents using on chip sense resistors |
| US8248095B2 (en) * | 2009-10-30 | 2012-08-21 | Apple Inc. | Compensating for aging in integrated circuits |
| US9535473B2 (en) | 2009-10-30 | 2017-01-03 | Apple Inc. | Compensating for aging in integrated circuits |
| US8330534B2 (en) * | 2010-11-17 | 2012-12-11 | Advanced Micro Devices, Inc. | Circuit for negative bias temperature instability compensation |
| CN103913694B (zh) * | 2013-01-09 | 2018-03-27 | 恩智浦美国有限公司 | 用于检测集成电路的劣化的监视系统 |
| CN105334899B (zh) * | 2014-07-28 | 2017-12-01 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的修复电路及方法 |
| US9251890B1 (en) | 2014-12-19 | 2016-02-02 | Globalfoundries Inc. | Bias temperature instability state detection and correction |
| CN105895619B (zh) | 2015-01-23 | 2021-06-25 | 恩智浦美国有限公司 | 用于监测集成电路上金属退化的电路 |
| CN105759190B (zh) * | 2016-02-23 | 2018-09-28 | 工业和信息化部电子第五研究所 | Mos管参数退化的检测电路 |
| US10320387B1 (en) * | 2018-09-28 | 2019-06-11 | Nxp Usa, Inc. | Static state control of a digital logic circuit within an integrated circuit during low power mode |
| CN115730544A (zh) * | 2021-08-31 | 2023-03-03 | 上海华力集成电路制造有限公司 | 用于评估bti效应的可测试性设计电路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6456104B1 (en) * | 1999-08-18 | 2002-09-24 | International Business Machines Corporation | Method and structure for in-line monitoring of negative bias temperature instability in field effect transistors |
| US6476632B1 (en) | 2000-06-22 | 2002-11-05 | International Business Machines Corporation | Ring oscillator design for MOSFET device reliability investigations and its use for in-line monitoring |
| US6521469B1 (en) | 2000-09-25 | 2003-02-18 | International Business Machines Corporation | Line monitoring of negative bias temperature instabilities by hole injection methods |
| JPWO2002050910A1 (ja) | 2000-12-01 | 2004-04-22 | 株式会社日立製作所 | 半導体集積回路装置の識別方法と半導体集積回路装置の製造方法及び半導体集積回路装置 |
| US6815970B2 (en) | 2001-08-31 | 2004-11-09 | Texas Instruments Incorporated | Method for measuring NBTI degradation effects on integrated circuits |
| US6574160B1 (en) | 2002-02-11 | 2003-06-03 | Sun Microsystems, Inc. | Mechanism to minimize failure in differential sense amplifiers |
| US6731179B2 (en) | 2002-04-09 | 2004-05-04 | International Business Machines Corporation | System and method for measuring circuit performance degradation due to PFET negative bias temperature instability (NBTI) |
| US6762961B2 (en) | 2002-04-16 | 2004-07-13 | Sun Microsystems, Inc. | Variable delay compensation for data-dependent mismatch in characteristic of opposing devices of a sense amplifier |
| US20040073412A1 (en) | 2002-10-04 | 2004-04-15 | Walker John De Quincey | Negative bias temperature instability effect modeling |
| US6812758B2 (en) | 2003-02-12 | 2004-11-02 | Sun Microsystems, Inc. | Negative bias temperature instability correction technique for delay locked loop and phase locked loop bias generators |
| US7020035B1 (en) * | 2003-10-10 | 2006-03-28 | Sun Microsystems, Inc. | Measuring and correcting sense amplifier and memory mismatches using NBTI |
| US7009905B2 (en) * | 2003-12-23 | 2006-03-07 | International Business Machines Corporation | Method and apparatus to reduce bias temperature instability (BTI) effects |
| KR100585886B1 (ko) * | 2004-01-27 | 2006-06-01 | 삼성전자주식회사 | 동적 문턱 전압을 가지는 반도체 회로 |
| US6933869B1 (en) * | 2004-03-17 | 2005-08-23 | Altera Corporation | Integrated circuits with temperature-change and threshold-voltage drift compensation |
-
2006
- 2006-10-19 US US11/550,814 patent/US7504847B2/en not_active Expired - Fee Related
-
2007
- 2007-07-31 CN CN200710138268A patent/CN100586016C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101841245B (zh) * | 2009-03-19 | 2013-07-31 | 株式会社日立制作所 | 功率变换装置以及使用该功率变换装置的电梯装置 |
| CN102866340A (zh) * | 2011-07-07 | 2013-01-09 | 中芯国际集成电路制造(上海)有限公司 | 负偏压温度不稳定性测试附加电路及测试方法 |
| CN102866340B (zh) * | 2011-07-07 | 2015-09-16 | 中芯国际集成电路制造(上海)有限公司 | 负偏压温度不稳定性测试附加电路及测试方法 |
| CN103424684A (zh) * | 2012-05-24 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 偏压温度不稳定性的检测电路及检测方法 |
| CN103424684B (zh) * | 2012-05-24 | 2015-12-09 | 中芯国际集成电路制造(上海)有限公司 | 偏压温度不稳定性的检测电路及检测方法 |
| WO2014176812A1 (zh) * | 2013-05-02 | 2014-11-06 | 北京大学 | 分离soi器件中两种效应导致阈值电压漂移的方法 |
| CN103439644A (zh) * | 2013-08-13 | 2013-12-11 | 哈尔滨工业大学 | 一种SRAM-based FPGA退化测试系统 |
| CN103439644B (zh) * | 2013-08-13 | 2015-09-23 | 哈尔滨工业大学 | 一种SRAM-based FPGA退化测试系统 |
| WO2022013648A1 (en) * | 2020-07-13 | 2022-01-20 | International Business Machines Corporation | Methods for detecting and monitoring bias in software application using artificial intelligence and devices thereof |
| GB2611981A (en) * | 2020-07-13 | 2023-04-19 | Ibm | Methods for detecting and monitoring bias in software application using artificial intelligence and devices thereof |
| US11861513B2 (en) | 2020-07-13 | 2024-01-02 | International Business Machines Corporation | Methods for detecting and monitoring bias in a software application using artificial intelligence and devices thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100586016C (zh) | 2010-01-27 |
| US7504847B2 (en) | 2009-03-17 |
| US20080094092A1 (en) | 2008-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100586016C (zh) | 克服使用寿命期间负偏压温度不稳定性效应的方法和设备 | |
| US8154353B2 (en) | Operating parameter monitor for an integrated circuit | |
| Delbruck et al. | 32-bit configurable bias current generator with sub-off-current capability | |
| US8710913B2 (en) | Circuit arrangement and method for operating a circuit arrangement | |
| US20090231025A1 (en) | Method and Apparatus for Extending the Lifetime of a Semiconductor Chip | |
| KR20090009293A (ko) | 보상 회로 및 보상 방법 | |
| US10262985B2 (en) | Circuits and methods for lowering leakage in ultra-low-power MOS integrated circuits | |
| US7849426B2 (en) | Mechanism for detection and compensation of NBTI induced threshold degradation | |
| US7965133B2 (en) | Compensation techniques for reducing power consumption in digital circuitry | |
| US7737721B2 (en) | Latch circuit and semiconductor integrated circuit device that has it | |
| US7471114B2 (en) | Design structure for a current control mechanism for power networks and dynamic logic keeper circuits | |
| US20090072810A1 (en) | Voltage-drop measuring circuit, semiconductor device and system having the same, and associated methods | |
| US6927590B2 (en) | Method and circuit for testing a regulated power supply in an integrated circuit | |
| US7573300B2 (en) | Current control mechanism for dynamic logic keeper circuits in an integrated circuit and method of regulating same | |
| US9312850B2 (en) | Testable power-on-reset circuit | |
| US7034598B2 (en) | Switching point detection circuit and semiconductor device using the same | |
| US6982591B2 (en) | Method and circuit for compensating for tunneling current | |
| US8648617B2 (en) | Semiconductor device and method of testing semiconductor device | |
| US20090140713A1 (en) | Regulator circuit for testing inherent performance of an integrated circuit | |
| TWI461959B (zh) | 輸出輸入介面裝置 | |
| US11327112B2 (en) | Semiconductor device for detecting characteristics of semiconductor element and operating method thereof | |
| US20200313664A1 (en) | Temperature sensors and methods of use | |
| JP7175555B2 (ja) | テスト回路及び半導体装置 | |
| KR100762899B1 (ko) | 반도체 메모리 장치 | |
| US11546066B2 (en) | Transmitter device and calibration method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171117 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171117 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100127 Termination date: 20190731 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |