TWI461959B - 輸出輸入介面裝置 - Google Patents

Description

輸出輸入介面裝置

本發明是有關於一種輸出輸入介面裝置，且特別是有關於一種複合傳輸類比信號以及數位信號的輸出輸入介面裝置。

在習知的系統晶片(system on chip,SOC)中，其所具有的輸出輸入腳位通常可以分成傳輸數位信號的數位輸出輸入腳位，以及傳輸類比信號的類比輸出輸入腳位。其中，數位輸出輸入腳位常用來進行韌體(firmware)的開發、晶片的測試以及/或晶片除錯時的信號傳輸。而的類比輸出輸入腳位則可以用來作為晶片中的類比信號的監測，或也可以做為進行晶片除錯時的類比信號傳輸。

請參照圖1繪示習知的系統晶片100的腳位配置圖。其中，系統晶片100中包括有數位核心電路110以及類比核心電路120。而數位核心電路110以及類比核心電路120分別耦接至數位輸出輸入銲墊111以及類比輸出輸入銲墊112，並分別透過數位輸出輸入銲墊111以及類比輸出輸入銲墊112來進行數位以及類比的信號傳輸的動作。這些數位輸出輸入銲墊111以及類比輸出輸入銲墊112通常被配置在系統晶片100周圍，並佔去一定大小的面積。在半導體製程尺寸越來越小的情況下，這些數位輸出輸入銲墊111以及類比輸出輸入銲墊112所佔去的晶片面積並不能有效的被縮小而發生了所謂的銲墊限制(pad limit)(亦即晶片面積被銲墊多寡所主導，與其中核心電路大小無關)的狀態，而造成的成本的增加。另外，為了節省系統晶片100的封裝成本，系統晶片100的銲墊數量也受到了限制，因此，如何有小縮減銲墊的總數，成為本領域具通常知識者的重要課題。

本發明提供一種輸出輸入介面裝置，可透過相同的輸出輸入銲墊來進行數位信號或類比信號的傳輸動作。

本發明提出一種輸出輸入介面裝置，包括數位輸出輸入控制電路、邏輯運算電路、類比核心電路、開關以及電壓偏移電路。數位輸出輸入控制電路耦接晶片的輸出輸入銲墊，接收數位輸出致能信號以藉由輸出輸入銲墊來傳送或接收傳輸信號。邏輯運算電路耦接數位輸出輸入控制電路，用以產生數位輸出致能信號以及類比輸出輸入致能信號。開關串接在輸出輸入銲墊與類比核心電路間，開關接收並依據控制信號以導通或斷開。電壓偏移電路耦接邏輯運算電路，接收並轉移類比輸出輸入致能信號的電壓來產生控制信號。

在本發明之一實施例中，上述之電壓偏移電路調高類比輸出輸入致能信號的電壓準位以產生控制信號。

在本發明之一實施例中，上述之開關斷開時，數位輸出輸入控制電路藉由輸出輸入銲墊來傳送傳輸信號。

在本發明之一實施例中，上述之數位輸出輸入控制電路更耦接數位核心電路以及邏輯運算電路，數位核心電路由數位輸出輸入控制電路來傳送或接收傳輸信號。

在本發明之一實施例中，上述之輸出輸入介面裝置更包括校正電阻，串接在該輸出輸入銲墊以及參考電壓間，且類比核心電路包括參考電流產生器、電流供應器以及參考電流校正電路。參考電流產生器依據控制電壓來調整參考電流產生器產生的參考電流。電流供應器耦接參考電流產生器，並依據參考電流來產生至少一供應電流以及校正電流，其中，供應電流用以提供至類比核心電路中的至少類比核心子電路，並提供校正電流通過校正電阻。參考電流校正電路耦接校正電阻以及參考電流產生器，依據比較控制電壓以及校正電阻上的電壓來使參考電流產生器調整控制電壓。

基於上述，本發明將數位核心電路以及類比核心電路進行系統晶片內外的信號傳輸的銲墊整合在一起，有效降低系統晶片的銲墊總數。在本發明的實施例中，則更提出一種類比核心電路的校正電路，來透過共用的輸出輸入銲墊以對類比核心電路的參考電流進行校正，提升系統晶片中，類比核心電路的準確度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖2，圖2繪示本發明一實施例的輸出輸入介面裝置200的示意圖。輸出輸入介面裝置200包括數位輸出輸入控制電路210、邏輯運算電路220、類比核心電路230、電壓偏移電路240以及開關SW1。數位輸出輸入控制電路210耦接晶片的輸出輸入銲墊270以及邏輯核心電路290，數位輸出輸入控制電路210接收數位輸出致能信號OEN以藉由輸出輸入銲墊270來傳送或接收傳輸信號。仔細一點來說明，當數位輸出致能信號OEN為致能狀態(例如為邏輯準位“0”)時，數位輸出輸入控制電路210會將邏輯核心電路290所傳出的傳輸信號SOU至輸出輸入銲墊270，並藉此將傳輸信號SOU傳出至晶片外部。當然，在此狀態下，數位輸出輸入控制電路210也可以將晶片外部傳至輸出輸入銲墊270的傳輸信號SIN，轉傳至邏輯核心電路290。

當然，上述的數位輸出致能信號OEN為致能狀態為邏輯準位“0”僅只是一個範例，設計者可以自行設定致能狀態的數位輸出致能信號OEN的邏輯準位。

在本實施例中，數位輸出致能信號OEN由邏輯運算電路220所提供，並且，在當晶片要透過輸出輸入銲墊270傳送出邏輯核心電路290所產生的傳輸信號SOU時，邏輯運算電路220會產生致能狀態的數位輸出致能信號OEN。相對的，當晶片要透過輸出輸入銲墊270傳輸類比核心電路230所產生的傳輸信號AIO時，邏輯運算電路220會產生禁能狀態的數位輸出致能信號OEN。也就是說，當晶片例如要進行韌體(firmware)的開發、晶片的測試以及/或晶片除錯時，邏輯運算電路220可以產生狀態的數位輸出致能信號OEN。

電壓偏移電路240耦接至邏輯運算電路220。電壓偏移電路240接收並轉移類比輸出輸入致能信號AEN的電壓來產生控制信號CTR。值得注意的是，在本實施例中，類比核心電路230以及數位核心電路220所分別接收的電源電壓VDDIO以及VDD是不相同的，其中，電源電壓VDDIO的電壓值例如是大於電源電壓VDD。而電壓偏移電路240則是用來針對由邏輯運算電路220所產生的類比輸出致能信號AEN進行電壓偏移的動作，來產生在電源電壓VDDIO及接地電壓間轉態的控制信號CTR，在此，接地電壓例如是0伏特。

在此，類比輸出致能信號AEN同樣可以由邏輯運算電路220所提供。並且，在當晶片要透過輸出輸入銲墊270來與類比核心電路230進行傳輸信號AIO的傳輸動作時，邏輯運算電路220會產生致能狀態的類比輸出致能信號AEN。相對的，當晶片不要透過輸出輸入銲墊270傳輸類比核心電路230所產生的傳輸信號AIO時，邏輯運算電路220會產生禁能狀態的類比輸出致能信號AEN。也就是說，當要進行晶片中的類比信號的監測，或是進行晶片除錯時的類比信號傳輸時，邏輯運算電路220可以產生致能狀態的類比輸出致能信號AEN。

開關SW1串接在輸出輸入銲墊270以及類比核心電路230的耦接路徑間。開關SW1受控於控制信號CTR以導通或斷開。在本實施例中，當類比輸出致能信號AEN被設定為致能狀態時，對應產生的控制信號CTR會使開關SW1被導通，並導通輸出輸入銲墊270以及類比核心電路230的耦接路徑。如此一來，由類比核心電路230所產生或由外部藉由輸出輸入銲墊270傳至的傳輸信號AIO可以有效的在輸出輸入銲墊270以及類比核心電路230間進行傳輸。值得注意的是，在此同時，邏輯運算電路220會產生禁能狀態的數位輸出致能信號OEN，並使邏輯核心電路290傳送傳輸信號SOU至輸出輸入銲墊270的路徑被切斷。

附帶一提的，由於傳輸信號AIO的電壓振幅最大是會介於電源電壓VDDIO以及接地電壓間，因此，為使傳輸信號AIO在經過開關SW1時不至於失真，開關SW1所接收的控制信號CTR可以是為被控制在於電源電壓VDDIO以及接地電壓間轉態的數位信號。

以下請參照圖3，圖3繪示本發明實施例的輸出輸入介面裝置200的另一實施方式。在本實施方式中，邏輯運算電路220可以被內建在邏輯核心電路290。而關於本實施方式的動作細節，則與圖2繪示的實施例相同，以下恕不多贅述。

請參照圖4，圖4繪示邏輯運算電路220的一實施方式。邏輯運算電路220包括及閘AND以及反向器INV。及閘AND的第一輸入端接收數位輸出控制信號OEN_d，及閘AND的輸出端產生數位輸出致能信號OEN。反向器INV的輸出端耦接至及閘AND的第二輸入端，反向器INV的輸入端接收類比輸出輸入致能信號AEN。類比輸出輸入致能信號AEN則由邏輯核心電路290來提供。

請參照圖5，圖5繪示本發明實施例的輸出輸入介面裝置200的再一實施方式的部份電路圖。在本實施方式中，輸出輸入介面裝置200可用來提供進行晶片內部的類比核心電路230所產生的參考電流的校正動作。在本實施方式中，輸出輸入介面裝置200更包括校正電阻REXT，其中，校正電阻REXT串接在輸出輸入銲墊270以及參考電壓VREF間。並且，類比核心電路230包括參考電流產生器231、電流供應器232以及參考電流校正電路233。參考電流產生器231依據控制電壓V1來調整參考電流產生器231產生的參考電流I1。

在本實施方式中，參考電流產生器231包括能帶隙電壓產生器2311、運算放大器OPAMP、電晶體M1以及參考電阻RT。能帶隙電壓產生器2311產生固定電壓VF，並將固定電壓VF提供至運算放大器OPAMP的一輸入端。運算放大器OPAMP的另一輸入端耦接至電晶體M1的第二端，而電晶體M1的第一端接收電源電壓VDD，且電晶體M1的控制端接至運算放大器OPAMP的輸出端。參考電阻RT串接在電晶體M1的第二端及參考電壓VREF間，參考電壓VREF可以是接地電壓。其中，參考電流產生器231所產生的參考電流I1由電晶體M1的第一端流向其第二端，參考電流I1並流經參考電阻RT以產生控制電壓V1。並且，參考電阻RT是一個可變電阻，參考電阻RT的電阻值可以依據參考電流校正電路233利用比較控制電壓V1以及校正電阻RT上的電壓所產生的比較結果來進行調整。

電流供應器232耦接參考電流產生器231，並依據參考電流I1來產生一個會一個以上的供應電流I3~In以及校正電流IC。其中，電流供應器232包括電晶體M2、M3以及M4。其中，電晶體M2以及M3的第二端分別提供供應電流I3~In，電晶體M2以及M3的第一端共同耦接至電源電壓VDD，且電晶體M2以及M3的控制端則共同耦接至電晶體M1的控制端。透過電晶體M2與電晶體M1間的長寬比的比值，則可以調整供應電流I3以及參考電流I1的比值。同理，透過電晶體M3與電晶體M1間的長寬比的比值，則可以調整供應電流In以及參考電流I1的比值。

其中，供應電流I3~In分別用來提供給類比核心電路230中的類比核心子電路2321~232P。

另外，電晶體M4的第一端耦接至電源電壓VDD，其控制端與電晶體M1~M3的控制端相耦接，而電晶體M4的第二端則提供校正電流IC。在進行參考電流I1的校正動作時，開關SW1對應被導通，因此，電晶體M4的第二端會透過開關SW1連接到校正電阻REXT，並使校正電流IC流經校正電阻REXT以使電晶體M4的第二端產生電壓V2。

參考電流校正電路233包括比較器CMP以及校正邏輯電路2331。比較器CMP的第一輸入端耦接電晶體M4的第二端，比較器CMP的第二輸入端耦接運算放大器OPAMP的第二輸入端。校正邏輯電路2331耦接比較器CMP的輸出端，並依據比較器CMP的輸出端產生的比較結果來產生電阻調整信號CR。其中，電阻調整信號CR被提供至參考電阻RT，以調整參考電阻RT的電阻值。

在此，關於透過電阻調整信號CR來進行參考電阻RT的電阻值調整方面，其中，參考電阻RT可以由多個子電阻串連而成，而各個子電阻都配置有一個與之並連的開關。透過電阻調整信號CR來控制各開關的導通或斷開狀態，就可以有效的調整參考電阻RT的電阻值。類似上述說明的電阻值的調整方式應為本領域具通常知識者所熟知的技術，在此恕不多繁述。

綜上所述，本發明透過開關的導通或斷開的動作，來使輸出輸入介面裝置所連接的輸出輸入銲墊可以在不同的晶片使用狀態下，使晶片中的類比核心電路或數位核心電路透過共用的輸出輸入銲墊進行傳輸信號的傳輸動作。如此一來，晶片上的銲墊數量將可以有效的被減少，除可降低封裝腳位的數量，也可以降低晶片的面積，大幅提升產品的成本競爭力。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．系統晶片

110．．．數位核心電路

120．．．類比核心電路

111．．．數位輸出輸入銲墊

112．．．類比輸出輸入銲墊

200．．．輸出輸入介面裝置

210．．．數位輸出輸入控制電路

220．．．邏輯運算電路

230．．．類比核心電路

240．．．電壓偏移電路

270．．．輸出輸入銲墊

290．．．邏輯核心電路

231．．．參考電流產生器

232．．．電流供應器

233．．．參考電流校正電路

2321~232P．．．類比核心子電路

2331．．．校正邏輯電路

OEN．．．數位輸出致能信號

SW1．．．開關

SIN、SOU、AIO．．．傳輸信號

AEN．．．類比輸出致能信號

CTR．．．控制信號

VDD、VDDIO．．．電源電壓

AND．．．及閘

INV．．．反向器

OEN_d．．．數位輸出控制信號

REXT．．．校正電阻

VREF．．．參考電壓

V1．．．控制電壓

V2．．．電壓

I1．．．參考電流I1

2311．．．能帶隙電壓產生器

OPAMP．．．運算放大器

M1~M4．．．電晶體

RT．．．參考電阻

I3~In．．．供應電流

IC．．．校正電流

CMP．．．比較器

圖1繪示習知的系統晶片100的腳位配置圖。

圖2繪示本發明一實施例的輸出輸入介面裝置200的示意圖。

圖3繪示本發明實施例的輸出輸入介面裝置200的另一實施方式。

圖4繪示邏輯運算電路220的一實施方式。

圖5繪示本發明實施例的輸出輸入介面裝置200的再一實施方式的部份電路圖。

200．．．輸出輸入介面裝置

210．．．數位輸出輸入控制電路

220．．．邏輯運算電路

230．．．類比核心電路

240．．．電壓偏移電路

270．．．輸出輸入銲墊

290．．．邏輯核心電路

OEN．．．數位輸出致能信號

SW1．．．開關

SIN、SOU、AIO．．．傳輸信號

AEN．．．類比輸出致能信號

CTR．．．控制信號

VDD、VDDIO．．．電源電壓

Claims (13)

1. 一種輸出輸入介面裝置，內建於一晶片，包括：一數位輸出輸入控制電路，耦接該晶片的一輸出輸入銲墊，接收一數位輸出致能信號以藉由該輸出輸入銲墊來傳送或接收一傳輸信號；一邏輯運算電路，耦接該數位輸出輸入控制電路，用以產生該數位輸出致能信號以及一類比輸出輸入致能信號；一類比核心電路；一開關，串接在該輸出輸入銲墊與該類比核心電路間，該開關接收並依據一控制信號以導通或斷開；以及一電壓偏移電路，耦接該邏輯運算電路，接收並轉移該類比輸出輸入致能信號的電壓來產生該控制信號。
2. 如申請專利範圍第1項所述之輸出輸入介面裝置，其中該類比輸出輸入致能信號與該數位輸出致能信號的相位相反。
3. 如申請專利範圍第1項所述之輸出輸入介面裝置，其中該電壓偏移電路調高該類比輸出輸入致能信號的電壓準位以產生該控制信號。
4. 如申請專利範圍第1項所述之輸出輸入介面裝置，其中該開關斷開時，該數位輸出輸入控制電路藉由該輸出輸入銲墊來傳送該傳輸信號。
5. 如申請專利範圍第1項所述之輸出輸入介面裝置，其中該開關導通時，該類比核心電路透過該開關來傳送或接收該傳輸信號。
6. 如申請專利範圍第1項所述之輸出輸入介面裝置，其中該數位輸出輸入控制電路更耦接一數位核心電路以及該邏輯運算電路，該數位核心電路由該數位輸出輸入控制電路來傳送或接收該傳輸信號。
7. 如申請專利範圍第6項所述之輸出輸入介面裝置，其中該邏輯運算電路內建在該數位核心電路中。
8. 如申請專利範圍第1項所述之輸出輸入介面裝置，其中該邏輯運算電路包括：一及閘，其第一輸入端接收一數位輸出控制信號，其輸出端產生該數位輸出致能信號；以及一反向器，其輸出端耦接至該及閘的第二輸入端，該反向器的輸入端接收該類比輸出輸入致能信號。
9. 如申請專利範圍第1項所述之輸出輸入介面裝置，該輸出輸入介面裝置更包括：一校正電阻，串接在該輸出輸入銲墊以及一參考電壓間，而其中該類比核心電路則包括：一參考電流產生器，依據一控制電壓來調整該參考電流產生器產生的一參考電流；一電流供應器，耦接該參考電流產生器，並依據該參考電流來產生至少一供應電流以及一校正電流，其中該供應電流用以提供至該類比核心電路中的至少一類比核心子電路，並提供該校正電流通過該校正電阻；以及一參考電流校正電路，耦接該校正電阻以及該參考電流產生器，依據比較該控制電壓以及該校正電阻上的電壓來使該參考電流產生器調整該控制電壓。
10. 如申請專利範圍第9項所述之輸出輸入介面裝置，其中該參考電流產生器包括：一能帶隙電壓產生器，產生一固定電壓；一運算放大器，其第一輸入端接收該固定電壓；一第一電晶體，具有第一端、第二端以及控制端，其第一端接收一電源電壓，其第二端耦接至該運算放大器的第二輸入端，其控制端耦接該運算放大器的輸出端；一參考電阻，串接在該第一電晶體的第二端及該參考電壓間，其中，該參考電流由該第一電晶體的第一端流向其第二端，該參考電流並流經該參考電阻以產生該控制電壓。
11. 如申請專利範圍第10項所述之輸出輸入介面裝置，其中該參考電阻為可變電阻，且該參考電阻的電阻值依據該參考電流校正電路比較該控制電壓以及該校正電阻上的電壓的比較結果來進行調整。
12. 如申請專利範圍第10項所述之輸出輸入介面裝置，其中該電流供應器包括：至少一第二電晶體，具有第一端、第二端以及控制端，其第一端耦接該電源電壓，其第二端產生該供應電流，其控制端耦接該第一電晶體的控制端；以及一第三電晶體，具有第一端、第二端以及控制端，其第一端耦接該電源電壓，其第二端產生該校正電流，其控制端耦接該第一電晶體的控制端。
13. 如申請專利範圍第12項所述之輸出輸入介面裝置，其中該參考電流校正電路包括：一比較器，其第一輸入端耦接該第三電晶體的第二端，其第二輸入端耦接該運算放大器的第二輸入端；以及一校正邏輯電路，耦接該比較器的輸出端，並依據該比較器的輸出端產生的比較結果來產生一電阻調整信號，其中，該電阻調整信號被提供至該參考電阻，以調整該參考電阻的電阻值。