CN106443420B - 一种空间飞行器信息处理单元辐射退化测量装置及方法 - Google Patents

一种空间飞行器信息处理单元辐射退化测量装置及方法 Download PDF

Info

Publication number
CN106443420B
CN106443420B CN201610783052.XA CN201610783052A CN106443420B CN 106443420 B CN106443420 B CN 106443420B CN 201610783052 A CN201610783052 A CN 201610783052A CN 106443420 B CN106443420 B CN 106443420B
Authority
CN
China
Prior art keywords
counter
ring vibration
control module
output
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610783052.XA
Other languages
English (en)
Other versions
CN106443420A (zh
Inventor
彭宇
马宁
王少军
刘大同
厉明坤
彭喜元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN201610783052.XA priority Critical patent/CN106443420B/zh
Publication of CN106443420A publication Critical patent/CN106443420A/zh
Application granted granted Critical
Publication of CN106443420B publication Critical patent/CN106443420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31915—In-circuit Testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Geophysics And Detection Of Objects (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及一种空间飞行器信息处理单元辐射退化测量装置及方法，为了解决现有技术的测试方法需要外接测量设备，不适合卫星上的实际使用情况的问题，本发明提出一种空间飞行器信息处理单元辐射退化测量装置，包括环振组、输出选择开关、计数器、定时器、测量控制模块以及输出总线接口，输出选择开关用于从所有环振单元中选择一个为计数器提供频率信号，频率信号用于反映FPGA器件的退化程度；定时器达到定时时长后，向计数器及测量控制模块发送停止信号；测量控制模块能够向计数器以及定时器发送启动信号；输出总线接口用于将测量控制模块中的频率信号读取至总线。本发明还包括一种空间飞行器信息处理单元辐射退化测量方法。本发明适用于空间飞行器。

Description

一种空间飞行器信息处理单元辐射退化测量装置及方法
技术领域
本发明涉及一种空间飞行器性能测量方法，具体涉及一种空间飞行器信息处理单元辐射退化测量装置及方法。
背景技术
近些年，FPGA在国内外的航天航空领域中有了越来越广泛应用。早在1996年美国航天局发射的Pathfinder中，FPGA就承担了控制，数据管理，电源管理等重要功能。2002年12月在澳大利亚发射的FEDSAT-1卫星第一次将FPGA的可重构技术应用于航天飞行器。在2003年，SRAM型FPGA被用于火星探测器MarsRover，完成了对关键点火设备和马达设备的控制，更是引起了航天领域的广泛关注。随着FPGA的性能不断提高，其已经被广泛应用于航天领域，据统计，截至到2010年，FPGA在国内外60多个深空探测以及卫星项目中都得到了应用。
众所周知，外太空环境中充斥着大量的宇宙射线，空间辐射环境对电子系统的影响是不可忽视的。据卫星资料统计，其异常记录中有70％是由空间辐射环境引起的。SRAM型的FPGA在空间应用表明，其抗辐射能力较弱。
由于卫星所处的轨道不同,空间电子设备受到的辐射影响也不相同。现有技术中，在众多的辐射效应中，有一类长期辐照下产生的累积电离损伤称为总剂量效应(Totalionizing dose，TID)。从宏观角度总剂量效应可以描述为单个MOS管的阈值电压漂移、漏电流增大、跨导特性退化等，而从微观角度应归因于氧化层陷阱对载流子的俘获和氧化层半导体界面陷阱密度的增加。总剂量效应最主要的表现为芯片工作电流增大，同时还会影响信号的延迟时间，电平的上升下降时间等。
现有技术的测量工作电流的总剂量效应测试方法，需外接测量设备，并不适合卫星上的实际使用情况。因此，需要一种新的测量方法，来解决现有技术的缺陷。
发明内容
本发明的目的是为了解决现有技术的测试方法需要外接测量设备，不适合卫星上的实际使用情况的缺点，而提出一种空间飞行器信息处理单元辐射退化测量装置及方法。
一种空间飞行器信息处理单元辐射退化测量装置，所述装置设置在飞行器的FPGA器件的内部；所述装置包括环振组、输出选择开关、计数器、定时器、测量控制模块以及输出总线接口，其中，所述环振组至少包含一个环振单元，所述输出选择开关用于通过地址改变从所有环振单元中选择一个为所述计数器提供频率信号，所述频率信号用于反映FPGA器件的退化程度；所述定时器被配置成具有预定的定时时长，当达到所述定时时长后，向所述计数器以及所述测量控制模块发送停止信号；所述测量控制模块被设置为能够向所述计数器以及所述定时器发送启动信号，用于在接收到所述停止信号后从所述计数器读取频率信号；所述测量控制模块还用于向所述输出选择开关发送环振选择控制信号，以使所述输出选择开关发生所述地址改变；所述输出总线接口用于将测量控制模块中的频率信号读取至总线。
本发明还包括一种空间飞行器信息处理单元辐射退化测量装置的测量方法，包括：
步骤一：测量控制模块在接收到总线接口模块传递的测量启动信号和测量定时时长参数L后，将所述参数L写入至定时器，并将环振组中的环振地址A设置为0；
步骤二：控制输出选择开关选择环振组中的环振地址A的环振输出，并向控制器和定时器发送启动信号；
步骤三：所述定时器在经过参数L对应的时长后，向所述计数器以及所述测量控制模块发送停止信号；所述计数器接收到所述停止信号后停止计数；所述测量控制模块在接收到所述停止信号后，从所述计数器中读取计数结果，并将所述计数结果写入所述缓存模块的存储地址中；
步骤四：判断环振地址A是否达到实际环振个数，若未达到，则将环振地址A加1，并进入步骤二；若达到，则进入步骤五；
步骤五：结束测试，并等待测试结果由总线接口模块被读出。
本发明的有益效果为：可以设计实现内嵌于FPGA工作电路内部的测量电路，对原信息处理平台不会产生重量、电路复杂度等方面的影响，同时本方法不需要在外部设置额外的电路，因此需要的额外功耗及FPGA资源少，使用的资源占FPGA总资源的0.5％以下，对空间飞行器的信息处理平台不会带来不利影响。
附图说明
图1为本发明实施例的空间飞行器信息处理单元辐射退化测量装置的结构示意图；
图2为本发明实施例的空间飞行器信息处理单元辐射退化测量装置的每个环振单元内部的电路结构图；
图3为本发明实施例的空间飞行器信息处理单元辐射退化测量方法的流程图；
图4为本发明实施例的辐射前后性能测试一致分布的性能对比图。
具体实施方式
本发明通过测量频率变化来检测测量FPGA的退化程度，由于FPGA是由MOS构建而成的，MOS管的栅极在空间辐射条件下其内部会逐渐的积累电荷，导致MOS管阈值电压变化，该电压的变化是FPGA性能退化的根本原因。同时，该阈值电压的变化会同时体现在FPGA内部门电路的传输延时的变化，门电路传输延时的变化可以通过自激震荡的频率来测量，因此本发明通过测量振荡器的频率来反映飞行器内部FPGA的退化程度。
本发明采用在FPGA芯片内部构建一组环形振荡器，产生自激振荡，测试频率，从而实现对器件内部延时的测试，完成对器件在空间中性能退化的量化测试。由于环振数量较多，且结构一致，为了构建的方便以及测试时的有序控制，将其行列对齐以矩阵的形式排列。为减少测试电路对器件资源的占用，本发明只使用一个频率测量模块(也称为测量控制模块)，故环振的频率需要依次测量，每一个环振因具有使能端，控制其起振与暂停。环振矩阵末端有一个输出端口，输出当前被测试环振的振荡波形。为了不使数据的测量和记录出现混乱，需要依次进行测量。构建控制模块以控制每个环振的起振与暂停，频率的测量以及数据的读写。整个控制模块的设计应是测试模块具有重复测量的功能。频率测量模块和储存单元分别对环振频率进行测量和结果保存，其中频率测量模块有一定的精度要求，需要结合技术指标对闸门时间进行设计。
下面说明本发明的具体实施方式。
具体实施方式一：本实施方式的空间飞行器信息处理单元辐射退化测量装置如图1所示，测量装置设置在飞行器的FPGA器件的内部，包括环振组10、输出选择开关20、计数器40、定时器30、测量控制模块50以及输出总线接口60，其中，所述环振组10包括至少一个环振单元，所述输出选择开关20用于通过地址改变从所有环振单元中选择一个为所述计数器40提供频率信号，所述频率信号用于反映FPGA器件的退化程度；所述定时器30被配置成具有预定的定时时长，当达到所述定时时长后，向所述计数器40以及所述测量控制模块50发送停止信号；所述测量控制模块50被设置为能够向所述计数器40以及所述定时器30发送启动信号，用于在接收到所述停止信号后从所述计数器40读取频率信号；所述测量控制模块50还用于向所述输出选择开关20发送环振选择控制信号，以使所述输出选择开关20发生所述地址改变；所述输出总线接口60用于将测量控制模块50中的频率信号读取至总线。
下面具体分析本实施方式的具体模块设计细节。
1、环振组10包括若干环振单元，每个环振单元内部的电路结构图如图2所示。为了减小测量的随机误差，环振组10采用M个环振进行多次测量，环振组10中环振的个数最小可为1，测量次数根据测量时间和测量精度的要求为从1至100000次均可。环形振荡器是利用门电路的固有传输延迟时间而构建的电路，将奇数个反相器首尾相接而成。该电路没有稳态，接通后就会处于自激振荡状态，振荡周期与其的固有传输延迟有关。
一般而言环形振荡器有两种构造方式，一种是由奇数个非门输出端和输入端首尾相接构成的闭合环状结构。另一种是由一个非门和多个延迟环节(例如buffer，缓冲器)构成的闭合环状结构。前者主要测试的是非门的延迟时间，而后一种主要测试的是延迟环节的延迟。
一个反相器首尾相接构成。根据环形振荡器的工作机理，通过对环路振荡周期的测量，可以推算出环路中所包含组件总的延迟值。假定某一时刻，非门输入端变为高电平，则非门输出端在非门延迟时间和反馈线延迟以后在时刻到达输入端，使输入端信号变为低电平。每经过非门输入端完成一个周期振荡，返回原始状态在反相器的输出端输出频率为的振荡信号。
本发明采用环形振荡器是奇数个非门首尾相连的模型。非门的个数需要视其实际振荡频率以及后续频率测量模块而定。如果环振中非门数量过少的话，其振荡频率会非常高，可能会导致目标芯片无法承受如此的频率而出现错误。相反如果非门数量较大的话，会占用大量的资源，同时也导致测量周期较长。因为要减小量化误差，保证后续频率测量的精度，测量时不得不延长测量的闸门时间，使得整个测试的速度变缓。本发明涉及的非门个数为5～255中的奇数均可。
2、输出选择开关20：由于采用的测量频率电路同时只能测试单个环振的输出频率，因此，需要对环振组10的输出进行选择。设计输出选择开关20对其选择，采用将环振组10的每一路输出与选择开关的控制位进行按位与操作，输出选择开关20的控制位在同一时刻只有一个位为1其余均为0，因此环振组10的输出通过输出选择开关20的选择后仅有1个通道有效输出到环振周期计数器模块中，从而实现对环振组10的输出选择。
3、计数器：即环振周期计数器。由于环振输出频率较高，在FPGA内部，若直接使用某已知频率时钟作为驱动时钟进行计数环振的输出周期内的计数值而得到环振延时的方式很不精确。因此环振周期计数器采用的驱动时钟为环振组的输出自激振荡时钟，使用该时钟作为计数驱动时钟，在设定的时间长度内计数，当收到来自测量控制模块的启动计数信号后，环振周期计数器从0开始累加计数；当接收到来自定时器的停止信号后，则停止环振周期计数器累加。
4、定时器：由于对环振的周期测量采用环振的输出信号作为时钟驱动计数进行计数，因此为了得到环振的周期，需要测的环振周期计数器的实际计数总时长。采用定时器30进行控制环振周期计数器的计数总时长。定时器30在启动前将接收到来自测量控制模块50的定时时长参数L。定时器30与环振周期计数器同时接收到启动信号，定时器30内部的计数模块在外部标准时钟的驱动下由0开始计数累加，当该计数值达到设定的定时时长L时，将停止累加，并同时向环振周期计数器和测量控制模块50写入停止信号。
5、测量控制模块：测量控制模块50实现对环振组10的环振选择及定时器、环振周期计数器的控制。具体过程如图2所示。具体步骤在具体实施方式六中给出。
6、结果缓存模块：为了实现环振测试结果的快速读出，减少总线开销，将环振测试结果统一存储到片内的存储器中，等待所有的测试完成，统一读取。若不考虑数据读取速率，结果缓存模块70可以取消，在每个环振测试完成并将结果送出后，在进行下一环振的测试。
7、总线接口模块：即输出总线接口60，总线接口模块为方便环振结果可以被方便的读出，并不限定于某一特定的总线接口类型，只要与空间信息处理单元内部系统相兼容即可。
具体实施方式二：本实施方式与具体实施方式一不同的是：空间飞行器信息处理单元辐射退化测量装置还可以包括结果缓存模块70，用于缓存所述测量控制模块中存储的频率信号。
这样设置的好处是，可以实现环振测试结果的快速读出，减少总线开销，将环振测试结果统一存储到片内的存储器中，等待所有的测试完成，统一读取。若不考虑数据读取速率，结果缓存模块70可以取消，在每个环振测试完成并将结果送出后，在进行下一环振的测试。
其它步骤及参数与具体实施方式一相同。
具体实施方式三：本实施方式与具体实施方式一或二不同的是：所述环振单元包括奇数个非门，所述非门间首尾相连，首个非门的输入端与最后一个非门的输出端连接后与所述输出选择开关连接。
其它步骤及参数与具体实施方式一或二相同。
具体实施方式四：本实施方式与具体实施方式一至三之一不同的是：非门的个数为5至255中的任意奇数。
其它步骤及参数与具体实施方式一至三之一相同。
具体实施方式五：本实施方式与具体实施方式一至四之一不同的是：输出选择开关20通过地址改变从所有环振单元中选择一个为计数器提供频率信号具体为，每一个环振单元与输出选择开关20的控制位进行按位与操作，使得输出选择开关20的控制位在同一时刻只有一个位为1，其余位为0。
其它步骤及参数与具体实施方式一至四之一相同。
具体实施方式六：本实施方式提供一种基于具体实施方式一至五中任一的空间飞行器信息处理单元辐射退化测量装置的测量方法，如图3所示，包括：
步骤一：测量控制模块在接收到总线接口模块传递的测量启动信号和测量定时时长参数L后，将所述参数L写入至定时器，并将环振组中的环振地址A设置为0；
步骤二：控制输出选择开关选择环振组中的地址A的环振输出，并向控制器和定时器发送启动信号；
步骤三：所述定时器在经过参数L对应的时长后，向所述计数器以及所述测量控制模块发送停止信号；所述计数器接收到所述停止信号后停止计数；所述测量控制模块在接收到所述停止信号后，从所述计数器中读取计数结果，并将所述计数结果写入所述缓存模块的存储地址A中；
步骤四：判断环振地址A是否达到实际环振个数，若未达到，则将环振地址A加1，并进入步骤二；若达到，则进入步骤五；
步骤五：结束测试，并等待测试结果由总线接口模块被读出。
在完成器件内部传输延时的测试后，通过结果分析，可以得到器件的性能退化量化指标。在器件未发生辐射退化时，对器件进行测量，得到的环振周期为T0，在经过一定时间的辐射下的工作后，使用本发明方法对器件进行实时的测量，得到相同的环振其周期为Tt，则性能退化百分比为：P＝(Tt–T0)/T0。
经过在Xilinx ZYNQ系列器件上进行验证，得到本发明方法的对比经过40K rad(Si)剂量辐射前后性能测试一致分布如图4所示，其一致性较好，可以看出其性能退化约为6％。
在应用本发明进行退化测量时，单个环振应用条件下，反向器个数为5的条件下，消耗资源如下表所示：
由上表可以看出，在该条件下，额外消耗器件内部资源小于0.2％，对器件的功耗和资源影响，基本可忽略不计。
本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，本领域技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (2)

1.一种空间飞行器信息处理单元辐射退化测量装置，其特征在于：
所述装置设置在飞行器的FPGA器件的内部；
所述装置包括环振组、输出选择开关、计数器、定时器、测量控制模块以及输出总线接口，其中，所述环振组包括至少一个环振单元，所述输出选择开关用于通过地址改变从所有环振单元中选择一个为所述计数器提供频率信号，所述频率信号用于反映FPGA器件的退化程度；所述定时器被配置成具有预定的定时时长，当达到所述定时时长后，向所述计数器以及所述测量控制模块发送停止信号；所述测量控制模块被设置为能够向所述计数器以及所述定时器发送启动信号，用于在接收到所述停止信号后从所述计数器读取频率信号；所述输出总线接口用于将测量控制模块中的频率信号读取至总线；
所述环振单元包括奇数个非门，所述非门间首尾相连，首个非门的输入端与最后一个非门的输出端连接后与所述输出选择开关连接；所述非门的个数为5至255中的任意奇数，且非门的排列形式为行列对齐的矩阵形式；
所述装置还包括结果缓存模块，用于缓存所述测量控制模块中存储的频率信号；
所述输出选择开关通过地址改变从所有环振单元中选择一个为所述计数器提供频率信号具体为，每一个所述环振单元与所述输出选择开关的控制位进行按位与操作，使得输出选择开关的控制位在同一时刻只有一个位为1，其余位为0；
所述计数器采用的驱动时钟为环振组的输出自激振荡时钟。
2.一种基于权利要求1所述的空间飞行器信息处理单元辐射退化测量装置的测量方法，其特征在于，包括：
步骤一：测量控制模块在接收到输出总线接口传递的测量启动信号和测量定时时长参数L后，将所述参数L写入至定时器，并将环振组中的环振地址A设置为0；
步骤二：控制输出选择开关选择环振组中的环振地址A的环振输出，并向控制器和定时器发送启动信号；
步骤三：所述定时器在经过参数L对应的时长后，向所述计数器以及所述测量控制模块发送停止信号；所述计数器接收到所述停止信号后停止计时；所述测量控制模块在接收到所述停止信号后，从所述计数器中读取计数结果，并将所述计数结果写入所述缓存模块的存储地址中；
步骤四：判断环振地址A是否达到实际环振总数，若未达到，则将环振地址A加1，并进入步骤二；若达到，则进入步骤五；
步骤五：结束测试，并等待测试结果由输出总线接口被读出。
CN201610783052.XA 2016-08-30 2016-08-30 一种空间飞行器信息处理单元辐射退化测量装置及方法 Active CN106443420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610783052.XA CN106443420B (zh) 2016-08-30 2016-08-30 一种空间飞行器信息处理单元辐射退化测量装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610783052.XA CN106443420B (zh) 2016-08-30 2016-08-30 一种空间飞行器信息处理单元辐射退化测量装置及方法

Publications (2)

Publication Number Publication Date
CN106443420A CN106443420A (zh) 2017-02-22
CN106443420B true CN106443420B (zh) 2019-11-15

Family

ID=58091775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610783052.XA Active CN106443420B (zh) 2016-08-30 2016-08-30 一种空间飞行器信息处理单元辐射退化测量装置及方法

Country Status (1)

Country Link
CN (1) CN106443420B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3066613B1 (fr) * 2017-05-17 2019-07-19 Stmicroelectronics (Crolles 2) Sas Dispositif de mesure de doses de particules ionisantes
CN107219790A (zh) * 2017-06-02 2017-09-29 沈阳无距科技有限公司 基于zynq的飞控平台
CN116185132A (zh) * 2023-03-07 2023-05-30 矩阵时光数字科技有限公司 一种fpga内部自激振荡产生时钟信号的方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1687730A (zh) * 2005-06-14 2005-10-26 浙江中控技术股份有限公司 电容检测电路及电容式压力变送器
CN101833535A (zh) * 2010-04-29 2010-09-15 哈尔滨工业大学 一种用于可重构星载计算机的具有抗辐射功能的有限状态机
CN102508297A (zh) * 2011-10-08 2012-06-20 天津大学 多节点同步采集时间误差的精确测量和校正方法及装置
CN103092059A (zh) * 2012-12-24 2013-05-08 中国科学技术大学 基于反熔丝fpga的时间数字转换器及其温度漂移修正方法
CN103439644A (zh) * 2013-08-13 2013-12-11 哈尔滨工业大学 一种SRAM-based FPGA退化测试系统
CN105320014A (zh) * 2014-05-28 2016-02-10 中国人民解放军理工大学 基于巡检自愈的fpga空间应用抗辐射加固方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1687730A (zh) * 2005-06-14 2005-10-26 浙江中控技术股份有限公司 电容检测电路及电容式压力变送器
CN101833535A (zh) * 2010-04-29 2010-09-15 哈尔滨工业大学 一种用于可重构星载计算机的具有抗辐射功能的有限状态机
CN102508297A (zh) * 2011-10-08 2012-06-20 天津大学 多节点同步采集时间误差的精确测量和校正方法及装置
CN103092059A (zh) * 2012-12-24 2013-05-08 中国科学技术大学 基于反熔丝fpga的时间数字转换器及其温度漂移修正方法
CN103439644A (zh) * 2013-08-13 2013-12-11 哈尔滨工业大学 一种SRAM-based FPGA退化测试系统
CN105320014A (zh) * 2014-05-28 2016-02-10 中国人民解放军理工大学 基于巡检自愈的fpga空间应用抗辐射加固方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种基于环振的SRAM型FPGA延迟测试方法;杨金孝等;《微电子学》;20110630;第41卷(第3期);第470页第1栏第1段-第473页第1栏第1段 *

Also Published As

Publication number Publication date
CN106443420A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
CN106443420B (zh) 一种空间飞行器信息处理单元辐射退化测量装置及方法
US8072234B2 (en) Micro-granular delay testing of configurable ICs
US8164966B2 (en) Variable-loop-path ring oscillator test circuit and systems and methods utilizing same
CN101490575B (zh) 单粒子翻转测试电路及方法
US8401830B2 (en) Method and device for performing channel simulation
CN114397561B (zh) 时序错误检测电路、方法以及电子设备
US8290725B2 (en) Synchronized reconfiguration of measurement modules
US20010013111A1 (en) Programmable timing circuit for testing the cycle time of functional circuits on an integrated circuit chip
US8884637B2 (en) Method and apparatus for testing a memory device
CN105162649B (zh) 针对核电厂安全级网络性能指标的测试方法及其系统
CN103312566A (zh) 检测报文端口拥塞的方法及装置
CN104700900B (zh) 一种存储器单粒子翻转效应的检测系统及方法
CN106158044A (zh) Sram访问时间的测试电路与测试方法
CN103401734B (zh) 高速数据总线的信号质量调试的方法和装置
Yoneda et al. Seed ordering and selection for high quality delay test
CN104615829B (zh) 频率感知的快速dff软错误率评估方法与系统
Harutyunyan et al. Configurable verification IP for UART
CN103531250A (zh) 一种对rram器件的脉冲参数进行测试的电路
CN105207953A (zh) 一种用户流量的生成方法及装置
KR101957412B1 (ko) 새로운 버니어 지연선 디자인이 적용된 시간 디지털 변환기 및 보스트 회로 장치
CN100389425C (zh) 实现数模混合型集成电路验证的方法及装置
Velure A Digital Signal Processor for Particle Detectors: Design, Verification and Testing
Bogdanov et al. Toward automated testing of geo-distributed replica selection algorithms
Wang et al. A BIST scheme for FPGA interconnect delay faults
Kim et al. Fully programmable memory BIST for commodity DRAMs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant