CN109669823A - 基于改进型三模冗余系统的抗多位翻转错误芯片加固方法 - Google Patents

Abstract

本发明公开了一种基于改进型三模冗余系统的抗多位翻转错误芯片加固方法，涉及数字集成电路技术领域。本发明通过比较数字集成电路内部寄存器的状态值，进而判断发生单粒子翻转的寄存器，通过表决器，输出控制信号，将未发生单粒子翻转的数字集成电路的寄存器值复制到已发生单粒子翻转的寄存器，完成数字集成电路纠错的功能。

Description

基于改进型三模冗余系统的抗多位翻转错误芯片加固方法

技术领域

本发明涉及数字集成电路技术领域，尤其是涉及数字集成电路内核纠错机制技术领域，更具体的涉及一种基于改进型三模冗余系统的抗多位翻转错误芯片加固方法。

背景技术

随着近年来高速无线通信、高速数据采集和测量等应用的飞速发展，人们对SOC（System-on-Chip）的需求和研究越来越迫切,几乎所有的电子系统都集成了的数块甚至数十块SOC。SOC芯片的制造利用了大量的半导体材料，这些制作材料中的放射性杂质在衰变过程中会释放出带电粒子如α粒子，α粒子的电离效应导致粒子进入巧衬底时发生裂变，并产生电子空穴对。

通常情况下，集成电路发生单粒子翻转的几率随着集成电路工艺特征尺寸的缩小而增大，但当集成电路工艺的特征尺寸发展到亚深微米（0.18μm）领域后，单粒子发生翻转的几率逐渐趋向一个定值，这是因为特征尺寸的不断缩小使得电压降低趋于平稳，相邻节点之间短沟道效应共享的电荷增多，降低了节点电荷收集效率。随着工艺水平的不断进步，在单位芯片上可制作更多的MOS管，半导体中的杂质元素可能会与辐射到半导体内部的高能粒子放生反映产生高能量的二级粒子，导致出现多个节点的翻转称为MBU（Multiple-Bit-Upset），而且由于低功耗的需求，工作电压不断降低，使得节点状态更容易受到外界干扰而出现反转，更容易出现MBU。

根据SOC芯片的制造过程，传统上，可以从工艺级、器件级、版图级、电路级四个方面对芯片进行加固处理。首先，工艺级采用三阱或者四阱来制造芯片，有效防止跨器件的电荷传输，使得电路采集的电荷量仅限在ＭＯＳ管所在阱内产生。另外可以使用GaAs工艺制作芯片，然而，这些工艺价格非常昂贵。其次，器件级采用的方法有利用SOI工艺，可使得衬底部分产生的电荷无法被电极收集，从而减小了器件发生单粒子效应时的电荷量，然而，SOI工艺与主流CMOS工艺不兼容并且价格昂贵，流片成本高。再次，在版图级别中，可采用一些设计方法来提高器件的抗福射特性，比如控制氧化层厚度、渗杂浓度、结面积等，通过提高电路中易受到干扰的节点的电荷量，也就是增加表征高电平的电量的方式来增加电路的抗干扰能，这种方法的有代价是电容的增加势必会影响电路的速度、功耗和面积，这种方法用的并不多。最后，电路级采用的三模冗余（Triple-Modular-Redundancy, TMR）电路加固方法，这种方法将三个相同的模块连到一个表决器的输入端，由表决器选择所有模块中的绝大多数输出值作为最终的输出。这种传统TMR结构只对模块的输出进行判决，并不能适时检测模块内部的数据，会造成表决结果的迟滞，另外，这种结构只从表决结果选取未发生错误的模块输出，并不能对发生故障的模块进行寄存器修复。

发明内容

为了克服上述现有技术中存在的缺陷和不足，本申请提供了一种基于改进型三模冗余系统的抗多位翻转错误芯片的加固方法，本发明的发明目的在于，现有技术中当数字集成电路发生单粒子瞬态效应时，粒子辐射使电流脉冲发生在触发器等时序部件时，传播而来的扰动可能被触发器采样锁存，而造成存储信息发生电平翻转的问题；本发明通过比较数字集成电路内部寄存器的状态值，进而判断发生单粒子翻转的寄存器，通过表决器，输出控制信号，将未发生单粒子翻转的数字集成电路的寄存器值复制到已发生单粒子翻转的寄存器，完成数字集成电路纠错的功能。

为了解决上述现有技术中存在的问题，本申请是通过下述技术方案实现的：

基于改进型三模冗余系统的抗多位翻转错误芯片加固方法，其特征在于：为需要加固的模块增加两组电路结构相同的模块，将需要加固的模块与增加的两组模块内部的全部寄存器的值通过总线输出到独立的表决器中，所述独立的表决器由N-tap表决器阵列组成，三个模块内部中相同位置的寄存器对应表决器阵列中的一组子表决器；即模块中存在N个寄存器，则表决器阵列存在N组子表决器；所述子表决器对三组模块内部相同位置的寄存器的值进行异或运算，然后对三组模块内部相同位置的寄存器的值进行异或运算的结果分别进行与运算和或运算；得到该位置寄存器的故障检测判决信号；对三组模块内部的所有的寄存器的故障检测判决信号进行与运算和或运算，产生三组模块总体的判决结果，将判决结果输出到控制器，控制器根据判决结果的电平，选择进入恢复性调试状态或异常状态；

当进入可恢复性调试状态时，控制器将挑选两组未发生翻转的模块中的任意一组的正确数据，在一个时钟周期内，将挑选出的正确数据写入到发生翻转的模块中的所有寄存器中；

当发生异常状态时，控制器将根据判决结果，进入异常错误处理模式。异常处理包括停止该模块的时钟和中断该模块的供电两种方式。

当进入可恢复性调试状态时，控制器从独立的表决器中调用两组未发生翻转的模块中的任意一组模块的所有寄存器的值，将调用的寄存器的值，对应的写入到发生翻转的模块中的寄存器内。

所述的恢复性调试状态是指，三组模块中一组模块发生了翻转，其余两组模块没有发生翻转，则表示进入恢复性调试状态。

所述异常状态是指，三组模块中至少两组模块发生了翻转，或者寄存器值被锁定错误(单粒子锁定会导致这类错误,表现为写入正确值后依然出错)则表示为异常状态。

所述故障检测判决信号包括是否发生翻转信号和故障信号。

为更好的表述本申请的技术方案，具体举例如下：

指定三组模块为编号为A、B和C，指定三组模块A、B和C内的寄存器如下编号，每个模块内寄存器的总数为N：；；；

表决器阵列中的子表决器，对三组模块内部相同位置的寄存器的值进行异或运算，异或运算的结果表示为RA、RB、RC；然后对RA、RB、RC进行与运算和或运算，产生故障检测判决信号和，N组子表决器产生的故障检测判决信号表示为：和；对N位E信号和F信号分别进行与运算和或运算，产生总体的判决结果E和F；E表示可恢复性错误检出信号，F表示不可恢复性错误检出信号；当E=0，F=0时，表示系统未发生故障，当E=0，F=1时，系统发生可恢复性故障，当E=1，F=1，系统发生不可恢复故障；控制器根据EF的电平，选择进入恢复性调试状态和异常状态。

当发生可恢复性时，如由1翻转为0时，和并未发生翻转，表决器的输出结果如下，

此时，RA&RB=0，表决器中MUX选择A路数据，即A模块中的正确数据，此时E=0，F=1，系统进入可恢复性调试状态，控制器将控制A、B、C三个模块进入恢复状态，在一个时钟周期内将正确的数据写入所有寄存器。

当发生异常时，控制器将根据EF的信号，关断系统工作。

与现有技术相比，本申请所带来的有益的技术效果表现在：

1、传统的TMR系统通过比较模块的输出结果来判定是否发生错误。在本发明中，改进的三模冗余系统采用实时并行检测，通过核心模块区域的所有寄存器（N位）进行相互比较，产生实时判决结果。

2、传统的TMR结构，只能进行检测故障模块，当某一个模块发生故障后，不能将其恢复，只剩两个模块正常工作，再一次出错时，TMR系统失效。传统TMR系统在第二次发生错误时，系统就会失效，需要进入异常处理。本发明中的改进型TMR结构不仅可以检测故障，而且可以在出故障时，将未发生故障的寄存器数据复制到发生故障的模块中；在未发生异常状态时，保持三个模块都能够正常运行。

3、相比现有技术，本电路对传统的TMR进行改进，只有当三个镜像的寄存器中有两个同时出错才会出现系统失效。系统可靠性得到极大提高。可以有效消除多位翻转错误以及潜在的故障，故障检出概率100%，实时修复能力达到99%以上。

附图说明

图1为本发明三模冗余系统的基本原理图；

图2为本发明子表决器示意图。

具体实施方式

下面结合说明书附图，进一步说明本发明的技术方案。

本申请涉及的改进型三模冗余系统包括控制器、一组主模块、两组冗余模块和表决器阵列，控制器分别与主模块、冗余模块和表决器阵列建立通信连接，控制器用于接收表决器阵列的表决结果，对电路进行判断，控制器用于在电路进入恢复性调试状态时，调用表决器阵列中正确的数据，并将正确的数据写入到发生翻转的模块中的寄存器中；表决器阵列中包含有若干组子表决器，子表决器的数量与三组模块中的任意一组的寄存器的数量相同，子表决器用于接收三组模块中相同位置的寄存器的值，并对其值进行异或运算，并对异或运算的结果分别进行与运算和或运算，得出故障检测判决信号，并对三组模块中所有的寄存器的故障检测判决信号分别与运算和或运算，产生总体的判决结果。

本申请的基于改进型三模冗余系统的抗多位翻转错误芯片加固方法的技术方案，具体表现为：

为需要加固的模块增加两组电路结构相同的模块，将需要加固的模块与增加的两组模块内部的全部寄存器的值通过总线输出到独立的表决器中，所述独立的表决器由N-tap表决器阵列组成，三个模块内部中相同位置的寄存器对应表决器阵列中的一组子表决器；即模块中存在N个寄存器，则表决器阵列存在N组子表决器；所述子表决器对三组模块内部相同位置的寄存器的值进行异或运算，然后对三组模块内部相同位置的寄存器的值进行异或运算的结果分别进行与运算和或运算；得到该位置寄存器的故障检测判决信号；对三组模块内部的所有的寄存器的故障检测判决信号进行与运算和或运算，产生三组模块总体的判决结果，将判决结果输出到控制器，控制器根据判决结果的电平，选择进入恢复性调试状态或异常状态；

当进入可恢复性调试状态时，控制器将挑选两组未发生翻转的模块中的任意一组的正确数据，在一个时钟周期内，将挑选出的正确数据写入到发生翻转的模块中的所有寄存器中；

当发生寄存器值锁定的异常状态时，系统将通过停止该模块的时钟信号以及供电等方式隔离该模块,同时该模块的三模冗余变为双模冗余结构。当发生无法纠正的错误(两个模块同时出错)控制器将根据判决结果，重起系统。

当进入可恢复性调试状态时，控制器从独立的表决器中调用两组未发生翻转的模块中的任意一组模块的所有寄存器的值，将调用的寄存器的值，对应的写入到发生翻转的模块中的寄存器内。

所述的恢复性调试状态是指，三组模块中一组模块发生了翻转，其余两组模块没有发生翻转，则表示进入恢复性调试状态。

所述异常状态是指，三组模块中至少两组模块发生了翻转，则表示为异常状态。

所述故障检测判决信号包括是否发生翻转信号和故障信号。

为更好的表述本申请的技术方案，具体举例如下：

指定三组模块为编号为A、B和C，指定三组模块A、B和C内的寄存器如下编号，每个模块内寄存器的总数为N：；；；

表决器阵列中的子表决器，对三组模块内部相同位置的寄存器的值进行异或运算，异或运算的结果表示为RA、RB、RC；然后子表决器对RA、RB、RC进行与运算和或运算，产生故障检测判决信号和，N组子表决器产生的故障检测判决信号表示为：和；对N位E信号和F信号分别进行与运算和或运算，产生总体的判决结果E和F；E表示可恢复性错误检出信号，F表示不可恢复性错误检出信号；当E=0，F=0时，表示系统未发生故障，当E=0，F=1时，系统发生可恢复性故障，当E=1，F=1，系统发生异常状态，不可恢复；控制器根据EF的电平，选择进入恢复性调试状态和异常状态。

当发生可恢复性时，如由1翻转为0时，和并未发生翻转，表决器的输出结果如下，

此时，RA&RB=0，表决器中MUX选择A路数据，即A模块中的正确数据，此时E=0，F=1，系统进入可恢复性调试状态，控制器将控制A、B、C三个模块进入恢复状态，在一个时钟周期内将正确的数据写入所有寄存器。

当发生永久性故障时，控制器将根据EF的信号，关断系统工作。

Claims (5)

1.基于改进型三模冗余系统的抗多位翻转错误芯片加固方法，其特征在于：为需要加固的模块增加两组电路结构相同的模块，将需要加固的模块与增加的两组模块内部的全部寄存器的值通过总线输出到独立的表决器中，所述独立的表决器由N-tap表决器阵列组成，三个模块内部中相同位置的寄存器对应表决器阵列中的一组子表决器；即模块中存在N个寄存器，则表决器阵列存在N组子表决器；所述子表决器对三组模块内部相同位置的寄存器的值进行异或运算，然后对三组模块内部相同位置的寄存器的值进行异或运算的结果分别进行与运算和或运算；得到该位置寄存器的故障检测判决信号；对三组模块内部的所有的寄存器的故障检测判决信号进行与运算和或运算，产生三组模块总体的判决结果，将判决结果输出到控制器，控制器根据判决结果的电平，选择进入恢复性调试状态或异常状态；

当进入可恢复性调试状态时，控制器将挑选两组未发生翻转的模块中的任意一组的正确数据，在一个时钟周期内，将挑选出的正确数据写入到发生翻转的模块中的所有寄存器中；

当发生寄存器值锁定错误时,通过停止该模块的时钟或停止供电的方式隔离该子模块；当同时检测到两个相同寄存器同时出错的异常状态时，控制器将根据判决结果，重起系统。

2.如权利要求1所述的基于改进型三模冗余系统的抗多位翻转错误芯片加固方法，其特征在于：当进入可恢复性调试状态时，控制器从独立的表决器中调用两组未发生翻转的模块中的任意一组模块的所有寄存器的值，将调用的寄存器的值，对应的写入到发生翻转的模块中的寄存器内。

3. 如权利要求1所述的基于改进型三模冗余系统的抗多位翻转错误芯片加固方法，其特征在于： 所述的恢复性调试状态是指，三组模块中一组模块发生了翻转，其余两组模块没有发生翻转，则表示进入恢复性调试状态。

4.如权利要求1所述的基于改进型三模冗余系统的抗多位翻转错误芯片加固方法，其特征在于：所述异常状态是指，三组模块中至少两组模块发生了翻转，则表示为异常状态。

5.如权利要求1所述的基于改进型三模冗余系统的抗多位翻转错误芯片加固方法，其特征在于：所述故障检测判决信号包括是否发生翻转信号和故障信号。