CN113744787A - 一种sram型fpga用户寄存器单粒子翻转故障注入方法 - Google Patents

一种sram型fpga用户寄存器单粒子翻转故障注入方法 Download PDF

Info

Publication number
CN113744787A
CN113744787A CN202110850605.XA CN202110850605A CN113744787A CN 113744787 A CN113744787 A CN 113744787A CN 202110850605 A CN202110850605 A CN 202110850605A CN 113744787 A CN113744787 A CN 113744787A
Authority
CN
China
Prior art keywords
offset
register
fpga
bit stream
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110850605.XA
Other languages
English (en)
Other versions
CN113744787B (zh
Inventor
周东
汪路元
王翠莲
冯国平
刘崇华
曾连连
翟君武
吴伟
张溢
李珂
庞波
燕洪成
董方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Spacecraft System Engineering
Original Assignee
Beijing Institute of Spacecraft System Engineering
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Spacecraft System Engineering filed Critical Beijing Institute of Spacecraft System Engineering
Priority to CN202110850605.XA priority Critical patent/CN113744787B/zh
Publication of CN113744787A publication Critical patent/CN113744787A/zh
Application granted granted Critical
Publication of CN113744787B publication Critical patent/CN113744787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明公开一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，能够对SRAM型FPGA用户寄存器中的暂存值进行直接的修改，实现SRAM型FPGA用户寄存器的单粒子翻转故障的模拟。包括：分析用户寄存器控制参数的真值表，获得将用户寄存器直接设置为“0”或“1”的控制参数的真值表项。通过FPGA Editor工具修改网表文件中控制参数设置值，对比修改前后的配置码流，获得FPGA寄存器控制参数在配置位流中的准确偏移量。结合XDL文件中的寄存器X、Y坐标信息，得到FPGA代码中感兴趣寄存器的准确偏移量。从而可以通过SelcetMap或JTAG接口对感兴趣寄存器进行快速故障注入。大幅度提高SRAM型FPGA单粒子翻转故障注入效率和准确度，更有效地识别FPGA中用户寄存器单粒子翻转防护中的隐患。

Description

一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法
技术领域
本发明属于卫星电子系统技术领域，涉及一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法。
背景技术
为了满足大容量、高速、复杂信息处理、在轨可重构等要求，现有卫星电子系统中大量采用了SRAM型FPGA。SRAM型FPGA属于单粒子敏感器件，必须采取单粒子效应防护措施。
目前在卫星电子系统中，所采取的SRAM型FPGA的典型防护措施为定时刷新和三模冗余。在工程实施过程中，时常出现防护措施不到位的情况，例如：(1)刷新功能设计存在隐患，造成不刷新、刷新不完整、或误刷新的情况；(2)三模冗余设计存在缺陷，导致重要寄存器三模冗余设计不完整；(3)FPGA功能要求越来越复杂，但FPGA资源有限，只能选取部分重要寄存器进行三模冗余设计。而人为评估得到的重要寄存器可能存在偏差，导致重要寄存器遗漏，造成一定程度的单粒子翻转隐患。
开展SRAM型FPGA单粒子故障注入试验，可以识别上述设计隐患。现有技术中的单粒子故障注入系统，主要借助SelectMap或JTAG接口向SRAM型FPGA顺序或随机地注入配置数据故障码流。配置数据主要对应的是FPGA中的逻辑电路、连通状态等信息，通过配置数据顺序或随机的注入方式并不能准确快速地改变用户寄存器的暂存值。目前公开文献中均没有直接针对SRAM型FPGA用户寄存器进行故障注入的相关信息。
发明内容
本发明公开一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，能够对SRAM型FPGA用户寄存器中的暂存值进行直接的修改，实现SRAM型FPGA用户寄存器的单粒子翻转故障的模拟。
本发明通过以下技术方案实现。
一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，包括：
分析FPGA用户寄存器中复位初值参数和复位极性参数的真值表，获得可将用户寄存器暂存值直接设置为“0”或“1”的真值表项；
获取所述用户寄存器复位初值参数、复位极性参数在配置位流数据中的偏移量；
通过感兴趣用户寄存器的X、Y坐标信息和用户寄存器复位初值参数、复位极性参数的位流偏移量关系，获得感兴趣寄存器故障位流偏移量；
根据所述感兴趣寄存器故障位流偏移量进行用户寄存器单粒子翻转故障注入。
本发明的有益效果：
本发明可获得将用户寄存器直接设置为“0”或“1”的控制参数真值表项。可获得FPGA寄存器控制参数在配置位流中的准确偏移量。结合XDL文件中的寄存器X、Y坐标信息，得到FPGA代码中感兴趣寄存器的准确偏移量。从而可以通过SelcetMap或JTAG接口对感兴趣寄存器进行快速故障注入。大幅度提高SRAM型FPGA单粒子翻转故障注入效率和准确度，更有效地识别FPGA中用户寄存器单粒子翻转防护中的隐患。
附图说明
图1为本发明SRAM型FPGA用户寄存器单粒子翻转故障注入方法流程图；
图2为本发明具体实施方式中用户寄存器的基本结构图；
图3为本发明具体实施方式中用户寄存器单粒子翻转故障注入流程图。
具体实施方式
下面结合附图对本发明做进一步说明。
如图1所示，本具体实施方式的一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，包括：
步骤一、分析FPGA用户寄存器中复位初值参数和复位极性参数的真值表，获得可将用户寄存器暂存值直接设置为“0”或“1”的真值表项；
在具体实施时，SRAM型FPGA中的用户寄存器分布于FPGA中的Slice、IOB等部件中。用户寄存器的基本结构如图2所示。用户寄存器有一个复位信号控制端SR，SR控制端的上游有个复位信号极性控制元件，用于控制SR信号的极性，即决定是高电平复位还是低电平复位，该极性控制元件的控制参数可选设置值为：SR、SR_B，该参数可命名为复位极性参数。用户寄存器中包含一个复位初值参数，用于设置复位期间用户寄存器的默认值，该控制参数可选设置值为：SRHIGH、SRLOW。
当用户寄存器正常运行时，复位信号控制端SR处于非复位状态，此时将复位极性参数取反：(1)原来设置值为SR时，修改为SR_B,(2)原来设置值为SR_B时，修改为SR，则可将用户寄存器的复位控制端SR设置为复位状态。再通过修改复位初值参数，选择SRLOW或SRHIGH。可将用户寄存器设置为所期望的‘0’或‘1’。
下表1所示为用户寄存器关于复位初值参数、复位极性参数的真值表。通过表中第3、4项可将用户寄存器暂存值设置为“0”，通过表中第7、8项可将用户寄存器暂存值设置为“1”。
表1用户寄存器真值表
Figure BDA0003182328730000041
步骤二、获取用户寄存器复位初值参数、复位极性参数在配置位流数据中的偏移量；
本实施例中，所述复位初值参数在配置位流中的偏移量采用下述步骤进行获取：
(a)在FPGA开发环境ISE中编译原始用例，并使用BitGen工具生成原始配置位流数据，标记为配置数据1；
(b)在FPGA开发环境ISE中，打开FPGA Editor工具，浏览并找到目标寄存器，打开目标寄存器内部结构图；
(c)设置FPGA Editor属性为可编辑状态；
(d)修改复位初值参数，设置为与原有状态相反的状态；即原为SRHIGH时，修改为SRLOW。原为SRLOW时，修改为SRHIGH；
(e)保存设置状态，并通过ISE BitGen工具生成配置位流数据，标记为配置数据2；
(f)逐位比较配置数据1、配置数据2的数据，获得复位初值参数在配置位流数据中的偏移量，标记为SR_offset；
(g)在FPGA Editor中找到相邻行列的用户寄存器，并重复上述步骤(a)～(f)，获得相邻行列寄存器复位初值参数在配置位流中的偏移量。
在具体实施时，相邻的上下左右四个方向的寄存器偏移量标记为SR_offset_Up、SR_offset_Down、SR_offset_Left、SR_offset_Right，根据所述SR_offset、SR_offset_Up、SR_offset_Down、SR_offset_Left、SR_offset_Right获得相邻行列控制参数的偏移量的增量，继而推算出所有用户寄存器中复位初值参数在配置位流数据中的偏移量。
本实施例中，所述复位极性参数在配置位流数据中的偏移量采用下述步骤进行获取：
(a)在FPGA开发环境ISE中编译原始用例，并使用BitGen工具生成原始配置位流数据，标记为配置数据3；
(b)在FPGA开发环境ISE中，打开FPGA Editor工具，浏览并找到目标寄存器，打开其目标寄存器内部结构图；
(c)设置FPGA Editor属性为可编辑状态；
(d)修改复位极性参数，设置为与原有状态相反的状态；即原来设置值为SR时，修改为SR_B，原来设置值为SR_B时，修改为SR；
(e)保存设置状态，并通过ISE BitGen工具生成配置位流数据，标记为配置数据4；
(f)逐位比较所述配置数据3、配置数据4的数据，可获得复位极性参数在配置位流数据中的偏移量，标记为POL_offset。
(g)在FPGA Editor中找到相邻行列的用户寄存器，并重复上述步骤(a)～(f)，获得相邻寄存器复位极性参数在配置位流中的偏移量。
在具体实施时，相邻的上下左右四个方向的寄存器偏移量标记为POL_offset_Up、POL_offset_Down、POL_offset_Left、POL_offset_Right。根据POL_offset、POL_offset_Up、POL_offset_Down、POL_offset_Left、POL_offset_Right获得相邻行列控制参数的偏移量的增量，继而推算出所有用户寄存器中复位极性参数在配置位流数据中的偏移量。
步骤三、通过感兴趣用户寄存器的X、Y坐标信息和用户寄存器复位初值参数、复位极性参数的位流偏移量关系，获得感兴趣寄存器故障位流偏移量。
本实施例中，具体包括以下步骤：
(a)从FPGA源代码中获取感兴趣用户寄存器的名称；
(b)通过ISE自带的xdl.exe工具，将FPGA工程网表ngc文件，转换为XDL文件格式；转换命令示例为：xdl-ncd2xdlfilename.ncdfilename.xdl；
(c)在FPGA编译环境的工程文件夹找到XDL文件，通过文本表编辑器打开所述XDL文件，查询所述XDL文件中感兴趣用户寄存器中的布局信息，获得感兴趣用户寄存器的X、Y坐标信息；XDL文件中寄存器坐标信息示例：inst"reg""SLICE",placed R20C36 SLICE_X71Y88,表示寄存器reg坐标信息为横坐标X:71、纵坐标Y:88；
(d)通过所述感兴趣用户寄存器的X、Y坐标信息和用户寄存器复位初值参数、复位极性参数的位流偏移量关系，获得FPGA代码中感兴趣用户寄存器故障注入所需的故障位流偏移量。
步骤四、根据所述感兴趣寄存器故障位流偏移量进行用户寄存器单粒子翻转故障注入。
如图3所示，本实施例中，所述故障注入采用故障注入器通过注入接口向SRAM型FPGA注入配置数据。
所述注入配置数据包括原始配置数据和故障配置数据，用于对比正常情况和异常情况下FPGA的工作状态；所述注入接口包括SelectMap和JTAG接口。
在具体实施时，步骤一、二仅进行一次，步骤三、四可以重复进行。
综上所述，以上仅为本发明的典型实例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，其特征在于，包括：
分析FPGA用户寄存器中复位初值参数和复位极性参数的真值表，获得可将用户寄存器暂存值直接设置为“0”或“1”的真值表项；
获取所述用户寄存器复位初值参数、复位极性参数在配置位流数据中的偏移量；
通过感兴趣用户寄存器的X、Y坐标信息和用户寄存器复位初值参数、复位极性参数的位流偏移量关系，获得感兴趣寄存器故障位流偏移量；
根据所述感兴趣寄存器故障位流偏移量进行用户寄存器单粒子翻转故障注入。
2.如权利要求1所述的一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，其特征在于，所述复位初值参数和复位极性参数的真值表具体为：
表1用户寄存器真值表
Figure FDA0003182328720000011
3.如权利要求1或2所述的一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，其特征在于，所述复位初值参数在配置位流数据中的偏移量采用下述步骤进行获取：
(a)在FPGA开发环境ISE中编译原始用例，并使用BitGen工具生成原始配置位流数据，标记为配置数据1；
(b)在FPGA开发环境ISE中，打开FPGA Editor工具，浏览并找到目标寄存器，打开目标寄存器内部结构图；
(c)设置FPGA Editor属性为可编辑状态；
(d)修改复位初值参数，设置为与原有状态相反的状态；
(e)保存设置状态，并通过ISE BitGen工具生成配置位流数据，标记为配置数据2；
(f)逐位比较配置数据1、配置数据2的数据，获得复位初值参数在配置位流数据中的偏移量，标记为SR_offset；
(g)在FPGA Editor中找到相邻行列的用户寄存器，并重复上述步骤(a)～(f)，获得相邻行列寄存器复位初值参数在配置位流中的偏移量。
4.如权利要求3所述的一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，其特征在于，相邻的上下左右四个方向的寄存器偏移量标记为SR_offset_Up、SR_offset_Down、SR_offset_Left、SR_offset_Right，根据所述SR_offset、SR_offset_Up、SR_offset_Down、SR_offset_Left、SR_offset_Right获得相邻行列控制参数的偏移量的增量，继而推算出所有用户寄存器中复位初值参数在配置位流数据中的偏移量。
5.如权利要求1或2所述的一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，其特征在于，所述复位极性参数在配置位流数据中的偏移量采用下述步骤进行获取：
(a)在FPGA开发环境ISE中编译原始用例，并使用BitGen工具生成原始配置位流数据，标记为配置数据3；
(b)在FPGA开发环境ISE中，打开FPGA Editor工具，浏览并找到目标寄存器，打开其目标寄存器内部结构图；
(c)设置FPGA Editor属性为可编辑状态；
(d)修改复位极性参数，设置为与原有状态相反的状态；原来设置值为SR时，修改为SR_B，原来设置值为SR_B时，修改为SR；
(e)保存设置状态，并通过ISE BitGen工具生成配置位流数据，标记为配置数据4；
(f)逐位比较所述配置数据3、配置数据4的数据，可获得复位极性参数在配置位流数据中的偏移量，标记为POL_offset；
(g)在FPGA Editor中找到相邻行列的用户寄存器，并重复上述步骤(a)～(f)，获得相邻寄存器复位极性参数在配置位流中的偏移量。
6.如权利要求5所述的一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，其特征在于，相邻的上下左右四个方向的寄存器偏移量标记为POL_offset_Up、POL_offset_Down、POL_offset_Left、POL_offset_Right；根据POL_offset、POL_offset_Up、POL_offset_Down、POL_offset_Left、POL_offset_Right获得相邻行列控制参数的偏移量的增量，继而推算出所有用户寄存器中复位极性参数在配置位流数据中的偏移量。
7.如权利要求1或2所述的一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，其特征在于，所述获得感兴趣寄存器故障位流偏移量具体包括以下步骤：
(a)从源代码中获取感兴趣用户寄存器的名称；
(b)通过ISE自带的xdl.exe工具，将FPGA工程网表ngc文件，转换为XDL文件格式；
(c)在FPGA编译环境的工程文件夹找到XDL文件，通过文本表编辑器打开所述XDL文件，查询所述XDL文件中感兴趣用户寄存器中的布局信息，获得感兴趣用户寄存器的X、Y坐标信息；
(d)通过所述感兴趣用户寄存器的X、Y坐标信息和用户寄存器复位初值参数、复位极性参数的位流偏移量关系，获得FPGA代码中感兴趣用户寄存器故障注入所需的故障位流偏移量。
8.如权利要求1或2所述的一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，其特征在于，所述故障注入采用故障注入器通过注入接口向SRAM型FPGA注入配置数据。
9.如权利要求8所述的一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，其特征在于，所述注入配置数据包括原始配置数据和故障配置数据，用于对比正常情况和异常情况下FPGA的工作状态。
10.如权利要求8或9所述的一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法，其特征在于，所述注入接口包括SelectMap和JTAG接口。
CN202110850605.XA 2021-07-27 2021-07-27 一种sram型fpga用户寄存器单粒子翻转故障注入方法 Active CN113744787B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110850605.XA CN113744787B (zh) 2021-07-27 2021-07-27 一种sram型fpga用户寄存器单粒子翻转故障注入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110850605.XA CN113744787B (zh) 2021-07-27 2021-07-27 一种sram型fpga用户寄存器单粒子翻转故障注入方法

Publications (2)

Publication Number Publication Date
CN113744787A true CN113744787A (zh) 2021-12-03
CN113744787B CN113744787B (zh) 2023-09-08

Family

ID=78729200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110850605.XA Active CN113744787B (zh) 2021-07-27 2021-07-27 一种sram型fpga用户寄存器单粒子翻转故障注入方法

Country Status (1)

Country Link
CN (1) CN113744787B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791362B1 (en) * 2003-12-09 2004-09-14 Honeywell International Inc. System level hardening of asynchronous combinational logic
CN102521066A (zh) * 2011-11-15 2012-06-27 北京空间飞行器总体设计部 星载计算机空间环境事件容错方法
CN103198868A (zh) * 2013-04-16 2013-07-10 西北核技术研究所 一种用于单粒子翻转的故障模拟系统及分析方法
JP2014191409A (ja) * 2013-03-26 2014-10-06 Nec Engineering Ltd 状態制御装置及び状態制御方法
CN105702296A (zh) * 2016-03-07 2016-06-22 北京时代民芯科技有限公司 一种单粒子加固fpga的用户寄存器状态捕获电路
KR101667400B1 (ko) * 2015-05-06 2016-10-19 루미르 주식회사 싱글 이벤트 업셋(seu) 발생 및 검출 장치 및 방법
CN109243519A (zh) * 2017-07-11 2019-01-18 恩智浦有限公司 集成电路故障检测
CN109495701A (zh) * 2018-11-16 2019-03-19 中国科学院西安光学精密机械研究所 解决视频adc芯片单粒子翻转及锁定问题的系统及方法
CN109669823A (zh) * 2018-12-03 2019-04-23 中国工程物理研究院电子工程研究所 基于改进型三模冗余系统的抗多位翻转错误芯片加固方法
CN110188012A (zh) * 2019-04-26 2019-08-30 华中科技大学 一种fpga寄存器级单粒子翻转故障模拟方法和系统
CN111490774A (zh) * 2020-06-29 2020-08-04 浙江航芯源集成电路科技有限公司 一种抗单粒子瞬态与翻转寄存器及串并转换芯片
US10990727B1 (en) * 2020-09-10 2021-04-27 Bae Systems Information And Electronic Systems Integration Inc. Method for radiation hardening of integrated circuits

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791362B1 (en) * 2003-12-09 2004-09-14 Honeywell International Inc. System level hardening of asynchronous combinational logic
CN102521066A (zh) * 2011-11-15 2012-06-27 北京空间飞行器总体设计部 星载计算机空间环境事件容错方法
JP2014191409A (ja) * 2013-03-26 2014-10-06 Nec Engineering Ltd 状態制御装置及び状態制御方法
CN103198868A (zh) * 2013-04-16 2013-07-10 西北核技术研究所 一种用于单粒子翻转的故障模拟系统及分析方法
KR101667400B1 (ko) * 2015-05-06 2016-10-19 루미르 주식회사 싱글 이벤트 업셋(seu) 발생 및 검출 장치 및 방법
CN105702296A (zh) * 2016-03-07 2016-06-22 北京时代民芯科技有限公司 一种单粒子加固fpga的用户寄存器状态捕获电路
CN109243519A (zh) * 2017-07-11 2019-01-18 恩智浦有限公司 集成电路故障检测
CN109495701A (zh) * 2018-11-16 2019-03-19 中国科学院西安光学精密机械研究所 解决视频adc芯片单粒子翻转及锁定问题的系统及方法
CN109669823A (zh) * 2018-12-03 2019-04-23 中国工程物理研究院电子工程研究所 基于改进型三模冗余系统的抗多位翻转错误芯片加固方法
CN110188012A (zh) * 2019-04-26 2019-08-30 华中科技大学 一种fpga寄存器级单粒子翻转故障模拟方法和系统
CN111490774A (zh) * 2020-06-29 2020-08-04 浙江航芯源集成电路科技有限公司 一种抗单粒子瞬态与翻转寄存器及串并转换芯片
US10990727B1 (en) * 2020-09-10 2021-04-27 Bae Systems Information And Electronic Systems Integration Inc. Method for radiation hardening of integrated circuits

Also Published As

Publication number Publication date
CN113744787B (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
CN108363894B (zh) 一种电路级单粒子效应仿真平台
CN102054056B (zh) 一种现场可编程门阵列的抗辐射性能快速模拟方法
US10268787B2 (en) Hybrid timing analysis method and associated system and non-transitory computer readable medium
US6959272B2 (en) Method and system for generating an ATPG model of a memory from behavioral descriptions
KR20150145179A (ko) 정적 타이밍 분석의 타이밍 디레이트 조정방법
US11907631B2 (en) Reset domain crossing detection and simulation
CN113744787A (zh) 一种sram型fpga用户寄存器单粒子翻转故障注入方法
Krishnamurthy et al. Validating PowerPC microprocessor custom memories
US11062766B2 (en) Enhanced read sensing margin and minimized VDD for SRAM cell arrays
Xie et al. An automated FPGA-based fault injection platform for granularly-pipelined fault tolerant CORDIC
Ramirez et al. On UVM reliability in mixed-signal verification
US6308301B1 (en) System and method for detecting multiplexers in a circuit design
Mao et al. An Automated Fault Injection Platform for Fault Tolerant FFT Implemented in SRAM-Based FPGA
US11334698B2 (en) Cell-aware defect characterization by considering inter-cell timing
CN111079356B (zh) 一种单粒子加固有效性系统级验证方法
CN114065692A (zh) 一种基于单粒子效应的存储器位图解析方法及系统
US5715170A (en) Apparatus for forming input data for a logic simulator
Chen et al. FPGA-Based Cross-Hardware MBU Emulation Platform for Layout-Level Digital VLSI
Alorda et al. An affordable experimental technique for SRAM write margin characterization for nanometer CMOS technologies
Slaughter et al. Fault injection emulation for field programmable analog arrays
Leveugle et al. A new methodology for accurate predictive robustness analysis of designs implemented in SRAM-based FPGAs
Wang et al. Summary of Tools in FPGA Static Timing Analysis
KR0154790B1 (ko) 시뮬레이션 벡터 검증 방법과 테스트 벡터로의 변환 방법
EP3789780B1 (en) Method to perform hardware safety analysis based on a structural analysis and cones of influence
US11868694B1 (en) System and method for optimizing emulation throughput by selective application of a clock pattern

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant