CN110212901B - 开关电路及电子设备 - Google Patents

开关电路及电子设备 Download PDF

Info

Publication number
CN110212901B
CN110212901B CN201910506454.9A CN201910506454A CN110212901B CN 110212901 B CN110212901 B CN 110212901B CN 201910506454 A CN201910506454 A CN 201910506454A CN 110212901 B CN110212901 B CN 110212901B
Authority
CN
China
Prior art keywords
voltage
analog switch
pmos tube
resistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910506454.9A
Other languages
English (en)
Other versions
CN110212901A (zh
Inventor
何永强
罗旭程
程剑涛
杜黎明
孙洪军
乔永庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN201910506454.9A priority Critical patent/CN110212901B/zh
Publication of CN110212901A publication Critical patent/CN110212901A/zh
Application granted granted Critical
Publication of CN110212901B publication Critical patent/CN110212901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Electronic Switches (AREA)

Abstract

本申请提供一种开关电路及电子设备，包括：模拟开关；第一调整单元，用于依据模拟开关的源极电压输出第一电流及第一调整电压；其中，第一调整电压为模拟开关的衬底和源极间的电压；第二调整单元，用于依据偏置电压输出第二电流；相加单元，用于依据相加的第一电流和第二电流，输出第二调整电压；其中，第二调整电压为模拟开关的栅极电压，模拟开关的栅极电压与模拟开关的源极电压的差值为与偏置电压有比值关系的固定值。当模拟开关的源极电压增大时，第一调整电压，即模拟开关的衬底和源极间的电压也会增大，进而导致模拟开关导通电阻阻值降低，抵消了在模拟开关的栅源电压为固定值的情况下，因源极电压增大导致的导通电阻阻值增大的变化。

Description

开关电路及电子设备
技术领域
本发明涉及电子电路领域，尤其涉及一种开关电路及电子设备。
背景技术
在电子技术领域中，经常采用模拟开关对信号进行隔离和导通，这类模拟开关通常为金属氧化物半导体(Metal Oxide Semiconductor，MOS)管。模拟开关在导通时存在导通电阻，导通电阻的阻值会随着导通时传输的信号的变化而发生变化。而模拟开关的导通电阻阻值的变化会导致模拟开关输出的信号相较于输入时的信号多出了谐波成分，即发生谐波失真(Total Harmonic Distortion，THD)。
现有技术中，为了提高模拟开关输出信号的质量，减小谐波失真，通常会为模拟开关提供稳定的栅源电压，以减小模拟开关的导通电阻阻值的变化。但在栅源电压不变的情况下，流经模拟开关的电流增大时，模拟开关的导通电阻阻值依然会增大，造成模拟开关输出信号的质量不是很高。
发明内容
基于上述现有技术的不足，本发明提出了一种开关电路及电子设备，以实现减小模拟开关导通电阻阻值的变化。
本发明第一方面公开了一种开关电路，包括：
模拟开关；
与所述模拟开关相连的第一调整单元，用于接收所述模拟开关的源极电压，依据所述模拟开关的源极电压输出第一电流以及第一调整电压；其中，所述第一调整电压为所述模拟开关的衬底和源极间的电压；
第二调整单元，用于接收偏置电压，依据所述偏置电压输出第二电流；
分别与所述第一调整单元、所述第二调整单元以及所述模拟开关相连的相加单元，用于将所述第一电流和所述第二电流相加，并依据相加的所述第一电流和所述第二电流，输出第二调整电压；其中，所述第二调整电压为所述模拟开关的栅极电压，所述模拟开关的栅极电压与所述模拟开关的源极电压的差值为与所述偏置电压有比值关系的固定值。
可选地，在上述开关电路中，所述第一调整单元，包括：
源极接收电源电压的第一PMOS管，所述第一PMOS管的栅极与所述第一PMOS管的漏级相连；
漏级与所述第一PMOS管的漏级相连的第一NMOS管，所述第一NMOS管的源极与第一电阻的一端相连；所述第一NMOS管的栅极与第一运算放大器的输出端相连；
所述第一电阻的另一端接地；
所述第一运算放大器的同相输入端接收所述模拟开关的源极电压，所述第一运算放大器的反相输入端与所述第一NMOS管的源极相连；
源极接收所述电源电压的第二PMOS管，所述第二PMOS管的栅极与所述第一PMOS管的栅极相连，所述第二PMOS管的漏级与第二NMOS管的漏级相连；
所述第二NMOS管的栅极与所述第二NMOS管的漏级相连，所述第二NMOS管的源极接地；
源极与所述电源电压相连的第三PMOS管，所述第三PMOS管的栅极与所述第二PMOS管的栅极相连，所述第三PMOS管的漏级与第二电阻的一端相连；所述第三PMOS管与所述第二电阻的公共端与所述模拟开关的衬底相连；
所述第二电阻的另一端与第三NMOS管的漏级相连；所述第二电阻与所述第三NMOS管的公共端与所述模拟开关的源极相连；所述第二电阻的两端输出所述第一调整电压；
所述第三NMOS管的栅极与所述第二NMOS管的栅极相连，所述第三NMOS管的源极接地；
源极接收所述电源电压的第四PMOS管，所述第四PMOS管的栅极与所述第三PMOS管的栅极相连，所述第一电流通过所述第四PMOS管的源极，由所述第四PMOS管的漏级输出。
可选地，在上述开关电路中，所述第二调整单元，包括：
源极接收所述电源电压的第五PMOS管，所述第五PMOS管的栅极和所述第五PMOS管的漏级相连；
漏级与所述第五PMOS管的漏级相连的第四NMOS管，所述第四NMOS管的源极与第三电阻的一端相连；所述第四NMOS管的栅极与第二运算放大器的输出端相连；
所述第三电阻的另一端接地；
所述第二运算放大器的同相输入端接收所述偏置电压；所述第二运算放大器的反相输入端与所述第四NMOS管的源极相连；
源极接收所述电源电压的第六PMOS管，所述第六PMOS管的栅极与所述第五PMOS管的栅极相连；
所述第二电流通过所述第六PMOS管的源极，由所述第六PMOS管的漏级输出。
可选地，在上述开关电路中，所述相加单元，包括：
一端接收所述第一电流和所述第二电流的第四电阻，所述第四电阻的另一端接地；所述第四电阻远离地的一端输出所述第二调整电压，所述第四电阻远离地的一端与所述模拟开关的栅极相连。
可选地，在上述开关电路中，所述第三PMOS管的宽长比与所述第三NMOS管的宽长比相等；所述第二PMOS管的宽长比与所述第二NMOS管的宽长比相等。
可选地，在上述开关电路中，所述模拟开关的栅极电压与所述模拟开关的源极电压的差值由所述第三电阻的阻值、所述第四电阻的阻值以及所述偏置电压的值设定。
可选地，在上述开关电路中，所述模拟开关为PMOS管或NMOS管。
本发明第二方面公开了一种电子设备，包括：
如第一方面公开的任一项开关电路。
从上述技术方案可以看出，本申请提供的开关电路中，当第一调整单元接收的模拟开关的源极电压增大时，第一调整单元依据源极电压输出的第一调整电压，即模拟开关的衬底和源极间的电压也会增大。而模拟开关的衬底和源极间的电压增大会导致模拟开关导通电阻阻值降低，进而抵消在模拟开关的栅极电压和源极电压的差值为固定值的情况下，因为源极电压增大导致模拟开关的导通电阻阻值增大的变化，减小了模拟开关导通电阻阻值的变化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为模拟开关的导通电阻的电路示意图；
图2为本发明实施例公开的一种开关电路的结构示意图；
图3为本发明实施例公开的一种开关电路的电路示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1，当模拟开关的栅源电压Vgs达到模拟开关的导通阈值电压时，模拟开关导通，导通时模拟开关等效成一个导通电阻Ron，导通电流ID为流经模拟开关的源极和漏级的电流，在图1中可等效为流经导通电阻Ron的电流。
其中，以模拟开关为NMOS管为例，导通电阻Ron的计算公式为：
Figure SMS_1
公式(1)中，un为沟通电子迁移率，Cox是单位面积的栅氧化层电容，W是NMOS管的栅宽，L是NMOS管的栅长，VTH是NMOS管的导通阈值电压，Vds是NMOS管的漏源电压。
需要说明的是，PMOS管计算导通电阻的公式与NMOS管的公式(1)是类似的，导通电阻的阻值同样也是受公式(1)中的参数影响。
由公式(1)可知，导通电阻Ron与漏源电压Vds、导通阈值电压VTH以及栅源电压Vgs有关。
因此在现有技术中，通过保持栅源电压Vgs不变，一定程度上可以减小导通电阻Ron的变化。但当流经导通电阻Ron的电流增大时，漏源电压Vds也会增大，在栅源电压Vgs不变的情况下，由公式(1)可看出导通电阻Ron的阻值随着漏源电压Vds的增大而增大，因此即使栅源电压Vgs不变，模拟开关的导通电阻阻值Ron仍然会产生变化，造成模拟开关输出信号的质量不是很高。
为了解决上述现有技术中的问题，参阅图2，本申请实施例提供了一种开关电路，包括：模拟开关201、第一调整单元202、第二调整单元203以及相加单元204。
其中，模拟开关201可以为PMOS管或NMOS管。
与模拟开关201相连的第一调整单元202，用于接收模拟开关的源极电压，依据模拟开关的源极电压输出第一电流以及第一调整电压。其中，第一调整电压为模拟开关的衬底和源极间的电压。
需要说明的是，第一调整单元202输出的第一调整电压是两点间的电压的差值，第一调整单元202将两点的电压分别输入到模拟开关的衬底和源极，即第一调整电压为模拟开关的衬源电压。
当模拟开关为NMOS管时，NMOS管中的导通阈值电压VTH的计算公式为：
Figure SMS_2
其中，
Figure SMS_3
Φdep为耗尽区的电荷，Cox是单位面积的栅氧化层电容，ΦMS是多晶硅栅和硅衬底的功函数之差，VBS是NMOS管的衬源电压。ΦF是与NMOS管工艺相关的一个常数值。
当第一调整单元202接收的模拟开关的源极电压增大时，依据模拟开关的源极电压输出的第一电流以及第一调整电压也会增大。需要说明的是，第一调整电压为两个点的电压的差值，这两个点分别为模拟开关的衬底和模拟开关的源极。因此第一调整电压为模拟开关的衬底和源极间的电压。需要说明的是，也可以看成是第一调整单元202将第一调整电压输出至模拟开关的衬底和源极。
还需要说明的是，当模拟开关为NMOS管时，第一调整电压要使得模拟开关的衬底电压比源极电压高，当第一调整电压增大时，模拟开关的衬源电压VBS增大，由公式(2)可以看出，模拟开关的衬源电压VBS增大，即模拟开关的源衬电压VSB反向增大，会导致导通阈值电压VTH减小，由公式(1)可以看出，模拟开关的导通阈值电压VTH减小会导致模拟开关的导通电阻Ron的阻值减小。而模拟开关的源极电压增大，又会导致模拟开关的导通电流增大，因此会导致模拟开关的漏源电压Vds增大，进而又使得模拟开关导通电阻Ron增大。
即在本发明的方案中，当模拟开关为NMOS管，模拟开关的源极电压增大时，漏源电压Vds增大导致的导通电阻Ron增大会与衬源电压VBS增大导致的导通电阻Ron减小相互抵消，减小了导通电阻Ron的阻值变化。
还需要说明的是，模拟开关也可以是PMOS管，当模拟开关为PMOS管时，施加在模拟开关上的第一调整电压要使得模拟开关的源极电压高于衬底电压。由于模拟开关为PMOS管的时候计算导通阈值电压的公式与模拟开关为NMOS管时有所区别，当第一调整电压增大时，即模拟开关的源衬电压增大时，模拟开关的导通电阻阻值会减小。当模拟开关的源极电压增大时，流经模拟开关的导通电流也会增大，即模拟开关的源漏电压增大，导致模拟开关的导通电阻阻值增大。而因为源衬电压增大导致的导通电阻阻值减小，与因为源漏电压增大导致的导通电阻增大相互抵消，使得导通电阻阻值变化较小。
可选地，参阅图3，若模拟开关301为NMOS管时，在本申请另一具体实施例中，第一调整单元302包括：
源极接收电源电压VDD的第一PMOS管P1，第一PMOS管P1的栅极与第一PMOS管P1的漏级相连。
漏级与第一PMOS管P1的漏级相连的第一NMOS管N1，第一NMOS管N1的源极与第一电阻R1的一端相连，第一NMOS管N1的栅极与第一运算放大器OP1的输出端相连。
第一电阻R1的另一端接地。
第一运算放大器OP1的同相输入端接收模拟开关N0的源极电压vout，第一运算放大器OP1的反相输入端与第一NMOS管N1的源极相连。
其中，第一运算放大器OP1与第一NMOS管N1以及第一电阻R1的连接方式，使得第一运算放大器OP1为一个电压跟随器，即使得第一电阻R1远离地的一端的电压与模拟开关N0的源极电压vout相等。因此，当第一PMOS管P1和第一NMOS管N1导通时，流经第一电阻R1的电流
Figure SMS_4
源极接收电源电压VDD的第二PMOS管P2，第二PMOS管P2的栅极与第一PMOS管P1的栅极相连，第二PMOS管P2的漏级与第二NMOS管N2的漏级相连。
第二NMOS管N2的栅极与第二NMOS管N2的漏级相连，第二NMOS管N2的源极接地。
其中，由于第二PMOS管P2以及第二NMOS管N2组成的支路的电流是IA的镜像电流，因此当第一PMOS管P1、第一NMOS管N1、第二PMOS管P2以及第二NMOS管N2的宽长比相等时，第二PMOS管P2以及第二NMOS管N2组成的支路的电流IB与IA相等。
源极与电源电压VDD相连的第三PMOS管P3，第三PMOS管P3的栅极与第二PMOS管P2的栅极相连，第三PMOS管P3的漏级与第二电阻R2的一端相连。第三PMOS管P3与第二电阻R2的公共端与模拟开关N0的衬底buck相连。
第二电阻R2的另一端与第三NMOS管N3的漏级相连，第二电阻R2与第三NMOS管N3的公共端与模拟开关N0的源极相连。第二电阻R2的两端输出第一调整电压V1。
第三NMOS管N3的栅极与第二NMOS管N2的栅极相连，第三NMOS管N3的源极接地。
可选地，在本申请一具体实施例中，第三PMOS管P3的宽长比等于第三NMOS管的宽长比，且第二PMOS管P2的宽长比与第二NMOS管的宽长比相等。
这样可使得从第三PMOS管P3的漏级流出的电流与第三NMOS管N3的源极流出的电流相等；从第二PMOS管P2的漏极流出的电流与第二NMOS管N2的源极相等。
可选地，第三PMOS管P3的宽长比可以第二PMOS管P2的宽长比的K0倍，第三NMOS管N3的宽长比是第二NMOS管N2的宽长比的K0倍。则流经第三PMOS管P3和第三NMOS管N3的支路的电流IC是IB的镜像电流，IC是IB的K0倍。
在实际应用中，当第一调整电压V1，即模拟开关N0的衬源电压大于模拟开关N0的衬底buck到源极的寄生二极管的正向导通电压时，可能会造成模拟开关N0的损坏，因此，可以通过调整K0值防止出现模拟开关N0损坏。具体地，由于可以控制输入模拟开关N0的漏级电压vin的大小，例如，模拟开关N0的漏级电压vin的变化范围为3～5V，那么模拟开关N0的源极电压vout的最高电压值也为5V，因此可以根据模拟开关N0的源极电压vout的最高电压值5V算出流经第一PMOS管P1和第一NMOS管N1的电流IA的最大值，又因为流经第二电阻R2的电流IC为电流IA或者IB的K0倍，因此可以通过调整K0值，改变第二电阻R2两端的电压，即改变第一调整电压V1的最大值，使得第一调整电压V1小于模拟开关N0的衬底buck到源极的寄生二极管正向导通电压。
源极接收电源电压VDD的第四PMOS管P4，第四PMOS管P4的栅极与第三PMOS管P3的栅极相连，第一电流I1通过第四PMOS管P4的源极，由第四PMOS管P4的漏级输出。
可选地，第四PMOS管P4可以与第一PMOS管P1的宽长比相等，使得第一电流I1与IA相等。也可以使得第四PMOS管P4的宽长比为第一PMOS管P1的宽长比的K1倍，使得第一电流I1是IA的K1倍。
第二调整单元203，用于接收偏置电压，依据偏置电压输出第二电流。
其中，偏执电压可以根据实际应用需求进行设定。
可选地，参阅图3，在本申请一具体实施例中，第二调整单元303包括：
源极接收电源电压VDD的第五PMOS管P5，第五PMOS管的栅极和第五PMOS管P5的漏级相连。
漏级与第五PMOS管P5的漏级相连的第四NMOS管N4，第四NMOS管N4的源极与第三电阻R3的一端相连，第四NMOS管N4的栅极与第二运算放大器OP2的输出端相连。第三电阻R3的另一端接地。
第二运算放大器OP2的同相输入端接收偏置电压vref，第二运算放大器OP2的反相输入端与第四NMOS管N4的源极相连。
其中，第三电阻R3远离地的一端的电压值为偏置电压vref的值，流经第第三电阻R3所在支路的电流
Figure SMS_5
可选地，第五PMOS管N5与第四NMOS管N4的宽长比相等，使得流经第五PMOS管P5的电流与第四NMOS管N4的电流相等。
源极接收电源电压VDD的第六PMOS管P6，第六PMOS管P6的栅极与第五PMOS管P5的栅极相连。第二电流I2通过第六PMOS管P6的源极，由第六PMOS管P6的漏级输出。
其中，第二电流I2为第三电阻R3所在支路的电流ID的镜像电流。当第六PMOS管P6的宽长比与第五PMOS管P5的宽长比相等时，第二电流I2等于第三电阻R3所在支路的电流ID。当第六PMOS管P6的宽长比为第五PMOS管P5的K2倍时，则第二电流I2为第三电阻R3所在支路的电流ID的K2倍。
分别与第一调整单元202、第二调整单元203以及模拟开关201相连的相加单元204，用于将第一电流和第二电流相加，并依据相加的第一电流和第二电流，输出第二调整电压。其中，第二调整电压为模拟开关的栅极电压，模拟开关的栅极电压与模拟开关的源极电压的差值为与偏置电压有比值关系的固定值。
需要说明的是，也可以看做是相加单元204将第二调整电压输出至模拟开关201的栅极，模拟开关201的栅极接收第二调整电压。本申请中，模拟开关201的栅源电压差是一个固定值，这个固定值由第二调整单元203接收的偏置电压决定，模拟开关201的栅源电压是一个与偏置电压有比值关系的固定值。由公式(1)可以看出，模拟开关的导通阻值的大小与模拟开关的栅源电压差有关，当模拟开关的栅源电压为恒定值时，影响模拟开关阻值大小的参数就减少了一个，因此可减小模拟开关阻值的变化。但模拟开关阻值仍然会受模拟开关的漏源电压Vds、模拟开关的导通阈值电压Vth影响。本申请中，通过第一调整单元202输出的第一调整电压调整模拟开关的衬底和源极间的电压，降低了开关的漏源电压Vds以及模拟开关的导通阈值电压Vth对模拟开关的导通电阻的阻值的影响，具体的原理和过程已在上述实施例中的第一调整单元202中示出，可参见，此处不再赘述。
可选地，参阅图3，在本申请一具体实施例中，相加单元304包括：
一端接收第一电流I1和第二电流I2的第四电阻R4，第四电阻R4的另一端接地，第四电阻R4远离地的一端输出第二调整电压V2，第四电阻R4远离地的一端与模拟开关的栅极相连。
需要说明的是，第一电流I1以及第二电流I2相加，得到第三电流I3。第四电阻R4远离地的一端接收了第三电流I3，并依据第三电流I3产生了第二调整电压V2。
具体的，可以将第二调整电压V2看成两部分电压，第一部分电压为第一电流I1流经第四电阻R4之后，在第四电阻R4的两端产生的电压V20，其中第一电流I1产生的电压V20等于模拟开关的源极电压。第二部分电压为第二电流I2流经第四电阻R4之后，在第四电阻R4的两端产生的电压V21。
若第一调整单元为图3示出的第一调整单元302，在第四PMOS管P4的宽长比等于第一PMOS管P1的宽长比时，则第一电流I1的值等于流经第一PMOS管的支路的电流IA的值，因此只需让第四电阻R4的阻值与第一电阻R1的阻值相等，则可实现第一电流I1在第四电阻R4两端产生的电压V20等于模拟开关的源极电压。若第四PMOS管P4的宽长比是第一PMOS管P1的K1倍，则第一电流I1的值等于流经第一PMOS管的支路的电流IA的K1倍，因此可让第四电阻R4的阻值为第一电阻R1的阻值的
Figure SMS_6
即可实现第一电流I1在第四电阻R4两端产生的电压V20等于模拟开关的源极电压。
第二电流I2在第四电阻R4两端产生的电压V21为模拟开关的栅极电压与模拟开关的源极电压的差值。
可选地，模拟开关的栅极电压与模拟开关的源极电压的差值由第三电阻R3的阻值、第四电阻R4的阻值以及偏置电压vref的值设定。
具体的，若第二调整单元为图3示出的第二调整单元303时，当第五PMOS管P5的宽长比等于第六PMOS管P6的宽长比时，第二电流I2与流经第五PMOS管P5的电流ID相等，因此第二电流
Figure SMS_7
而第二电流I2在第四电阻R4两端产生的电压/>
Figure SMS_8
即模拟开关的栅极电压与模拟开关的源极电压的差值为与偏置电压vref的比值关系为/>
Figure SMS_9
的固定值。在实际应用中，模拟开关的栅极电压与模拟开关的源极电压的差值可通过调整第三电阻R3的阻值、第四电阻R4的阻值以及偏置电压vref的值中的一个或者多个进行调整，使得模拟开关的栅源电压不至于损坏模拟开关。
当第六PMOS管P6的宽长比为第五PMOS管P5的K2倍时，第二电流I2为流经第五PMOS管的电流ID的K2倍。因此第二电流I2在第四电阻两端产生的电压
Figure SMS_10
即模拟开关的栅极电压与模拟开关的源极电压的差值由K2、第三电阻R3的阻值、第四电阻R4的阻值以及偏置电压vref的值设定。实际应用中，可通过调整K2、第三电阻R3的阻值、第四电阻R4的阻值以及偏置电压vref的值中的一个或多个来实现调整模拟开关的栅极电压与模拟开关的源极电压的差值由K2、第三电阻R3的阻值，使得模拟开关的栅源电压不至于损坏模拟开关。
本申请提供的开关电路中，当第一调整单元202接收的模拟开关201的源极电压增大时，第一调整单元202依据源极电压输出的第一调整电压，即模拟开关201的衬底和源极间的电压也会增大。而模拟开关201的衬底和源极间的电压增大会导致模拟开关201导通电阻阻值降低，进而抵消在模拟开关201的栅极电压和源极电压的差值为固定值的情况下，因为源极电压增大导致模拟开关201的导通电阻阻值增大的变化，减小了模拟开关201导通电阻阻值的变化。
本申请实施例公开了一种电子设备，包括开关电路。其中，开关电路的具体实现过程与实现原理和上述实施例示出的开关电路一致，可参见，这里不再赘述。
在具体实施中，所述电子设备可以包括但不限于手机、平板电脑、其他通用串行总线(Universal Serial Bus，USB)接口设备等。
专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (8)

1.一种开关电路，其特征在于，包括：
模拟开关；
与所述模拟开关相连的第一调整单元，用于接收所述模拟开关的源极电压，依据所述模拟开关的源极电压输出第一电流以及第一调整电压；其中，所述第一调整电压为所述模拟开关的衬底和源极间的电压；所述模拟开关的源极电压与所述第一调整电压呈正相关；
第二调整单元，用于接收偏置电压，依据所述偏置电压输出第二电流；
分别与所述第一调整单元、所述第二调整单元以及所述模拟开关相连的相加单元，用于将所述第一电流和所述第二电流相加，并依据相加的所述第一电流和所述第二电流，输出第二调整电压；其中，所述第二调整电压为所述模拟开关的栅极电压，所述模拟开关的栅极电压与所述模拟开关的源极电压的差值为与所述偏置电压有比值关系的固定值。
2.根据权利要求1所述的电路，其特征在于，所述第一调整单元，包括：
源极接收电源电压的第一PMOS管，所述第一PMOS管的栅极与所述第一PMOS管的漏级相连；
漏级与所述第一PMOS管的漏级相连的第一NMOS管，所述第一NMOS管的源极与第一电阻的一端相连；所述第一NMOS管的栅极与第一运算放大器的输出端相连；
所述第一电阻的另一端接地；
所述第一运算放大器的同相输入端接收所述模拟开关的源极电压，所述第一运算放大器的反相输入端与所述第一NMOS管的源极相连；
源极接收所述电源电压的第二PMOS管，所述第二PMOS管的栅极与所述第一PMOS管的栅极相连，所述第二PMOS管的漏级与第二NMOS管的漏级相连；
所述第二NMOS管的栅极与所述第二NMOS管的漏级相连，所述第二NMOS管的源极接地；
源极与所述电源电压相连的第三PMOS管，所述第三PMOS管的栅极与所述第二PMOS管的栅极相连，所述第三PMOS管的漏级与第二电阻的一端相连；所述第三PMOS管与所述第二电阻的公共端与所述模拟开关的衬底相连；
所述第二电阻的另一端与第三NMOS管的漏级相连；所述第二电阻与所述第三NMOS管的公共端与所述模拟开关的源极相连；所述第二电阻的两端输出所述第一调整电压；
所述第三NMOS管的栅极与所述第二NMOS管的栅极相连，所述第三NMOS管的源极接地；
源极接收所述电源电压的第四PMOS管，所述第四PMOS管的栅极与所述第三PMOS管的栅极相连，所述第一电流通过所述第四PMOS管的源极，由所述第四PMOS管的漏级输出。
3.根据权利要求2所述的电路，其特征在于，所述第二调整单元，包括：
源极接收所述电源电压的第五PMOS管，所述第五PMOS管的栅极和所述第五PMOS管的漏级相连；
漏级与所述第五PMOS管的漏级相连的第四NMOS管，所述第四NMOS管的源极与第三电阻的一端相连；所述第四NMOS管的栅极与第二运算放大器的输出端相连；
所述第三电阻的另一端接地；
所述第二运算放大器的同相输入端接收所述偏置电压；所述第二运算放大器的反相输入端与所述第四NMOS管的源极相连；
源极接收所述电源电压的第六PMOS管，所述第六PMOS管的栅极与所述第五PMOS管的栅极相连；
所述第二电流通过所述第六PMOS管的源极，由所述第六PMOS管的漏级输出。
4.根据权利要求3所述的电路，其特征在于，所述相加单元，包括：
一端接收所述第一电流和所述第二电流的第四电阻，所述第四电阻的另一端接地；所述第四电阻远离地的一端输出所述第二调整电压，所述第四电阻远离地的一端与所述模拟开关的栅极相连。
5.根据权利要求2所述的电路，其特征在于，所述第三PMOS管的宽长比与所述第三NMOS管的宽长比相等；所述第二PMOS管的宽长比与所述第二NMOS管的宽长比相等。
6.根据权利要求4所述的电路，其特征在于，所述模拟开关的栅极电压与所述模拟开关的源极电压的差值由所述第三电阻的阻值、所述第四电阻的阻值以及所述偏置电压的值设定。
7.根据权利要求1所述的电路，其特征在于，所述模拟开关为PMOS管或NMOS管。
8.一种电子设备，其特征在于，包括：
如权利要求1至7中任一项所述的开关电路。
CN201910506454.9A 2019-06-12 2019-06-12 开关电路及电子设备 Active CN110212901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910506454.9A CN110212901B (zh) 2019-06-12 2019-06-12 开关电路及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910506454.9A CN110212901B (zh) 2019-06-12 2019-06-12 开关电路及电子设备

Publications (2)

Publication Number Publication Date
CN110212901A CN110212901A (zh) 2019-09-06
CN110212901B true CN110212901B (zh) 2023-06-09

Family

ID=67792165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910506454.9A Active CN110212901B (zh) 2019-06-12 2019-06-12 开关电路及电子设备

Country Status (1)

Country Link
CN (1) CN110212901B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115085713B (zh) * 2022-07-28 2023-10-24 无锡众享科技有限公司 模拟开关电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312309A (zh) * 2013-05-14 2013-09-18 无锡华润矽科微电子有限公司 模拟开关控制电路结构
CN109245752A (zh) * 2018-10-22 2019-01-18 上海艾为电子技术股份有限公司 一种调整电路和模拟开关
CN109787603A (zh) * 2019-03-05 2019-05-21 上海艾为电子技术股份有限公司 一种低导通平坦度模拟开关

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312309A (zh) * 2013-05-14 2013-09-18 无锡华润矽科微电子有限公司 模拟开关控制电路结构
CN109245752A (zh) * 2018-10-22 2019-01-18 上海艾为电子技术股份有限公司 一种调整电路和模拟开关
CN109787603A (zh) * 2019-03-05 2019-05-21 上海艾为电子技术股份有限公司 一种低导通平坦度模拟开关

Also Published As

Publication number Publication date
CN110212901A (zh) 2019-09-06

Similar Documents

Publication Publication Date Title
CN108512536B (zh) 一种具有恒定导通电阻的模拟开关
US10296034B2 (en) Negative power supply control circuit and power supply device
JP2007066046A (ja) 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
CN110212901B (zh) 开关电路及电子设备
US20200183438A1 (en) Methods and apparatus to correct gate bias for a diode-connected transistor
WO2018088373A1 (ja) バイアス回路及び増幅装置
JP2017091316A (ja) 安定化電源回路
CN108566182A (zh) 一种应用于可调阈值电压的迟滞比较器电路
CN102354246B (zh) 一种有源箝位电路
US9543905B2 (en) Amplifier circuit
CN107688368B (zh) 缓冲级和控制电路
US11936375B2 (en) Buffer apparatus, chip and electronic device
US9231525B2 (en) Compensating a two stage amplifier
CN101651452A (zh) 一种rc积分电路
CN108183704B (zh) 源极跟随器
US10063223B1 (en) Audio switch circuit for reducing on-resistance variation
JP6672067B2 (ja) 安定化電源回路
US10634712B2 (en) Current sensing circuit for sensing current flowing through load switch
US20170272061A1 (en) Voltage clamping circuit
CN112068634B (zh) 参考电压产生装置
EP3548982A1 (en) Voltage clamp circuit
US11196393B2 (en) Amplifying apparatus and voltage-to-current conversion apparatus
WO2019215866A1 (ja) 基準電圧発生回路
CN109347323B (zh) 一种电源电路、直流电源及电子器件
CN108696270B (zh) 一种模拟开关电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant