CN116931631A - 一种无偏置电流的高压输入级电路 - Google Patents

一种无偏置电流的高压输入级电路 Download PDF

Info

Publication number
CN116931631A
CN116931631A CN202210379967.XA CN202210379967A CN116931631A CN 116931631 A CN116931631 A CN 116931631A CN 202210379967 A CN202210379967 A CN 202210379967A CN 116931631 A CN116931631 A CN 116931631A
Authority
CN
China
Prior art keywords
voltage
bias
input
tube
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210379967.XA
Other languages
English (en)
Inventor
张利地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202210379967.XA priority Critical patent/CN116931631A/zh
Priority to PCT/CN2023/087556 priority patent/WO2023198037A1/zh
Publication of CN116931631A publication Critical patent/CN116931631A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一种无偏置电流的高压输入级电路，其特征在于：所述电路包括高压转换单元、钳位单元和输入单元；其中，所述高压转换单元，与所述钳位单元连接，用于基于差分输入电压的大小生成唯一一个开关电压，并将所述开关电压分别输入至所述钳位单元的正相钳位单元和负相钳位单元中；所述钳位单元，与所述高压转换单元和所述输入单元连接，用于基于所述开关电压实现导通或关断，以将所述差分输入电压输入至输入单元中；所述输入单元，用于实现对后级负载的电压输出。本发明电路适用于高压电源和高输入差分电压芯片，同时保持较高的差分输入阻抗，确保运放或比较器的“虚断”特性。

Description

一种无偏置电流的高压输入级电路
技术领域
本发明涉及集成电路领域，更具体地，涉及一种无偏置电流的高压输入级电路。
背景技术
目前，运算放大器或比较器通常只能够应用于电压较低的芯片中，如果电源电压较高、负载电路所需的输入电压较高时，部分运算放大器或比较器就难以适用。这是因为当运算放大器或比较器的差分电压过大，接近于高压的电源电压时，输入级的MOS管栅源电压过大，从而发生损坏。
为了解决上述问题，现有技术中通常采用三极管制成正反钳位电路对运算放大器或比较器的输入对进行钳位。这种方法能够确保输入对的差分电压被钳位在两倍的三极管的基极发射极电压差以下。这种方法虽然在一定程度上提高了输入对差分电压的安全范围，但是当差分电压超过两倍的三极管基极发射极电压差时，两个输入对之间会被导通，从而也会存在器件损坏的风险。
另一方面，现有技术中为了使得比较器或运放的输入对不会发生较大的失调，且运行于正常的状态下，在差分电压较大时输入端会存在较大的偏置电流。对于差分电压较大的高压输入对来说，偏置电流也是难以调节和精准控制的，使运放或比较器的“虚断”特性变差，差分输入阻抗降低。
针对上述问题，本发明种提供了一种无偏置电流的高压输入级电路及方法。
发明内容
为解决现有技术中存在的不足，本发明的目的在于，提供一种无偏置电流的高压输入级电路，通过高压转换单元生成开关电压并控制钳位单元的导通或关断状态，从而实现输入对的输出。
本发明采用如下的技术方案。
本发明第一方面，涉及一种无偏置电流的高压输入级电路，其中，电路包括高压转换单元、钳位单元和输入单元；高压转换单元，与钳位单元连接，用于基于差分输入电压的大小生成唯一一个开关电压，并将开关电压分别输入至钳位单元的正相钳位单元和负相钳位单元中；钳位单元，与高压转换单元和输入单元连接，用于基于开关电压实现导通或关断，以将差分输入电压输入至输入单元中；输入单元，用于实现对后级负载的电压输出。
优选的，高压转换单元包括偏置电流源、正相偏置支路和负相偏置支路；其中，正相偏置支路、负相偏置支路分别与偏置电流源连接，并基于差分输入电压实现偏置电流在正相偏置支路和负相偏置支路上的分配。
优选的，正相偏置支路包括第一偏置管Mp3、第二偏置管Mp5，偏置齐纳管D5；其中，第一偏置管Mp3的源极、第二偏置管Mp5的源极相互连接并接入偏置齐纳管D5的负端；第一偏置管Mp3的栅极、第二偏置管Mp5的栅极相互连接并接入偏置齐纳管D5的正端和正相输入电压IN+；第一偏置管Mp3的漏极接地，第二偏置管Mp5的漏极经过开关电压控制管Mn1接入偏置电流源It1；负相偏置支路与正相偏置支路的电路结构相同。
优选的，偏置电流源的一端接入电源电压，另一端接入至开关电压控制管Mn1的漏极和栅极；开关电压控制管Mn1的源极分别与正相偏置支路、负相偏置支路连接。
优选的，正相钳位单元与所述负相钳位单元的电路结构相同；其中，正相钳位单元包括开关管Mnsw1、钳位齐纳二极管D1；开关管Mnsw1的漏极与正相输入电压IN+连接，栅极分别与开关电压、钳位齐纳二极管D1的负端连接，源极与钳位齐纳二极管D1的正端、输入单元中正相输入管Mp1的栅极连接。
优选的，差分输入电压为正相输入电压IN+和负相输入电压IN-之差；并且，当差分输入电压使得正相偏置支路、负相偏置支路同时导通时，开关电压为开关电压控制管的漏源电压差、正相偏置支路或负相偏置支路中第一偏置管的源栅电压差之和。
优选的，当差分输入电压使得正相偏置支路或负相偏置支路之一截止时，开关电压为开关电压控制管的漏源电压差、处于导通状态的正相偏置支路或负相偏置支路中所有偏置管的源栅电压差之和。
优选的，当正相输入电压IN+或负相输入电压IN-大于开关电压与开关管的门限开启电压之差时，接收正相输入电压IN+或负相输入电压IN-的钳位单元中的开关管处于截止状态。
优选的，开关电压控制管Mn1的门限开启电压、钳位单元中开关管Mnsw1、Mnsw2的门限开启电压相等。
优选的，偏置管Mp3、Mp4、Mp5和Mp6的宽长比相等。
优选的，齐纳二极管的反向导通电压与正相输入管Mp1、负相输入管Mp2、开关管Mnsw1、开关管Mnsw2和偏置管Mp3、Mp4、Mp5和Mp6的最大栅源电压差相等。
本发明的有益效果在于，与现有技术相比，本发明中的一种无偏置电流的高压输入级电路，通过高压转换单元生成开关电压并控制钳位单元的导通或关断状态，从而实现输入对的输出。本发明电路能够适用于具备较大电压范围的高压电源和高输入差分电压芯片，不会导致器件损坏，即便在高输入差分电压环境下，仍能够保持输入端不存在偏置电流，使差分输入阻抗很高，确保运放或比较器的“虚断”特性。
附图说明
图1为本发明现有技术中一种输入级电路；
图2为本发明现有技术中一种高压输入级电路；
图3为本发明中一种无偏置电流的高压输入级电路中高压转换单元的电路结构示意图；
图4为本发明中一种无偏置电流的高压输入级电路中钳位单元和输入单元的电路结构示意图。
具体实施方式
下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本申请的保护范围。
图1为本发明现有技术中一种输入级电路。如图1所示，一般的运放或比较器的输入级包括两个MOS管，MOS管的源极接入电流源，栅极分别接入差分电压对，漏极作为输出，为后级负载电路提供电压差。
然而，这种电路通常只适用于高电源电压且低输入差分电压的芯片，当芯片的输入差分电压较高时，这种输入级电路会被高差分电压击穿，从而导致整个芯片发生损坏。
图2为本发明现有技术中一种高压输入级电路。如图2所示，本发明中可以采用三极管形成的正反钳位电路来提高输入级电路的适用范围。一般来说，两个三极管Q1和Q3形成正反钳位结构，在该钳位结构中，Q1的基极、集电极和Q3的发射极连接，而Q1的发射极则与反相输入端的Q2的基极、集电极连接，Q3的集电极、基极则与反相输入端的Q4的发射极连接。通过这种正反钳位的方式，当IN+和IN-驱动能力较弱时，无论IN+和IN-的哪个电压更高，均可以确保IN+和IN-之间电压差不超过2倍的Vbe电压差。其中Vbe也就是四个三极管的基极发射极之间的电压差。
然而，在这种电路中，如果IN+和IN-之间的压差大于2倍的Vbe，则可能出现三极管支路导通的情况，此时随着压差的增大，如果IN+和IN-驱动能力较强，则Q1和Q2所在支路或Q3和Q4所在支路会流过较大的电流，从而导致器件损坏。
为了解决上述问题，本发明中提供了一种能够在高电源电压高输入差分电压芯片环境下使用的输入级电路。该电路以LDMOS(Laterally Diffused Metal OxideSemiconductor，横向扩散金属氧化物半导体)为基础设计了下文中所述的高压输入级电路。
图3为本发明中一种无偏置电流的高压输入级电路中高压转换单元的电路结构示意图。图4为本发明中一种无偏置电流的高压输入级电路中钳位单元和输入单元的电路结构示意图。如图3和图4所示，一种无偏置电流的高压输入级电路，包括高压转换单元、钳位单元和输入单元；其中，高压转换单元，与钳位单元连接，用于基于差分输入电压的大小生成唯一一个开关电压，并将开关电压分别输入至钳位单元的正相钳位单元和负相钳位单元中；钳位单元，与高压转换单元和输入单元连接，用于基于开关电压实现导通或关断，以将差分输入电压输入至输入单元中；输入单元，用于实现对后级负载的电压输出。
可以理解的是，本发明中，高压转换单元能够将电压取值范围较大的正相输入电压、负相输入电压同时转换为一个开关电压并输出给钳位单元实现输入电压向输入对上的输出。
优选的，高压转换单元包括偏置电流源、正相偏置支路和负相偏置支路；其中，正相偏置支路、负相偏置支路分别与偏置电流源连接，并基于差分输入电压实现偏置电流在正相偏置支路和负相偏置支路上的分配。
可以理解的是，本发明中高压转换单元的作用是根据正相输入电压和负相输入电压的输入，实现开关电压的生成。
优选的，正相偏置支路包括第一偏置管Mp3、第二偏置管Mp5，偏置齐纳管D5；其中，第一偏置管Mp3的源极、第二偏置管Mp5的源极相互连接并接入偏置齐纳管D5的负端；第一偏置管Mp3的栅极、第二偏置管Mp5的栅极相互连接并接入偏置齐纳管D5的正端和正相输入电压IN+；第一偏置管Mp3的漏极接地，第二偏置管Mp5的漏极经过开关电压控制管Mn1接入偏置电流源It1；负相偏置支路与正相偏置支路的电路结构相同。
优选的，偏置电流源的一端接入电源电压，另一端接入至开关电压控制管Mn1的漏极和栅极；开关电压控制管Mn1的源极分别与正相偏置支路、负相偏置支路连接。
具体来说，在正相偏置支路中，包括两个偏置管Mp3和Mp5，负相偏置支路中，则包括另外两个偏置管Mp4和Mp6。当电路中正相输入电压和负相输入电压大小相等时，差分电压为0V。在这种情况下，电路中Vp点的电压应当为Vp＝IN++Vsg-Mp3。其中，IN+为Mp3管的栅极电压，Vsg-Mp3为Mp3管的源栅电压差。由于Vp的电压高于IN+，Mp5进入线性区，源漏电阻较小，压降基本为0V。此时可以得到VS1的电压与Vp的电压大小基本相等。类似的，对于负相偏置支路来说，Vn＝IN-+Vsg-Mp4，也与VS1大小基本相等。
进一步的，根据Mn1管的连接方式，Mn1管漏极的电压为VS1与Mn1管的栅源电压差之和，因此有VSW＝IN-+Vsg-Mp4+Vgs-Mn1＝IN++Vsg-Mp3+Vgs-Mn1。
优选的，差分输入电压为正相输入电压IN+和负相输入电压IN-之差；并且，当差分输入电压使得正相偏置支路、负相偏置支路同时导通时，开关电压为开关电压控制管的漏源电压差、正相偏置支路或负相偏置支路中第一偏置管的源栅电压差之和。
优选的，当差分输入电压使得正相偏置支路或负相偏置支路之一截止时，开关电压为开关电压控制管的漏源电压差、处于导通状态的正相偏置支路或负相偏置支路中第一偏置管的源栅电压差之和。
可以理解的是，当IN+和IN-的大小相同或相差不多时，两条偏置支路同时开启，此时开关电压可以根据上述公式直接确定。
而当IN+和IN-的大小相差较大，也就是差分电压较大时，其中一条支路会处于截止状态，因此开关电压只能够根据其中一条导通支路的电压状态确定。
优选的，正相钳位单元与负相钳位单元的电路结构相同；其中，正相钳位单元包括开关管Mnsw1、钳位齐纳二极管D1；开关管Mnsw1的漏极与正相输入电压IN+连接，栅极分别与开关电压、钳位齐纳二极管D1的负端连接，源极与钳位齐纳二极管D1的正端、输入单元中正相输入管Mp1的栅极连接。
可以理解的是，本发明中钳位单元的主要元件是开关管Mnsw1和Mnsw2。而其中的钳位齐纳二极管主要用于确保Mnsw1和Mnsw2不会出现被击穿的情况，齐纳二极管的反向导通电压可以对应于MOS管的栅源电压特性而被设置为5.5V。
优选的，齐纳二极管的反向导通电压与正相输入管Mp1、负相输入管Mp2、开关管Mnsw1、开关管Mnsw2和偏置管Mp3、Mp4、Mp5和Mp6的最大栅源电压差相等。
类似的，本发明中的其他二极管D2、D3、D4、D5和D6均为齐纳二极管，且其作用与钳位齐纳二极管D1的作用类似，均能够将其连接的MOS管的栅源电压进行钳位，因此本发明中的齐纳二极管的反向导通电压均可以根据各个MOS管的栅源电压特性设置。
优选的，当正相输入电压IN+或负相输入电压IN-大于开关电压与开关管的门限开启电压之差时，接收正相输入电压IN+或负相输入电压IN-的钳位单元中的开关管处于截止状态。
具体的，当IN+和IN-两者相差较小时，根据上文中求解得到的开关电压的大小可知，Mnsw1管的栅极电压是大于其漏极电压的，此时Mnsw1管会发生源漏翻转，从而使得Mnsw1导通，使得IN+输出至Mp1管的栅极。Mnsw2也以类似的方式实现导通，使得IN-输出至Mp2管的栅极。
然而，当IN+和IN-之间差距较大时，就会存在高压转换单元中的一条支路不被导通的情况。例如，当电源电压为40V，而差分电压也为40V的极端情况，此时如果IN+较大，则正相偏置支路不被导通，而此时开关电压VSW＝IN-+Vsg-Mp4+Vgs-Mn1。即便如此，对于Mnsw1来说，由于IN+过大，使得Mnsw1的源极和漏极电压均大于其栅极电压与门限开启电压之差，此时Mnsw1无法导通，从而无法将IN+连接至输入单元中，保护了输入单元不被高输入差分电压损坏。另一方面，由于IN-较小，Mnsw2仍然能够导通，因此能够将IN-连接至输入单元中，齐纳二极管D3的反偏电压为VSW-IN-＝Vsg-Mp4+Vgs-Mn1，远小于反向击穿电压5.5V，因此二极管D3中无反向电流。对于输入单元来说Mp1截止，Mp2导通，齐纳二极管D4的反偏电压为VS-IN-＝Vsg-Mp2，远小于反向击穿电压5.5V，因此二极管D4中也无反向电流。
综上所述，IN+和IN-输入端都不存在偏置电流。
类似的，如果IN+较小，IN-较大，则Mnsw1导通，Mnsw2截止，此时IN+和IN-输入端也都不存在偏置电流。因此，在高输入差分电压环境下，仍能够保持输入端不存在偏置电流，使差分输入阻抗很高。
优选的，开关电压控制管Mn1的门限开启电压、钳位单元中开关管Mnsw1、Mnsw2的门限开启电压相等。
具体来说，开关电压控制管Mn1的门限开启电压、钳位单元中开关管的门限开启电压相等时，则能够获得VSW＝IN-+Vsg-Mp4+Vgs-Mn1＝IN-+Vsg-Mp4+Vth。其中Vth为开关管的门限开启电压。
具体来说，Mnsw1和Mnsw2的开启关断的切换临界点是VSW-Vth＝IN+或IN-，也就是说，当正相位输入电压IN+＝VSW-Vth＝IN-+Vsg-Mp4时，Mnsw1处于临界状态，当IN+>IN-+Vsg-Mp4时候，也就是差分电压大于Vsg-Mp4时管子截止。类似的，Mnsw2处于临界状态的情况是IN-＝VSW-Vth＝IN++Vsg-Mp3，也就是差分电压大于Vsg-Mp3时管子截止。
优选的，偏置管Mp3、Mp4、Mp5和Mp6的宽长比相等。具体来说，确保四个偏置管的宽长比相等，能够使得电路设计较为容易，且差分电压对完全对称。
本发明的有益效果在于，与现有技术相比，本发明中的一种无偏置电流的高压输入级电路，通过高压转换单元生成开关电压并控制钳位单元的导通或关断状态，从而实现输入对的输出。本发明电路能够适用于具备较大电压范围的高压电源和高输入差分电压芯片，不会导致器件损坏，即便在高输入差分电压环境下，仍能够保持输入端不存在偏置电流，使差分输入阻抗很高，确保运放或比较器的“虚断”特性。本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述，但是本领域技术人员应该理解，以上实施示例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。

Claims (11)

1.一种无偏置电流的高压输入级电路，其特征在于：
所述电路包括高压转换单元、钳位单元和输入单元；其中，
所述高压转换单元，与所述钳位单元连接，用于基于差分输入电压的大小生成唯一一个开关电压，并将所述开关电压分别输入至所述钳位单元的正相钳位单元和负相钳位单元中；
所述钳位单元，与所述高压转换单元和所述输入单元连接，用于基于所述开关电压实现导通或关断，以将所述差分输入电压输入至输入单元中；
所述输入单元，用于实现对后级负载的电压输出。
2.根据权利要求1中所述的一种无偏置电流的高压输入级电路，其特征在于：
所述高压转换单元包括偏置电流源、正相偏置支路和负相偏置支路；其中，
所述正相偏置支路、所述负相偏置支路分别与所述偏置电流源连接，并基于所述差分输入电压实现偏置电流在所述正相偏置支路和所述负相偏置支路上的分配。
3.根据权利要求2中所述的一种无偏置电流的高压输入级电路，其特征在于：
所述正相偏置支路包括第一偏置管Mp3、第二偏置管Mp5，偏置齐纳管D5；其中，
所述第一偏置管Mp3的源极、第二偏置管Mp5的源极相互连接并接入偏置齐纳管D5的负端；
所述第一偏置管Mp3的栅极、第二偏置管Mp5的栅极相互连接并接入偏置齐纳管D5的正端和正相输入电压IN+；
所述第一偏置管Mp3的漏极接地，所述第二偏置管Mp5的漏极经过开关电压控制管Mn1接入偏置电流源It1；
所述负相偏置支路与所述正相偏置支路的电路结构相同。
4.根据权利要求3中所述的一种无偏置电流的高压输入级电路，其特征在于：
所述偏置电流源的一端接入电源电压，另一端接入至所述开关电压控制管Mn1的漏极和栅极；
所述开关电压控制管Mn1的源极分别与所述正相偏置支路、所述负相偏置支路连接。
5.根据权利要求4中所述的一种无偏置电流的高压输入级电路，其特征在于：
所述正相钳位单元与所述负相钳位单元的电路结构相同；其中，
所述正相钳位单元包括开关管Mnsw1、钳位齐纳二极管D1；
所述开关管Mnsw1的漏极与所述正相输入电压IN+连接，栅极分别与所述开关电压、所述钳位齐纳二极管D1的负端连接，源极与所述钳位齐纳二极管D1的正端、输入单元中正相输入管Mp1的栅极连接。
6.根据权利要求5中所述的一种无偏置电流的高压输入级电路，其特征在于：
所述差分输入电压为所述正相输入电压IN+和负相输入电压IN-之差；并且，
当所述差分输入电压使得正相偏置支路、负相偏置支路同时导通时，所述开关电压为所述开关电压控制管的漏源电压差、所述正相偏置支路或所述负相偏置支路中第一偏置管的源栅电压差之和。
7.根据权利要求6中所述的一种无偏置电流的高压输入级电路，其特征在于：
当所述差分输入电压使得所述正相偏置支路或所述负相偏置支路之一截止时，所述开关电压为所述开关电压控制管的漏源电压差、处于导通状态的所述正相偏置支路或所述负相偏置支路中所有偏置管的源栅电压差之和。
8.根据权利要求7中所述的一种无偏置电流的高压输入级电路，其特征在于：
当所述正相输入电压IN+或所述负相输入电压IN-大于所述开关电压与开关管的门限开启电压之差时，接收所述正相输入电压IN+或所述负相输入电压IN-的钳位单元中的开关管处于截止状态。
9.根据权利要求8中所述的一种无偏置电流的高压输入级电路，其特征在于：
所述开关电压控制管Mn1的门限开启电压、所述钳位单元中开关管Mnsw1、Mnsw2的门限开启电压相等。
10.根据权利要求9中所述的一种无偏置电流的高压输入级电路，其特征在于：
所述偏置管Mp3、Mp4、Mp5和Mp6的宽长比相等。
11.根据权利要求10中所述的一种无偏置电流的高压输入级电路，其特征在于：
所述齐纳二极管的反向导通电压与所述正相输入管Mp1、所述负相输入管Mp2、所述开关管Mnsw1、所述开关管Mnsw2和所述偏置管Mp3、Mp4、Mp5和Mp6的最大栅源电压差相等。
CN202210379967.XA 2022-04-12 2022-04-12 一种无偏置电流的高压输入级电路 Pending CN116931631A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210379967.XA CN116931631A (zh) 2022-04-12 2022-04-12 一种无偏置电流的高压输入级电路
PCT/CN2023/087556 WO2023198037A1 (zh) 2022-04-12 2023-04-11 一种无偏置电流的高压输入级电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210379967.XA CN116931631A (zh) 2022-04-12 2022-04-12 一种无偏置电流的高压输入级电路

Publications (1)

Publication Number Publication Date
CN116931631A true CN116931631A (zh) 2023-10-24

Family

ID=88328909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210379967.XA Pending CN116931631A (zh) 2022-04-12 2022-04-12 一种无偏置电流的高压输入级电路

Country Status (2)

Country Link
CN (1) CN116931631A (zh)
WO (1) WO2023198037A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117713788A (zh) * 2024-02-05 2024-03-15 江苏润石科技有限公司 基于薄栅氧化层工艺的高压开关的控制电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879640A (en) * 1974-02-11 1975-04-22 Rca Corp Protective diode network for MOS devices
US5783953A (en) * 1996-07-01 1998-07-21 Sun Microsystems, Inc. CMOS current controlled delay element using cascoded complementary differential amplifiers with replicated bias clamp
US7474154B1 (en) * 2007-04-23 2009-01-06 National Semiconductor Corporation Bias device clamping circuit for fast over-range recovery
CN112825477A (zh) * 2019-11-20 2021-05-21 圣邦微电子（北京）股份有限公司 一种高压运算放大器及其输入级电路
CN112202436B (zh) * 2020-08-31 2022-06-28 瓴芯电子科技(无锡)有限公司 负载开关电路及其控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117713788A (zh) * 2024-02-05 2024-03-15 江苏润石科技有限公司 基于薄栅氧化层工艺的高压开关的控制电路
CN117713788B (zh) * 2024-02-05 2024-04-23 江苏润石科技有限公司 基于薄栅氧化层工艺的高压开关的控制电路

Also Published As

Publication number Publication date
WO2023198037A1 (zh) 2023-10-19

Similar Documents

Publication Publication Date Title
US20070188191A1 (en) Differential amplifier with over-voltage protection and method
US11418189B2 (en) High voltage output circuit with low voltage devices using data dependent dynamic biasing
WO2023198037A1 (zh) 一种无偏置电流的高压输入级电路
CN112564676B (zh) 一种比较器电路
US8164364B2 (en) Circuitry and method for preventing base-emitter junction reverse bias in comparator differential input transistor pair
CN115411697A (zh) 一种欠压保护装置
US7741882B1 (en) Current-limited output buffer
CN111721986B (zh) 一种宽输入共模电压范围电流检测放大器电路
CN116931632A (zh) 一种高压输入级电路及高压输入方法
CN116938163A (zh) 一种具备偏置电流源的高压输入级电路及高压输入方法
CN102624376B (zh) 负向电压转换电路
CN111030072A (zh) 一种氮化镓功率器件的过压保护电路及其方法
US7837384B2 (en) Process-invariant low-quiescent temperature detection circuit
US7816989B2 (en) Differential amplifier
CN114498589B (zh) 一种输出级限流电路
CN115664356B (zh) 一种高压输入级差分对管保护电路
CN115395495B (zh) 过压保护电路
CN218734249U (zh) 一种导通压降可调的pmos理想二极管电路
US11177650B2 (en) Overvoltage protection circuit
CN114002592B (zh) 功率管的漏源电压采样电路
CN116232297B (zh) 传输门电路及开关装置
CN117833878A (zh) 比较器输入级电路、比较器应用电路和芯片
US7750735B1 (en) Voltage-level translator
CN116264460A (zh) 一种提高开漏输出级耐压值的结构
CN115208370A (zh) 共模采样电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination