CN104702216A - 一种振荡电路 - Google Patents

Abstract

本发明涉及一种振荡电路，包括：第一充放电单元、第二充放电单元、第一反相单元及第二反相单元，第一充放电单元适于使第一反相单元的第一节点和第二节点上产生第一电平值和第二电平值；第二充放电单元适于使第二反相单元的第三节点和第四节点上产生第三电平值和第四电平值；第一反相单元还包括第一正反馈单元，当第一电平值接近第一阈值电压，第一反相单元翻转以在第二节点输出翻转后的第二电平值；第二反相单元还包括第二正反馈单元，当第三电平值接近于第二阈值电压，第一反相单元翻转以在第四节点输出所述翻转后的第四电平值；振荡电路输出的振荡信号基于第二电平值和第四电平值。本发明能够稳定振荡电路的振荡周期。

Description

一种振荡电路

技术领域

本发明涉及集成电路领域，特别涉及一种振荡电路。

背景技术

在大规模数字集成电路中，时钟信号已成为必不可少的部分。时钟信号可以通过振荡电路输出的振荡信号产生，在这些数字系统电路中，常用的振荡电路有三种：环形振荡电路、晶体振荡电路和RC(电阻-电容)振荡电路。

环形振荡电路的振荡范围很宽、稳定度较高，但环形振荡电路对电源的噪声很敏感、布局尺寸面积较大。晶体振荡电路频率很准，而且工作稳定，其精度只与所选择的晶体器件固有频率有关，但是晶体振荡电路的功耗很大、价格高，不能集成在芯片的内部。RC振荡电路由于其结构简单、成本较低和易于集成等优点而被广泛应用于集成电路。

如图1所示的一种现有技术的振荡电路，包括：充放电单元100、第一比较单元101、第二比较单元102、锁存单元103、以及整形单元104。

继续参考图1：

充放电单元100包括充电电流输入端、放电电流输出端、电平输出端及电容元件C0，充电电流输入端连接至充电电流Iin，放电电流输出端连接至放电电流Iout，电平输出端输出电平Vs。充电电流输入端和放电电流输出端的联接点11与充电电流输入端之间通过开关管k1连接，联接点11与放电电流输出端之间通过开关管k2连接，电容元件C0的一端分别连接至联接点11及电平输出端，另一端接地。

第一比较单元101包括第一正端、第一负端及第一输出端，第二比较单元102包括第二正端、第二负端及第二输出端，所述电平输出端分别连接至所述第一正端及第二正端，所述第一负端连接至第一基准电压V1，所述第二负端连接至第二基准电压V2。

继续参考图1，锁存单元103包括第一输入端、第二输入端、第一电平输出端和第二电平输出端，锁存单元103由相互交叉反馈相连的第一或非门31和第二或非门32构成；第一输入端连接至第一或非门31的其中一个输入端，第一或非门31的另一个输入端与第二电平输出端相连；第二输入端连接至第二或非门32的其中一个输入端，第二或非门32的另一个输入端与第一电平输出端相连。

第一电平输出端输出的第一电平CHB和第二电平输出端输出的第二电平CH互为反相电平，且第二电平CH用于控制开关管k1的开闭，第一电平CHB用于控制开关管k2的开闭；当第二电平CH为高电平、第一电平CHB为低电平时，开关管k1闭合，开关管k2断开，当第二电平CH为低电平、第一电平CHB为高电平时，开关管k1断开，开关管k2闭合。

继续参考图1，整形单元104接收第二电平CH并在输出端40输出振荡电路的输出信号FOUT，输出端40也为图1振荡电路的输出端。

图1所示的振荡电路还可以包括充电电流源a1和放电电流源a2，充电电流源a1连接至充电电流输入端，并为充电电流输入端提供充电电流Iin，放电电流源a2连接至放电电流输入端，并为放电电流输入端提供放电电流Iout。

在上述结构的振荡电路工作时，电容元件C0上电压始终维持在V1和V2之间，由电荷守恒定律可知：电容元件C0满足：

Q=Iin×t=(V1-V2)×C-------(1)

式(1)中，Q为电容元件C0内的电荷量，V1为第一比较单元101的翻转电压，V2为第二比较单元102的翻转电压，C为所述电容元件C0的电容值，因此，可知图1所示振荡电路的振荡周期T为：

T=2×t=2×(V1-V2)×C/Iin----(2)

从式(2)可知，振荡电路的振荡周期T与上述电压(V1和V2)、电流(Iin)及电容(C)有关，但上述电压(V1和V2)及电流(Iin)分别由电压源及电流源提供，上述器件的电压值和电流值都是对工艺敏感的参数，会导致振荡电路的振荡周期不稳定，影响振荡电路的输出精度。另外，图1所示的振荡电路具备两个比较单元，比较单元会消耗大量能耗，以达到较高的比较速率。因而，现有技术的振荡电路的能耗较高。

发明内容

本发明技术方案所解决的技术问题是，如何稳定振荡电路的振荡周期。

为了解决上述技术问题，本发明技术方案提供了一种振荡电路，适于输出振荡信号，该振荡电路包括：第一充放电单元、第二充放电单元、第一反相单元及第二反相单元，所述第一反相单元包括第一节点和第二节点，所述第二反相单元包括第三节点和第四节点；

所述第一充放电单元适于当所述振荡信号为第一信号时被充电，以使所述第一节点和第二节点上产生第一电平值和第二电平值；

所述第二充放电单元适于当所述振荡信号为第二信号时被充电，以使所述第三节点和第四节点上产生第三电平值和第四电平值；所述第一信号和第二信号互为反相信号；

所述第一反相单元还包括所述第一节点和第二节点之间的第一正反馈单元，当所述第一电平值接近第一阈值电压，所述第一反相单元翻转以在所述第二节点输出翻转后的第二电平值；

所述第二反相单元还包括所述第三节点和第四节点之间的第二正反馈单元，当所述第三电平值接近于第二阈值电压，所述第一反相单元翻转以在所述第四节点输出所述翻转后的第四电平值；所述振荡信号基于所述第二电平值和第四电平值。

可选的，所述振荡电路还包括：电流单元；

所述电流单元，分别连接至所述第一充放电单元和第二充放电单元，适于提供第一充放电单元和第二充放电单元的充电电流。

可选的，所述电流单元包括：电流输入节点、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、电阻元件、第一电流输出节点及第二电流输出节点；

所述电流输入节点分别连接至所述第一NMOS管的漏极和第二NMOS管的栅极；所述第一PMOS管栅漏相连，其源极连接至参考电压，漏极连接至所述第二NMOS管的漏极；所述电阻元件的一端分别连接至所述第一NMOS管的栅极和第二NMOS管的源极，另一端连接至对地电压；所述第一NMOS管的源极连接至所述对地电压；所述第二PMOS管与所述第一PMOS管镜像，所述第二PMOS管的漏极连接至所述第一电流输出节点；所述第三PMOS管与所述第一PMOS管镜像，所述第三PMOS管的漏极连接至所述第二电流输出节点；所述第一电流输出节点连接至所述第一充放电单元，所述第二电流输出节点连接至所述第二充放电单元；

所述第一阈值电压和第二阈值电压分别等于所述第一NMOS管的阈值电压。

可选的，所述第一充放电单元包括：第一充电PMOS管、第一放电NMOS管和第一电容单元；

所述第一充电PMOS管与第一放电NMOS管共栅且共漏，所述第一充电PMOS管的源极连接至所述第一电流输出节点；所述第一放电NMOS管的栅极连接至第一充放电信号，漏极连接至所述第一电容单元，源极连接至所述对地电压；所述第一电容单元的一端连接至参考电压，另一端分别连接至所述第一放电NMOS管和所述第一节点；

所述第二充放电单元包括：第二充电PMOS管、第二放电NMOS管和第二电容单元；

所述第二充电PMOS管与第二放电NMOS管共栅且共漏，所述第二充电PMOS管的源极连接至所述第二电流输出节点；所述第二放电NMOS管的栅极连接至第二充放电信号，漏极连接至所述第二电容单元，源极连接至所述对地电压；所述第二电容单元的一端连接至所述参考电压，另一端分别连接至所述第二放电NMOS管和所述第三节点；所述第一充放电信号和第二充放电信号分别与所述振荡信号相关。

可选的，所述第一电容单元包括：第一电容元件；

所述第一电容元件的一端连接至所述参考电压，另一端分别连接至所述第一放电NMOS管和所述第一节点；

所述第二电容单元包括：第二电容元件；

所述第二电容元件的一端连接至所述参考电压，另一端分别连接至所述第二放电NMOS管和所述第三节点。

可选的，所述第一电容单元包括：第一电容PMOS管；

所述第一电容PMOS管的源漏相连并连接至所述参考电压，栅极分别连接至所述第一放电NMOS管和所述第一节点；

所述第二电容单元包括：第二电容PMOS管；

所述第二电容PMOS管的源漏相连并连接至所述参考电压，栅极分别连接至所述第二放电NMOS管和所述第三节点。

可选的，所述第一充放电信号为所述振荡信号，所述第二充放电信号为所述振荡信号的反相信号。

可选的，所述第一反相单元包括第一反相PMOS管、第二反相PMOS管和第一反相NMOS管；

所述第一反相PMOS管和第一反相NMOS管的栅极分别连接至所述第一节点，所述第一反相PMOS管和第一反相NMOS管的漏极分别连接至所述第二节点，所述第一反相PMOS管的源极连接至参考电压，所述第一反相NMOS管的源极连接至对地电压；所述第二反相PMOS管的栅极连接至所述第二节点，源极连接至所述参考电压，漏极连接至所述第一节点；

所述第二反相单元包括第三反相PMOS管、第四反相PMOS管和第二反相NMOS管；

所述第三反相PMOS管和第二反相NMOS管的栅极分别连接至所述第三节点，所述第三反相PMOS管和第二反相NMOS管的漏极分别连接至所述第四节点，所述第三反相PMOS管的源极连接至参考电压，所述第二反相NMOS管的源极连接至对地电压；所述第四反相PMOS管的栅极连接至所述第四节点，源极连接至所述参考电压，漏极连接至所述第三节点；所述第一阈值电压为第一反相NMOS管的阈值电压，第二阈值电压为第二反相NMOS管的阈值电压。

可选的，所述电流单元还包括：电流源；所述电流源连接至所述电流输入节点。

可选的，所述振荡电路还包括：整形单元；

所述整形单元包括第一整形输入节点、第二整形输入节点及整形输出端，所述第一整形输入节点连接至所述第二节点，所述第二整形输入节点连接至所述第四节点，所述整形输出端适于输出所述振荡信号。

可选的，所述整形单元还包括：第三反相单元、第四反相单元及锁存单元；

所述第三反相单元的输入端连接至所述第一整形输入端，所述第三反相单元的输出端连接至所述锁存单元的第一锁存输入端；所述第四反相单元的输入端连接至所述第二整形输入端，所述第四反相单元的输出端连接至所述锁存单元的第二锁存输入端；所述锁存单元的锁存输出端连接至所述整形输出端。

可选的，所述振荡电路还包括：信号增强单元；所述锁存单元的锁存输出端通过所述信号增强单元连接至所述整形输出端。

本发明技术方案的有益效果至少包括：

本发明技术方案利用了带正反馈单元的反相单元，实现了振荡电路的振荡过程，使带正反馈单元的反相单元在其输出端电平接近预阈值电压时进行翻转，以实现电平振荡，与现有技术的振荡电路相比，本发明技术方案的振荡电路能够消除因电压源和电流源制造工艺带来的电压值及电流值，保证振荡电路的输出振荡周期的稳定性。

本发明技术方案不需要使用比较单元，相较于现有技术，还能够大大减小使用功耗，减小芯片面积；另外相较于比较单元，本发明技术方案的反相单元的处理速率较高，能够提升振荡电路的处理速率。

在可选方案中，所述振荡电路还包括电流单元，所述电流单元所提供的充电电流基于所述第一NMOS管的阈值电压和电阻元件，所述第一NMOS管工作在亚阈值区，以使所述充电电流值与所述第一阈值电压值和第二阈值电压值匹配，使所述第一阈值电压和第二阈值电压与晶体管的阈值电压相关，能够进一步消除排除电压源和电流源对振荡周期所带来的影响。

在可选方案中，所述充放电单元的电容单元可以是真实电容，也可以是PMOS管的等效电容，使用PMOS管的等效电容作为所述电容单元，能够用于估算振荡电路的振荡延迟，还能够用于晶体管尺寸设计，避免振荡电路的制造工艺所带来的对振荡周期的影响。

在可选方案中，所述第一反相NMOS管、第二反相NMOS管和第一NMOS管匹配，其阈值电压相同。本发明技术方案使用第一反相NMOS管和第二反相NMOS管的阈值电压作为振荡电路的翻转电压，能够进一步节省功耗，其阈值电压与第一NMOS管的阈值电压相匹配，还能够进一步减小电路的工艺敏感性。本发明技术方案不需要增添额外的电压源以提供翻转电压，还可进一步减小电路面积。

附图说明

图1为现有技术的一种振荡电路的结构示意图；

图2为本发明技术方案提供的一种振荡电路的结构示意图；

图3为图2所示振荡电路中所选节点的波形示意图。

具体实施方式

为了使本发明的目的、特征和效果能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的方式来实施，因此本发明不受下面公开的具体实施例的限制。

如图2所示的一种振荡电路，适于输出振荡信号Fout，该振荡电路包括：第一充放电单元200、第二充放电单元201、第一反相单元202及第二反相单元203，所述第一反相单元202包括第一节点j1和第二节点j2，所述第二反相单元203包括第三节点j3和第四节点j4。

可知的是，振荡信号Fout可以做时钟信号等具备振荡频率的信号，因此，一般振荡电路输出的振荡信号包括第一信号和第二信号，可以设置所述第一信号为高电平信号，所述第二信号为低电平信号，也可设置所述第一信号为低电平信号，所述第二信号为高电平信号，所述第一信号和第二信号互为反相信号。

第一充放电单元200适于当所述振荡信号Fout为第一信号时被充电，并输出第一电平Vin1至所述第一节点j1；当所述振荡信号Fout为第二信号时，所述第一充放电单元200被放电，将在第一充放电单元200充放电过程下引起的第一节点j1上的电平变化记为第一电平值、第二节点j2上的电平变化记为第二电平值。

第二充放电单元201适于当所述振荡信号Fout为第二信号时被充电，并输出第二电平Vin2至所述第三节点j3；当所述振荡信号Fout为第一信号时，所述第二充放电单元201被放电，将在第二充放电单元201充放电过程下引起的第三节点j3上的电平变化记为第三电平值、第四节点j4上的电平变化记为第四电平值。

第一反相单元202还包括第一节点j1和第二节点j2之间的第一正反馈单元220，第二反相单元203还包括第三节点j3和第四节点j4之间的第二正反馈单元230。

在本实施例中，当所述振荡信号Fout为第一信号时，所述第一反相单元202能够基于所述第一节点j1上加载的第一电平值在所述第二节点j2上输出第二电平值，当所述第一节点j1上的第一电平值因充电而逐渐升高，第二节点j2上输出的第二电平值则逐渐降低，第一电平值的降低趋势会被所述第一正反馈单元220放大，当所述第一电平值接近第一阈值电压时，第一正反馈单元220将所述第二节点j2拉低的同时，将第一节点j1升高(一般，可将第二节点j2接地以拉低，将所述第一节点j1接电源电压以升高)，以实现第一反相单元202正反馈的过程。此时，第二电平值翻转(第二电平值为低电平)。当所述振荡信号Fout为第二信号时，由于第一充放电单元200被放电，第一节点j1上加载的第一电平值因放电迅速降低，此时，第二节点j2上输出的第二电平值则逐渐升高，第二电平值恢复高电平值。

类似的，当所述振荡信号Fout为第二信号时，所述第二反相单元203能够基于所述第三节点j3上加载的第三电平值在所述第四节点j4上输出第四电平值，当所述第三节点j3上的第三电平值因充电而逐渐升高，第四节点j4上输出的第四电平值则逐渐降低，第四电平值的降低趋势会被所述第二正反馈单元230放大，当所述第三电平值接近第二阈值电压时，第二正反馈单元230将所述第四节点j4拉低的同时，将第三节点j3升高(也可将第四节点j4接地以拉低，将所述第三节点j3接电源电压以升高)，以实现第二反相单元203正反馈的过程。此时，第四电平值翻转(第四电平值为低电平)。当所述振荡信号Fout为第一信号时，由于第二充放电单元201被放电，第三节点j3上加载的第三电平值因放电迅速降低，此时，第四节点j4上输出的第四电平值则逐渐升高，第四电平值恢复高电平值。

从上述过程可知，振荡信号Fout与所述第二电平值和第四电平值，本实施例的振荡电路通过所述带正反馈单元的反相单元得以实现。

继续参考图2，本实施例的振荡电路还包括电流单元204，电流单元204分别与所述第一充放电单元200、第二充放电单元201连接，适于提供第一充电电流至第一充放电单元200、第二充电电流至第二充放电单元201。

具体的，电流单元204包括：电流输入节点240、第一NMOS管241、第二NMOS管242、第一PMOS管243、第二PMOS管244、第三PMOS管245、电阻元件246、第一电流输出节点247及第二电流输出节点248。

电流输入节点240分别连接至所述第一NMOS管241的漏极和第二NMOS管242的栅极；所述第一PMOS管243栅漏相连，第一PMOS管243的源极连接至参考电压Vdd，漏极连接至所述第二NMOS管242的漏极；所述电阻元件246的一端分别连接至所述第一NMOS管241的栅极和第二NMOS管242的源极，另一端连接至对地电压GND；所述第一NMOS管241的源极连接至所述对地电压GND；所述第二PMOS管244与所述第一PMOS管243镜像，所述第二PMOS管244的漏极连接至所述第一电流输出节点247；所述第三PMOS管245与所述第一PMOS管243镜像，所述第三PMOS管245的漏极连接至所述第二电流输出节点248；所述第一电流输出节点247连接至所述第一充放电单元200，所述第二电流输出节点248连接至所述第二充放电单元201。所述第一充电电流和第二充电电流实际上镜像第一PMOS管243的源漏电流所得，因此所述第一充电电流与第二充电电流相等。

继续参考图2，第一充放电单元200包括：第一充电PMOS管K1、第一放电NMOS管K2和第一电容单元C1；

第一充电PMOS管K1与第一放电NMOS管K2共栅且共漏，所述第一充电PMOS管K1的源极连接至所述第一电流输出节点247；所述第一放电NMOS管K2的栅极连接至第一充放电信号sw1，第一放电NMOS管K2的漏极连接至所述第一电容单元C1，源极连接至所述对地电压GND；所述第一电容单元C1的一端连接至参考电压Vdd，另一端分别连接至所述第一放电NMOS管K2和所述第一节点j1。

类似上述结构，所述第二充放电单元201包括：第二充电PMOS管K3、第二放电NMOS管K4和第二电容单元C2；

所述第二充电PMOS管K3与第二放电NMOS管K4共栅且共漏，所述第二充电PMOS管K3的源极连接至所述第二电流输出节点248；所述第二放电NMOS管K4的栅极连接至第二充放电信号sw2，第二放电NMOS管K4的漏极连接至所述第二电容单元，第二放电NMOS管K4的源极连接至所述对地电压GND；所述第二电容单元C2的一端连接至所述参考电压Vdd，另一端分别连接至所述第二放电NMOS管K4和所述第三节点j3；所述第一充放电信号sw1和第二充放电信号sw2分别与所述振荡信号相关，所述第一充放电信号sw1和第二充放电信号sw2互为反相信号。具体的，所述第一充放电信号sw1可以为第一信号，第二充放电信号sw2可以为第二信号；所述第一充放电信号sw1还可以为第一信号的反相信号，所述第二充放电信号sw2则可以为第二信号的反相信号。

在上述结果中，第一充电PMOS管K1、第一放电NMOS管K2、第二充电PMOS管K3和第二放电NMOS管K4分别起控制开关的作用，其中，第一充电PMOS管K1和第二充电PMOS管K3为充电电流控制开关，第一放电NMOS管K2和第二放电NMOS管K4为放电电流控制开关；当第一充放电信号sw1为低，第二充放电信号sw2为高，第一充电PMOS管K1闭合，使充电电流(充电电流值为Iin)流入第一节点j1，第二放电NMOS管K4闭合，使第三节点j3放电(放电电流值为Iin)；当第一充放电信号sw1为高，第二充放电信号sw2为低，第一放电NMOS管K2闭合，使第一节点j1放电(放电电流值为Iin)，第二充电PMOS管K3闭合，使充电电流(充电电流值为Iin)流入第三节点j3。

在利用上述电流单元204对充放电单元提供上述充电电流或放电电流时，第一NMOS管241工作在亚阈区；其通过电流单元204的环路使电阻元件246上面的电压为第一NMOS管241的阈值电压，第一PMOS管243的源漏电流即为流过电阻元件246的电流，记该电流为Iin，有：

Iin=Vth/R----------(1)

式(1)中，Vth为第一NMOS管241的阈值电压，R为电阻元件246的电阻值或等效电阻值。

在具体的实施过程中，所述第一阈值电压和第二阈值电压分别等于所述第一NMOS管的阈值电压Vth。基于上述设置，充电单元的充放电使所述第一电平(第一电容单元C1间的电压)和第二电平(第二电容单元C2间的电压)的电压范围为0到Vth。第一电容单元C1和第二电容单元C2的等效电容值均为C，电流单元204通过上述控制开关向第一电容单元C1或第二电容单元C2输入电流为Iin，随时间变化，第一电容单元C1或第二电容单元C2内的电荷量满足：

Iin×t=C×V------(2)

式(2)中，t为时间，V为所述第一电平或第二电平，转换式(2)，并结合式(1)可求得振荡周期T满足：

T=2C×Vth/Iin=2C×Vth/(Vth/R)=2C×R---(3)

基于式(3)可知，上述结构所限定的振荡电路具备稳定的输出频率(振荡周期)，能够消除振荡电路电压和电流的敏感因素。

在对上述结构所限定的振荡电路进行芯片设计及生产时，采取式(1)至(3)考量，可在设计上考虑电阻R在工艺制程上的偏差并采取相应措施，如此能够设计及生产出符合设计规范的芯片。

还可以进一步限定本实施例的振荡电路：

上述电容单元可以是真实电容元件，也可以是由PMOS管构成的等效电容。当所述第一电容单元C1为第一电容元件(真实电容元件)，第一电容元件的一端连接至参考电压，另一端分别连接至所述第一放电NMOS管和所述第一节点；当所述第二电容单元C2为第二电容元件(真实电容元件)，第二电容元件的一端连接至所述参考电压，另一端分别连接至所述第二放电NMOS管和所述第三节点。

本实施例中，如图2所示，所述第一电容单元C1为第一电容PMOS管，所述第一电容PMOS管的源漏相连并连接至所述参考电压Vdd，栅极分别连接至所述第一放电NMOS管K2和所述第一节点j1。所述第二电容单元C2为第二电容PMOS管，所述第二电容PMOS管的源漏相连并连接至所述参考电压，栅极分别连接至所述第二放电NMOS管K4和所述第三节点j3。

而反相单元具体可以由如下晶体管构成：

参考图2，所述第一反相单元202包括第一反相PMOS管221、第二反相PMOS管222和第一反相NMOS管223，其中，第二反相PMOS管222为所述第一正反馈单元220。所述第二反相单元203包括第三反相PMOS管231、第四反相PMOS管232和第二反相NMOS管233，其中，第四反相PMOS管232为所述第二正反馈单元230。

所述第一反相PMOS管221和第一反相NMOS管223的栅极分别连接至所述第一节点j1，所述第一反相PMOS管221和第一反相NMOS管223的漏极分别连接至所述第二节点j2，所述第一反相PMOS管221的源极连接至参考电压Vdd，所述第一反相NMOS管223的源极连接至对地电压GND；所述第二反相PMOS管222的栅极连接至所述第二节点j2，源极连接至所述参考电压Vdd，漏极连接至所述第一节点j1。

类似的，所述第三反相PMOS管231和第二反相NMOS管233的栅极分别连接至所述第三节点j3，所述第三反相PMOS管231和第二反相NMOS管233的漏极分别连接至所述第四节点j4，所述第三反相PMOS管231的源极连接至参考电压Vdd，所述第二反相NMOS管233的源极连接至对地电压GND；所述第四反相PMOS管232的栅极连接至所述第四节点j4，源极连接至所述参考电压Vdd，漏极连接至所述第三节点j3。

从上述结构可知，本实施例使用晶体管尺寸设计，可以进一步避免振荡电路因制造工艺所带来的电流电压敏感因素：第一反相NMOS管223、第二反相NMOS管233和第一NMOS管241的晶体管尺寸匹配，第一反相NMOS管223、第二反相NMOS管233和第一NMOS管241的阈值电压相等。

需要说明的是：

电流输入节点240的输入电流可以由外界设备进行提供，也可以如图2所示，使用一电流源A1进行提供，电流源A1连接至所述电流输入节点240。

为了使振荡电流输出的振荡信号更为稳定、准确，波形良好，本实施例的振荡电路还包括整形单元205。整形单元205包括第一整形输入节点250、第二整形输入节点251及整形输出端252，第一整形输入节点250连接至所述第二节点j2，所述第二整形输入节点251连接至所述第四节点j4，所述整形输出端252适于输出所述振荡信号。

所述整形单元205进一步是由第三反相单元f1、第四反相单元f2及锁存单元f3构成的：第三反相单元f1的输入端连接至所述第一整形输入端250，所述第三反相单元f1的输出端连接至所述锁存单元f3的第一锁存输入端f31；所述第四反相单元f2的输入端连接至所述第二整形输入端251，所述第四反相单元f2的输出端连接至所述锁存单元f3的第二锁存输入端f32；所述锁存单元f3的锁存输出端f33连接至所述整形输出端252。

为了提高输出振荡信号输出强度，所述整形单元205还包括信号增强单元253，信号增强单元253由至少两个反相器串联而成，所述锁存单元f3的锁存输出端f33通过所述信号增强单元253连接至所述整形输出端252。

对图2所示的振荡电路进行供电运行，可以得到如图3所示的各节点波形示意图。其中，图3示意了节点j1、节点j2、节点f31(第一锁存输入端)的电压信号与第一充放电信号sw1之间的波形变化关系，以及，节点j3、节点j4、节点f32(第二锁存输入端)的电压信号与第二充放电信号sw2之间的波形变化关系，可知，第一充放电信号sw1和第二充放电信号sw2反映了振荡信号的波形变化。

参考图3，对于节点j1、节点j2、节点f31(第一锁存输入端)的电压信号与第一充放电信号sw1：

当第一充放电信号sw1为低电平信号，节点j1的电压(即所述第一电平值)逐渐升高时，第一反相单元的第一反相NMOS管223逐渐导通，第一反相PMOS管221逐渐截止，于是节点j2的电压逐渐降低，节点j2电压的降低会被第二反相PMOS管222放大；

当节点j1的电压充至第一反相NMOS管223的阈值电压(即达到第一阈值电压)时，第一反相NMOS管223将节点j2的电压拉低的同时，第二反相PMOS管222将节点j2电压的拉低反馈为节点j1电压的升高，实现正反馈单元220的正反馈过程。节点j1的电压超过临界点(为Vth)后，正反馈单元220会将节点j1和节点j2分别拉至各自的极端，即节点j1连接至参考电压(电源)和节点j2连接至对地电电压(接地)。上述临界点就是第一反相NMOS管223的阈值电压，也即所述第一阈值电压。

第三反相单元f1的输出端输出的第一反相电压信号为节点j2电压的反相信号，第一锁存输入端f31的输入信号为所述第一反相电压信号。

对于节点j3、节点j4、节点f32(第二锁存输入端)的电压信号与第二充放电信号sw2的波形变化关系也是类似的：

当第二充放电信号sw2为低电平信号，节点j3的电压(即所述第三电平值)逐渐升高时，第二反相单元的第二反相NMOS管233逐渐导通，第三反相PMOS管231逐渐截止，于是节点j4的电压逐渐降低，节点j4电压的降低会被第四反相PMOS管232放大；

当节点j3的电压充至第二反相NMOS管233的阈值电压(即达到第二阈值电压)时，第二反相NMOS管233将节点j4的电压拉低的同时，第四反相PMOS管232将节点j4电压的拉低反馈为节点j3电压的升高，实现正反馈单元230的正反馈过程。节点j3的电压超过临界点(也为Vth)后，正反馈单元230会将节点j3和节点j4分别拉至各自的极端，即节点j3连接至参考电压(电源)和节点j4连接至对地电电压(接地)。上述临界点就是第二反相NMOS管233的阈值电压，也即所述第二阈值电压。

第四反相单元f2的输出端输出的第二反相电压信号为节点j4电压的反相信号，第二锁存输入端f32的输入信号为所述第二反相电压信号。

第一反相电压信号和第二反相电压信号经锁存单元f3的信号处理，能够输出第一时钟信号和第二时钟信号，在本实施例中，所述第一时钟信号即为第一充放电信号sw1，所述第二时钟信号即为第二充放电信号sw2。

所述振荡信号可以是基于所述第一时钟信号所得，也可以是基于所述第二时钟信号所得，本实施例中，所述振荡信号是基于所述第一时钟信号所得：所述信号增强单元253连接至所述第一时钟信号，输出所述振荡信号Fout。

需要说明的是，本实施例中，所述第一反相NMOS管223的阈值电压、第二反相NMOS管233的阈值电压以及第一NMOS管241的阈值电压之间相等是有特定意义的：可以参考图3，当节点j1和节点j3分别达到第一阈值电压和第二阈值电压时，对应的第一反相单元和第二反相单元在节点j2或节点j4翻转，上述过程可考虑充电电流Iin满足Iin=Vth/R；

对节点j1，由电荷守恒，有Iin×t=C×V，而Iin=Vth/R，其中，V是节点j1的电压变化，即图3中节点j1电压波形周期上，高电平和低电平之间的电压差值，该电压差值为第一反相NMOS管223的阈值电压。当所述第一反相NMOS管223、第二反相NMOS管233和第一NMOS管241匹配时，可以消除阈值电压的影响，从而稳定振荡电路的振荡周期。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种振荡电路，适于输出振荡信号，其特征在于，包括：第一充放电单元、第二充放电单元、第一反相单元及第二反相单元，所述第一反相单元包括第一节点和第二节点，所述第二反相单元包括第三节点和第四节点；

所述第一充放电单元适于当所述振荡信号为第一信号时被充电，以使所述第一节点和第二节点上产生第一电平值和第二电平值；

所述第二充放电单元适于当所述振荡信号为第二信号时被充电，以使所述第三节点和第四节点上产生第三电平值和第四电平值；所述第一信号和第二信号互为反相信号；

所述第一反相单元还包括所述第一节点和第二节点之间的第一正反馈单元，当所述第一电平值接近第一阈值电压，所述第一反相单元翻转以在所述第二节点输出翻转后的第二电平值；

所述第二反相单元还包括所述第三节点和第四节点之间的第二正反馈单元，当所述第三电平值接近于第二阈值电压，所述第一反相单元翻转以在所述第四节点输出所述翻转后的第四电平值；所述振荡信号基于所述第二电平值和第四电平值。

2.如权利要求1所述的振荡电路，其特征在于，还包括：电流单元；

所述电流单元，分别连接至所述第一充放电单元和第二充放电单元，适于提供第一充放电单元和第二充放电单元的充电电流。

3.如权利要求2所述的振荡电路，其特征在于，所述电流单元包括：电流输入节点、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、电阻元件、第一电流输出节点及第二电流输出节点；

所述电流输入节点分别连接至所述第一NMOS管的漏极和第二NMOS管的栅极；所述第一PMOS管栅漏相连，其源极连接至参考电压，漏极连接至所述第二NMOS管的漏极；所述电阻元件的一端分别连接至所述第一NMOS管的栅极和第二NMOS管的源极，另一端连接至对地电压；所述第一NMOS管的源极连接至所述对地电压；所述第二PMOS管与所述第一PMOS管镜像，所述第二PMOS管的漏极连接至所述第一电流输出节点；所述第三PMOS管与所述第一PMOS管镜像，所述第三PMOS管的漏极连接至所述第二电流输出节点；所述第一电流输出节点连接至所述第一充放电单元，所述第二电流输出节点连接至所述第二充放电单元；

所述第一阈值电压和第二阈值电压分别等于所述第一NMOS管的阈值电压。

4.如权利要求3所述的振荡电路，其特征在于，所述第一充放电单元包括：第一充电PMOS管、第一放电NMOS管和第一电容单元；

所述第一充电PMOS管与第一放电NMOS管共栅且共漏，所述第一充电PMOS管的源极连接至所述第一电流输出节点；所述第一放电NMOS管的栅极连接至第一充放电信号，漏极连接至所述第一电容单元，源极连接至所述对地电压；所述第一电容单元的一端连接至参考电压，另一端分别连接至所述第一放电NMOS管和所述第一节点；

所述第二充放电单元包括：第二充电PMOS管、第二放电NMOS管和第二电容单元；

所述第二充电PMOS管与第二放电NMOS管共栅且共漏，所述第二充电PMOS管的源极连接至所述第二电流输出节点；所述第二放电NMOS管的栅极连接至第二充放电信号，漏极连接至所述第二电容单元，源极连接至所述对地电压；所述第二电容单元的一端连接至所述参考电压，另一端分别连接至所述第二放电NMOS管和所述第三节点；所述第一充放电信号和第二充放电信号分别与所述振荡信号相关。

5.如权利要求4所述的振荡电路，其特征在于，所述第一电容单元包括；第一电容元件；

所述第一电容元件的一端连接至所述参考电压，另一端分别连接至所述第一放电NMOS管和所述第一节点；

所述第二电容单元包括：第二电容元件；

所述第二电容元件的一端连接至所述参考电压，另一端分别连接至所述第二放电NMOS管和所述第三节点。

6.如权利要求4所述的振荡电路，其特征在于，所述第一电容单元包括：第一电容PMOS管；

所述第一电容PMOS管的源漏相连并连接至所述参考电压，栅极分别连接至所述第一放电NMOS管和所述第一节点；

所述第二电容单元包括：第二电容PMOS管；

所述第二电容PMOS管的源漏相连并连接至所述参考电压，栅极分别连接至所述第二放电NMOS管和所述第三节点。

7.如权利要求4所述的振荡电路，其特征在于，所述第一充放电信号为所述振荡信号，所述第二充放电信号为所述振荡信号的反相信号。

8.如权利要求3或4所述的振荡电路，其特征在于，所述第一反相单元包括第一反相PMOS管、第二反相PMOS管和第一反相NMOS管；

所述第一反相PMOS管和第一反相NMOS管的栅极分别连接至所述第一节点，所述第一反相PMOS管和第一反相NMOS管的漏极分别连接至所述第二节点，所述第一反相PMOS管的源极连接至参考电压，所述第一反相NMOS管的源极连接至对地电压；所述第二反相PMOS管的栅极连接至所述第二节点，源极连接至所述参考电压，漏极连接至所述第一节点；

所述第二反相单元包括第三反相PMOS管、第四反相PMOS管和第二反相NMOS管；

所述第三反相PMOS管和第二反相NMOS管的栅极分别连接至所述第三节点，所述第三反相PMOS管和第二反相NMOS管的漏极分别连接至所述第四节点，所述第三反相PMOS管的源极连接至参考电压，所述第二反相NMOS管的源极连接至对地电压；所述第四反相PMOS管的栅极连接至所述第四节点，源极连接至所述参考电压，漏极连接至所述第三节点；所述第一阈值电压为第一反相NMOS管的阈值电压，第二阈值电压为第二反相NMOS管的阈值电压。

9.如权利要求3所述的振荡电路，其特征在于，所述电流单元还包括：电流源；所述电流源连接至所述电流输入节点。

10.如权利要求1所述的振荡电路，其特征在于，还包括：整形单元；

所述整形单元包括第一整形输入节点、第二整形输入节点及整形输出端，所述第一整形输入节点连接至所述第二节点，所述第二整形输入节点连接至所述第四节点，所述整形输出端适于输出所述振荡信号。

11.如权利要求10所述的振荡电路，其特征在于，所述整形单元还包括：第三反相单元、第四反相单元及锁存单元；

所述第三反相单元的输入端连接至所述第一整形输入端，所述第三反相单元的输出端连接至所述锁存单元的第一锁存输入端；所述第四反相单元的输入端连接至所述第二整形输入端，所述第四反相单元的输出端连接至所述锁存单元的第二锁存输入端；所述锁存单元的锁存输出端连接至所述整形输出端。

12.如权利要求11所述的振荡电路，其特征在于，还包括：信号增强单元；所述锁存单元的锁存输出端通过所述信号增强单元连接至所述整形输出端。