CN205015388U - 一种延时可控式低电压检测芯片及电源管理芯片 - Google Patents

Abstract

本实用新型涉及集成电路技术领域，尤其是一种延时可控式低电压检测芯片及电源管理芯片。其中，检测芯片包括顺序连接的电阻分压电路、逻辑组合电路、电容充放电电路、延时控制电路和施密特整形电路，逻辑组合电路的输入端连接有基准电压产生电路，施密特整形电路的输出端与电阻分压电路之间连接有恢复电压设定电路，延时控制电路的输入端还同时连接于逻辑组合电路的输出端与电容充放电电路的输入端之间。本实用新型通过设置的延时控制电路可根据其输入端电压的电平高低来选择是否启动延时功能，以实现电容充放电电路是否进行延时充放电；而在检测芯片基础上通过增设的线性稳压电路后所形成的电源管理芯片则具有结构简单、成本低廉、性能稳定等特点。

Description

一种延时可控式低电压检测芯片及电源管理芯片

技术领域

本实用新型涉及集成电路技术领域，尤其是一种延时可控式低电压检测芯片以及基于此检测芯片所形成的电源管理芯片。

背景技术

众所周知，电压检测电路用于检测供给电压，当该电压变化到某一设定值时，电压检测电路输出控制信号；当我们设定这一标准电压值时，希望电路能准确检测出并输出相应的控制信号，现有的电压检测电路很容易做到这一点。

图1示出了现有的一种电压检测电路的电原理图，在该电路中，VIN端的输入电压经过电阻R1、电阻R2和电阻R3的分压得到电压V1，与比较器的正极相接，比较器的负极与基准电压电路的VREF端脚相接，反相器的输入接比较器的输出，反相器的输出接输出电路中MOS管M2的栅极，MOS管M2的源极和衬底接地、漏极为输出信号，与此同时，MOS管M2与MOS管M1的栅极相连，MOS管M1的源极和衬底接地、漏极接在电阻R2与电阻R3之间。当设定VIN端的电压使得V1低于VREF时(此时的VIN为开启电压)，VOUT为高阻态；当设定VIN端的电压使得V1高于VREF时，VOUT为低电平，然而，一旦VOUT为低电平(即：反相器的输出为高电平)，再次设定VIN端的电压使得V1低于VREF时，由于MOS管M1的开启电压比第一种情况时电压变高了，这一新的电压值叫恢复电压；在此过程中，基准电压电路输出的VREF不会随VIN变化而变化，从而根据VOUT的输出变化实现电压检测功能。

然而，诸如图1所示的电压检测电路虽然能在供给电压变化到设定值时产生输出控制信号，也能设定恢复电压值，但是在实际应用中却普遍存在如下缺陷：1、抗干扰性弱，由于外界的干扰信号的存在，使得检测结果不够准确；2、恢复电压与原来开启电压的比值与电阻R1、电阻R2和电阻R3都有关系，变动起来不方便也不够精确；3、由于是对输入电压瞬时值的检测，从而导致输出信号极不稳定。

另外，电压检测功能作为电源管理芯片中重要的组成功能之一，其直接影响到电源管理芯片的整体性能，由于现有的电压检测电路所存在的缺陷，导致现有的电源管理芯片普遍存在如下问题：1、由于现有的电压检测电路是对输入电压瞬时值的检测，导致电源管理芯片的输出信号不准确；2、容易误判低电压，导致检测错误；3、电源管理芯片发热时无法进行保护；4、电源管理芯片在供电处于低压时无法稳压；5、在包含电池的应用技术中，如果电池供电并处于低压，容易导致电池的漏液和过度放电。

因此，有必要对现有的电压检测芯片(电路)以及电源管理芯片提出改进方案，以最大限度地提升各自的性能，满足实际的使用需求。

实用新型内容

针对上述现有技术存在的不足，本实用新型的其中一个目的在于一种电路结构简单、抗干扰性强、检测精度高、具有延时控制功能的延时可控式低电压检测芯片；本实用新型的另一个目的在于提供一种基于前述检测芯片所形成的电源管理芯片，其具有结构简单、成本低廉、性能稳定等特点。

为了实现上述目的，本实用新型采用如下技术方案：

一种延时可控式低电压检测芯片，它包括用于通过电容的放电实现电压输出的电容充放电电路、用于控制电容充放电电路启闭的逻辑组合电路、用于向逻辑组合电路提供基准电压的基准电压产生电路、用于设定输入至逻辑组合电路中的电压值的电阻分压电路、用于输出检测信号的施密特整形电路和用于根据施密特整形电路输出的电压来设定电阻分压电路的比值的恢复电压设定电路；它还包括一用于控制电容充放电电路进行延时充放电的延时控制电路；

所述电阻分压电路、逻辑组合电路、电容充放电电路、延时控制电路和施密特整形电路沿电压信号处理方向顺序连接，所述基准电压产生电路的输出端连接逻辑组合电路的输入端，所述恢复电压设定电路连接于施密特整形电路的输出端与电阻分压电路之间，所述延时控制电路的输入端还同时连接于逻辑组合电路的输出端与电容充放电电路的输入端之间。

优选地，所述延时控制电路包括第一传输门、第二传输门和第三反相器，所述第一传输门的输入端连接于连接于逻辑组合电路的输出端与电容充放电电路的输入端之间，所述第二传输门的输入端连接电容充放电电路的输出端，所述第一传输门的输出端与第二传输门的输出端同时连接施密特整形电路的输入端，所述第一传输门的其中一个信号控制端和第二传输门的其中一个信号控制端同时连接第三反相器的输入端，所述第一传输门的另一个信号控制端和第二传输门的另一个信号控制端同时连接第三反相器的输出端，所述第三反相器的输入端作为使能输入端。

优选地，所述第一传输门和第二传输门均由一PMOS管和一NMOS管构成，所述第一传输门的NMOS管的栅极与第二传输门的PMOS管的栅极相连后连接于第三反相器的输入端，所述第一传输门的PMOS管的栅极与第二传输门的NMOS管的栅极相连后连接于第三反相器的输出端，所述第一传输门的PMOS管的漏极和NMOS管的漏极同时连接于逻辑组合电路的输出端、PMOS管的源极和NMOS管的源极同时连接于施密特整形电路的输入端，所述第二传输门的PMOS管的漏极和NMOS管的漏极同时连接于电容充放电电路的输出端、PMOS管的源极和NMOS管的源极同时连接于施密特整形电路的输入端。

一种电源管理芯片，它包括电压检测电路以及连接于电压检测电路的输出端并受控于电压检测电路的线性稳压电路，所述电压检测电路为上述的一种延时可控式低电压检测芯片；

所述线性稳压电路包括误差放大器和第五MOS管，所述第五MOS管的漏极作为线性稳压电路的输出端并通过依次串联的第六电阻和第七电阻接地，所述第五MOS管的栅极连接误差放大器的输出端、源极和衬底相连后作为电源电压输入端，所述误差放大器的正极连接于第六电阻和第七电阻之间、负极连接基准电压产生电路的输出端。

优选地，所述误差放大器的输出端与第五MOS管的栅极之间还连接有短路保护电路。

优选地，所述误差放大器的输出端与第五MOS管的栅极之间还连接有限流保护电路。

由于采用了上述方案，本实用新型通过设置的延时控制电路可根据其输入端电压的电平高低来选择是否启动延时功能，以实现电容充放电电路是否进行延时充放电；而在检测芯片基础上通过增设的线性稳压电路后所形成的电源管理芯片则具有结构简单、成本低廉、性能稳定等特点。

附图说明

图1为现有技术中的一种电压检测电路的原理图；

图2为本实用新型实施例的检测芯片的原理图；

图3为本实用新型实施例的电源管理芯片的原理图。

具体实施方式

以下结合附图对本实用新型的实施例进行详细说明，但是本实用新型可以有权利要求限定和覆盖的多种不同方式实施。

如图2并结合图3所示，本实用新型实施例提供的一种延时可控式低电压检测芯片，它包括顺序连接的电阻分压电路1、逻辑组合电路2、电容充放电电路3、延时控制电路4和施密特整形电路5，在逻辑组合电路2的输入端还连接有基准电压产生电路6，在电阻分压电路1与施密特整形电路5的输出端之间连接有恢复电压设定电路7，同时延时控制电路4的输入端还连接于逻辑组合电路2的输出端与电容充放电电路4的输入端之间，其中：

电阻分压电路1主要用于设定输入至逻辑组合电路2中的电压值，从而使逻辑组合电路2通过比较基准电压Vref与设定输入的电压来控制电容充放电电路1的电容的充放电状态，其包括顺序串联于电压设定端Vin与接地端之间的第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4。

逻辑组合电路2主要用于控制电容充放电电路3启闭状态，从而控制电容充放电电路3的电容的充放电状态，其包括比较器Q和第一反相器A1，比较器Q的正极连接于第一电阻R1和第二电阻R2之间、负极连接基准电压产生电路6的输出端、输出端连接第一反相器A1的输入端，而第一反相器A1的输入端则连接电容充放电电路3的输入端。

电容充放电电路3主要是通过电容的充放电来实现电压的输出，其包括第三MOS管M3、第四MOS管M4、充放电电容C1和第五电阻R5；其中，第三MOS管M3为增强P沟道MOS晶体管、第四MOS管M4为增强型N沟道MOS晶体管，第三MOS管M3的栅极和第四MOS管M4的栅极同时连接第一反相器A1的输出端，第三MOS管M3的漏极和第四MOS管M4的漏极分别连接于第五电阻R5的两端，第三MOS管M3的源极和衬底同时连接电源输入端VDD，第四MOS管M4的源极和衬底同时接地，充放电电容C1的一端接地、另一端连接于延时控制电路4的输入端。

延时控制电路4主要通过控制其输入端的电平高低来选择是否启动延时功能，以控制电容充放电电路3是否进行延时充放电。

施密特整形电路5主要用于对延时控制电路4输出的电压进行整形处理后实现检测信号的输出，其包括顺序连接的施密特整形单元51和第二反相器A2，施密特整形单元51的输入端连接于延时控制电路4的输出端，第二反相器A2的输出端作为检测信号输出端Vout，第一MOS管M1的栅极和第二MOS管M2的栅极同时连接于第二反相器A2的输入端与施密特整形单元51的输出端之间；

基准电压产生电路6主要用于向逻辑组合电路2提供基准电压Vref。

恢复电压设定电路7，主要用于根据施密特整形电路5输出的电压值来设定电阻分压电路1的比值，其包括第一MOS管M1和第二MOS管M2；其中，第一MOS管M1为增强P沟道MOS晶体管、第二MOS管M2为增强N沟道MOS晶体管，第一MOS管M1的栅极和第二MOS管M2的栅极同时连接施密特整形单元51的输出端，而第一MOS管M1的源极和衬底同时连接电压设定端Vin，第二MOS管M2的源极和衬底同时接地，第一MOS管M1的漏极连接于第一电阻R1和第二电阻R2之间，第二MOS管M2的漏极连接于第三电阻R3和第四电阻R4之间；而为提高输入电压的可变动性，削弱恢复电压和开启电压与各电阻之间的关系，以提高电压检测的精度，本实施例的第一电阻R1和第四电阻R4的阻值相等。

如此，通过设置的延时控制电路4可根据其输入端电压的电平高低来选择是否启动延时功能，以实现电容充放电电路3是否进行延时充放电的等等，通过设置的施密特整形电路5可使得整个芯片输出的波形更为稳定；利用电容充放电电路3增强了芯片的抗干扰性，使其受到外界的干扰很小，从而使得电压检测的结果更为准确；通过设置的恢复电压设定电路7可极大地削弱的恢复电压及启动电压与电阻分压电路1之间的关系，增强了输入电压的变动性。

为优化整个芯片的电路结构并保证其功能性，本实施例的延时控制电路4包括第一传输门T1、第二传输门T2和第三反相器A3；其中，第一传输门T1的输入端连接于连接于逻辑组合电路2的输出端(即第一反相器A1的输出端)与电容充放电电路3的输入端之间，第二传输门T2的输入端连接电容充放电电路3的输出端，第一传输门T1的输出端与第二传输门T2的输出端同时连接施密特整形电路5的输入端，第一传输门T1的其中一个信号控制端和第二传输门T2的其中一个信号控制端同时连接第三反相器A3的输入端，第一传输门T1的另一个信号控制端和第二传输门T2的另一个信号控制端同时连接第三反相器A3的输出端，第三反相器A3的输入端作为使能输入端EN。从而，利用第一传输门T1、第二传输门T2和第三反相器A3构成路径选择器，当使能输入端EN接高电平时，第一传输门T1开启，第二传输门T2关闭，延时功能被关闭，电容充放电电路3正常充放电，当使能输入端EN接低电平时，第一传输门T1关闭，第二传输门T2开启，以控制电容充放电电路3进行延时充电或延时放电。

为最大限度地优化整个延时控制电路4的功能及其结构，本实施例的第一传输门T1和第二传输门T2均由一PMOS管和一NMOS管构成，所述第一传输门T1的NMOS管的栅极与第一传输门T2的PMOS管的栅极相连后连接于第三反相器A3的输入端，第一传输门T1的PMOS管的栅极与第一传输门T2的NMOS管的栅极相连后连接于第三反相器A3的输出端，第一传输门T1的PMOS管的漏极和NMOS管的漏极同时连接于逻辑组合电路2的输出端、PMOS管的源极和NMOS管的源极同时连接于施密特整形电路5的输入端，第一传输门T2的PMOS管的漏极和NMOS管的漏极同时连接于电容充放电电路3的输出端、PMOS管的源极和NMOS管的源极同时连接于施密特整形电路5的输入端。

基于上述电压检测芯片，如图3所示，本实施例还提供了一种电源管理芯片，它包括电压检测电路以及连接于电压检测电路的输出端并受控于电压检测电路的线性稳压电路8，本实施例的电压检测电路为上述延时可控式低电压检测芯片；其中，本实施例的线性稳压电路8包括误差放大器S和第五MOS管M5，第五MOS管M5的漏极作为线性稳压电路8的输出端并通过依次串联的第六电阻R6和第七电阻R7接地，第五MOS管M5的栅极连接误差放大器S的输出端、源极和衬底相连后作为电源电压输入端VDD，误差放大器S的正极连接于第六电阻R6和第七电阻R7之间、负极连接基准电压产生电路6的输出端；同时，电压检测电路的输出端(即施密特整形电路5的输出端)作为线性稳压电路8的使能输入端CE，线性稳压电路8还同时与电压设定端Vin相连。

如此，本实施例的电源管理芯片集成了线性稳压电路8和电压检测电路，有利于降低整个芯片的成本；利用电压检测电路中的延时功能(延时功能可以通过控制使能输入端EN的电平高低实现开启或关闭)极大地提高了芯片使用的便利性，并且可以控制芯片的最终输出以及稳定性，即当检测到低压且时间大于设定的延时时间的时候，使能输入端CE输出低电平，线性稳压电路8关闭，反之，线性稳压电路8正常工作；而利用设置的线性稳压电路8可有效提高整个芯片的抗干扰性，保证其进行稳定的工作。

为丰富整个芯片的功能，提高其自我保护的性能，在误差放大器S的输出端与第五MOS管M5的栅极之间还连接有短路保护电路9，本实施例的短路保护电路9可根据具体情况采用目前主流的电路结构。当然，也可在误差放大器S的输出端与第五MOS管M5的栅极之间连接限流保护电路10，本实施例的限流保护电路10也可根据具体情况采用目前主流的电路结构。

为进一步论证本实施例的检测芯片本身的变动性能以及最终构成的电源管理芯片的变动性能，即根据情况进行对输入电压进行设置，由于第一电阻R1和第四电阻R4的阻值相等，当检测信号输出端Vout的电压Vout＝1时(即处于高电平时)，分压电压V1等于基准电压Verf所需的开启电压：

$Vin\left(open\right)=\frac{R2+R3+R4}{R3+R4};$

当检测信号输出端Vout的电压Vout＝0时(即处于低电平时)，分压电压V1等于基准电压Verf所需的恢复电压：

$Vin\left(re\mathrm{cov}er\right)=\frac{R1+R2+R3}{R3};$

而开启电压和恢复电压的比值：

$\frac{Vin\left(re\mathrm{cov}er\right)}{Vin\left(open\right)}=\frac{(R1+R2+R3)(R3+R4)}{(R2+R3+R4)R3}=1+\frac{R4}{R3},$ 如此，便会使得开启电压和恢复电压只与第三电阻R3和第四电阻R4有关，从而削弱了电阻分压电路1对开启电压和恢复电压的影响，有利于提高输入电压的变空性，保证最终的检测精度。

以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (6)

1.一种延时可控式低电压检测芯片，它包括用于通过电容的放电实现电压输出的电容充放电电路、用于控制电容充放电电路启闭的逻辑组合电路、用于向逻辑组合电路提供基准电压的基准电压产生电路、用于设定输入至逻辑组合电路中的电压值的电阻分压电路、用于输出检测信号的施密特整形电路和用于根据施密特整形电路输出的电压来设定电阻分压电路的比值的恢复电压设定电路；其特征在于：它还包括一用于控制电容充放电电路进行延时充放电的延时控制电路；

所述电阻分压电路、逻辑组合电路、电容充放电电路、延时控制电路和施密特整形电路沿电压信号处理方向顺序连接，所述基准电压产生电路的输出端连接逻辑组合电路的输入端，所述恢复电压设定电路连接于施密特整形电路的输出端与电阻分压电路之间，所述延时控制电路的输入端还同时连接于逻辑组合电路的输出端与电容充放电电路的输入端之间。

2.如权利要求1所述的一种延时可控式低电压检测芯片，其特征在于：所述延时控制电路包括第一传输门、第二传输门和第三反相器，所述第一传输门的输入端连接于连接于逻辑组合电路的输出端与电容充放电电路的输入端之间，所述第二传输门的输入端连接电容充放电电路的输出端，所述第一传输门的输出端与第二传输门的输出端同时连接施密特整形电路的输入端，所述第一传输门的其中一个信号控制端和第二传输门的其中一个信号控制端同时连接第三反相器的输入端，所述第一传输门的另一个信号控制端和第二传输门的另一个信号控制端同时连接第三反相器的输出端，所述第三反相器的输入端作为使能输入端。

3.如权利要求2所述的一种延时可控式低电压检测芯片，其特征在于：所述第一传输门和第二传输门均由一PMOS管和一NMOS管构成，所述第一传输门的NMOS管的栅极与第二传输门的PMOS管的栅极相连后连接于第三反相器的输入端，所述第一传输门的PMOS管的栅极与第二传输门的NMOS管的栅极相连后连接于第三反相器的输出端，所述第一传输门的PMOS管的漏极和NMOS管的漏极同时连接于逻辑组合电路的输出端、PMOS管的源极和NMOS管的源极同时连接于施密特整形电路的输入端，所述第二传输门的PMOS管的漏极和NMOS管的漏极同时连接于电容充放电电路的输出端、PMOS管的源极和NMOS管的源极同时连接于施密特整形电路的输入端。

4.一种电源管理芯片，其特征在于：它包括电压检测电路以及连接于电压检测电路的输出端并受控于电压检测电路的线性稳压电路，所述电压检测电路为权利要求1-3中任一项所述的一种延时可控式低电压检测芯片；

所述线性稳压电路包括误差放大器和第五MOS管，所述第五MOS管的漏极作为线性稳压电路的输出端并通过依次串联的第六电阻和第七电阻接地，所述第五MOS管的栅极连接误差放大器的输出端、源极和衬底相连后作为电源电压输入端，所述误差放大器的正极连接于第六电阻和第七电阻之间、负极连接基准电压产生电路的输出端。

5.如权利要求4所述的一种电源管理芯片，其特征在于：所述误差放大器的输出端与第五MOS管的栅极之间还连接有短路保护电路。

6.如权利要求4所述的一种电源管理芯片，其特征在于：所述误差放大器的输出端与第五MOS管的栅极之间还连接有限流保护电路。