CN112947660A - 一种电源电压的预处理电路及预处理方法 - Google Patents

Abstract

本发明实施例公开了一种电源电压的预处理电路及预处理方法，预处理电路包括电源检测电路，逻辑控制电路和电压输出电路，电源检测电路与逻辑控制电路相接；逻辑控制电路的输出与电压输出电路的输入连接；本发明实施例通过电源检测电路对电源电压进行检测，当电源电压处于电源范围内的低值时，电源检测电路将低电源电压这一检测结果输出至逻辑控制电路，再由电压输出电路根据当前对应逻辑关系将电源电压近乎无损耗地输出，而当电源电压处于电源范围内的高值时，电源检测电路则将高电源电压这一检测结果输出至逻辑控制电路，经由电压输出电路后将电源电压可控降低后再输出。

Description

一种电源电压的预处理电路及预处理方法

技术领域

本申请各实施例属于电源电压管理领域，具体涉及一种电源电压的预处理电路及预处理方法。

背景技术

在集成电路的设计中电路在宽电源电压范围内仍可保持良好的性能一直是一个设计难点。例如差分运放电路中如果电源电压范围变化过大，电路设计者为了在增益，速度及稳定性等性能指标之间做折中，往往需要在电路架构上做出极大努力。

发明内容

本申请实施例目的在于克服上述问题或者至少部分地解决或缓减上述问题，本申请实施例可通过对电源电压做预处理来降低对电路架构的要求，同时减小性能指标随着电源电压变化的范围，本申请提供的技术方案可将电源范围内的低压值保持不变，而高压值则根据后级电路的功耗需求进行可控地降低，从而降低模拟电路在电源电压范围上的设计难度。

第一方面，本申请实施例提供了一种电源电压的预处理电路，其特征在于，包括：

电源电压检测电路，用于将电源电压以第一逻辑电平输出；

逻辑控制电路，与电源电压检测电路连接，用于对电源电压检测电路输出的第一逻辑电平进行逻辑转换以第二逻辑电平输出；

电压输出电路，与逻辑控制电路连接，通过第二逻辑电平控制电压输出电路以输出电压。

与现有技术相比，本发明上述实施例可将电源范围内的低压值保持不变，而高压值则根据后级电路的功耗进行可控地降低，从而降低模拟电路在电源电压范围上的设计难度。

作为本发明的一个优选实施例，所述电源电压检测电路包括：第一分压电路、第一MOS管和第二分压电路，第一分压电路输出端与第一MOS管输入端相连，第一MOS管的输出端与第二分压电路输入端相连；

第一分压电路，用于将电源电压进行线性分压以获得偏置电压；

第一MOS管，用于根据输入偏置电压导通或关断第二分压电路；

第二分压电路，当所述第二分压电路导通时，用于将输入的电源电压进行分压以第一逻辑电平输出。。

与现有技术相比，本发明上述实施例电源检测电路通过电阻对电源电压进行线性分压，以建立电源电压与所分电压的直接关系，再将所分电压作为第一MOS管的输入信号以间接实现对电源电压进行检测以输出第一逻辑电平。

作为本发明的一个优选实施例，第二分压电路，包括第一电阻、第二电阻及第二MOS管，第一MOS管的漏极与第二MOS管的源极相连，第一电阻和第二电阻之间的第一节点与第二MOS管的栅极相连，第一电阻远离第二电阻的一端与电源相连。

作为本发明的一个优选实施例，第一分压电路，包括第一偏置器件和第二偏置器件，第一偏置器件和第二偏置器件相互串联且设置在电源与参考地之间；

第一偏置器件和第二偏置器件之间的第二节点与第一MOS管的栅极相连，第一偏置器件远离第二偏置器件的一端与电源相连，第二偏置器件远离第一偏置器件的一端和第一MOS管的源极分别与参考地相连。

与现有技术相比，本发明上述实施例，当电源电压处于电源范围内的低值时，第一MOS管关断，电压可直接通过电阻将电源电压输出至逻辑控制电路；当电源电压处于电源范围内的高值时，第一MOS管导通，电压检测电路的输出将与电源电压无直接关系，而是一个以二极管方式连接的MOS栅源电压和一个电阻共同决定的逻辑低电平。

作为本发明的一个优选实施例，逻辑控制电路包括第一反相器，第一反相器与电源检测电路输出端相连；

第一反相器包括第三MOS管和第四MOS管，第三MOS管的栅极和第四MOS管的栅极分别与第二电阻和第二MOS管之间的第三节点相连，第三MOS管的漏极和第四MOS管的漏极之间形成第四节点，第四节点与电压输出电路中的缓冲器输入端相连，第三MOS管的源极与电源相连，第四MOS管的源极与参考地相连。

与现有技术相比，本发明上述实施例，逻辑控制电路将电源电压检测电路输出的第一逻辑电平进行转换，以获得合适的第二逻辑电平，这有利于控制电压输出电路的相关MOS管的导通或关断来完成电压输出。。

作为本发明的一个优选实施例，逻辑控制电路还包括第五电阻和/或第六电阻，第五电阻一端与电源相连，另外一端与第三MOS管的源极相连，第六电阻一端与第四MOS管的源极相连，另外一端与参考地相连。

作为本发明的一个优选实施例，第一分压电路，包括第三偏置器件、第四偏置器件、第五偏置器件和第六偏置器件，第三偏置器件、第四偏置器件、第五偏置器件和第六偏置器件相互串联且设置在电源与参考地之间，第四偏置器件和第五偏置器件之间的第五节点与第一MOS管的栅极相连，第三偏置器件远离第四偏置器件的一端与电源相连，第六偏置器件远离第五偏置器件的一端与参考地相连。

作为本发明的一个优选实施例，第三偏置器件、第四偏置器件、第五偏置器件和第六偏置器件分别对应为第七电阻至第十电阻，或第三二极管至第六二极管。

与现有技术相比，本发明上述实施例，第七偏置器件、第八偏置器件、第九偏置器件和第十偏置器件串联于电源和参考地之间并通过电阻分压给相对应节点提供电压，这样可以给不同的器件提供不同的电压。

作为本发明的一个优选实施例，逻辑控制电路包括第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管；

第五MOS管的栅极与第五偏置器件和第六偏置器件之间的第六节点相连，第六MOS管的栅极与第二电阻和第二MOS管之间的第三节点相连，第七MOS管的栅极与第三偏置器件和第四偏置器件之间的第七节点相连，第五MOS管的漏极、第六MOS管的源极、第七MOS管的源极和相连于第八节点，第八MOS管的栅极与第九MOS管的栅极相连形成第九节点，第六MOS管的漏极与第九节点相连，第九MOS管的漏极和第七MOS管的漏极之间的第十节点与第十MOS管的栅极相连，第十MOS管的漏极与第十一电阻相连形成第十一节点，第十一节点与电压输出电路的缓冲器输入端相连，第五MOS管的源极和第十MOS管的源极分别与参考地相连，第十一电阻远离第十MOS管的一端、第八MOS管的源极、第九MOS管的源极分别与电源相连。

与现有技术相比，本发明上述实施例，通过第六MOS管和第七MOS管输入的栅极电压的大小比较以决定第九节点和第十节点的电平高低，进而确定第十MOS管的导通与关断，通过比较器原理判断后续电压输出电路的相关MOS管的导通与否完成电压输出。

作为本发明的一个优选实施例，电压输出电路包括缓冲器、第二反相器、第十一MOS管、第十二MOS管和负载，第十一MOS管的栅极与缓冲器和第二反相器之间的第十二节点相连，第十二MOS管的栅极与第二反相器输出端相连形成第十三节点，第十二MOS管的漏极与负载一端连接，负载另一端与第十一MOS管的漏极相连将输出端电压输出，第十一MOS管的源极和第十二MOS管的源极分别与电源相连。

与现有技术相比，本发明上述实施例，电源检测电路将电源电压检测结果输出至逻辑控制电路，逻辑控制电路将电平转换后输出至电源输出电路中，通过电源输出电压将电源电压可控调整后再输出。

第二方面，本发明实施例还提供了一种电源电压进行预处理的方法，包括以下步骤：

电源电压检测电路将电源电压以第一逻辑电平输出；

逻辑控制电路对电源电压检测电路输出的第一逻辑电平进行逻辑转换以第二逻辑电平输出；

电压输出电路通过第二逻辑电平控制以输出电压。

与现有技术相比，本发明上述实施例可将电源范围内的低压值保持不变，而高压值则根据后级电路的功耗需求进行可控地降低，从而降低模拟电路在电源电压范围上的设计难度。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分，本领域技术人员应该理解的是，这些附图未必是按比例绘制的，在附图中：

图1为本发明一实施例提出的一种电源电压的预处理电路的结构示意图；

图2为本发明一实施例提出的电源电压检测电路的结构示意图；

图3为本发明一种实施例提出的一种电源电压的预处理电路；

图4为本发明一实施例提出的另一种电源电压的预处理电路的结构示意图；

图5为本发明另一种实施例提出的一种电源电压的预处理电路；

图6为本发明另一种实施例提出的一种电源电压的预处理电路；

图7为本发明实施例提出电源电压的预处理电路的输入输出特性曲线；

图8为本发明另一种实施例提出的一种电源电压的预处理方法。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

图1为本发明一实施例提出的一种电源电压的预处理电路；

电源电压检测电路11，用于将电源电压以第一逻辑电平输出；

逻辑控制电路12，与电源电压检测电路连接，用于对电源电压检测电路输出的第一逻辑电平进行逻辑转换以第二逻辑电平输出；

电压输出电路13，与逻辑控制电路连接，电压输出电路通过第二逻辑电平控制以输出电压。

本发明上述实施例可将电源范围内的低压值保持不变，而高压值则根据后级电路的功耗需求进行可控地降低，从而降低模拟电路在电源电压范围上的设计难度。

图2为本发明一实施例提电源电压检测结构示意图；

电源电压检测电路11包括：第一分压电路21、第一MOS管22和第二分压电路23，第一分压电路21输出端与第一MOS管22输入端相连，第一MOS管22的输出端与第二分压电路23输入端相连；

第一分压电路21，用于将电源电压进行线性分压以获得第一电压；

第一MOS管22，用于根据输入第一电压导通或关断第二分压电路；作为本发明的优选实施例，第一MOS管为N型MOS管。

第二分压电路23，当所述第二分压电路导通时，用于将输入的电源电压进行分压以第一逻辑电平输出，当所述第二分压电路关断时，电源电压检测电路直接将电源电压输出至逻辑控制电路输入端进行逻辑转换。

上述电源检测电路通过电阻对电源电压VDD进行线性分压，以建立电源电压与所分电压的直接关系，再将所分电压作为第一MOS管的输入信号以间接实现对电源电压进行检测的目的。

实施例一：

如图1、图2和图3所示，图3为本发明一实施例提出的一种电源电压的预处理电路的结构示意图；

第二分压电路21，包括第一电阻R1、第二电阻R2及第二MOS管MN2，第一MOS管MN1的漏极与第二MOS管MN2的源极相连，第一电阻R1和第二电阻R2之间的第一节点N1与第二MOS管MN2的栅极相连，第一电阻R1远离第二电阻R2的一端与电源VDD相连。

第一电阻R1和第二电阻R2不能换成二极管或以二极管形式连接的MOS管来实现分压效果，因为如果第一电阻R1和第二电阻R2换成二极管，第二节点N2和第三节点N3之间的电压差只能为二极管的导通电压，调整二极管的尺寸对压降的改动比较有限而且不线性，但电阻能根据电流和所需压降比较方便且线性地进行调整。

第一分压电路21，包括第一偏置器件和第二偏置器件，第一偏置器件和第二偏置器件相互串联且设置在电源VDD与参考地GND之间；

第一偏置器件和第二偏置器件之间的第二节点N2与第一MOS管MN1的栅极相连，第一偏置器件远离第二偏置器件的一端与电源VDD相连，第二偏置器件远离第一偏置器件的一端和第一MOS管MN1的源极分别与参考地VDD相连。

在本实施例中以第一偏置器件为第三电阻R3，第二偏置器件为第四电阻R4进行详细说明。

本发明实施例提供的电源电压的预处理电路包括电源检测电路11，逻辑控制电路12和电压输出电路13，在本发明实施例中，第三电阻R3可以包括两个相互串联的电阻，第三电阻R3也可以为单一一个电阻，在发明实施例中以单一电阻进行详细说明本发明实施例，第四电阻R4为一个电阻，其中第三电阻R3和第四电阻R4串联于电源电压VDD和参考地GND之间，电源检测电路11通过电阻对电源电压VDD进行线性分压，向第三电阻R3和第四电阻R4之间的第二节点N2提供电压，同时第二节点N2接入第一MOS管MN1的栅极，第一MOS管MN1的源极与参考地GND相连，第一MOS管MN1的漏极与第二MOS管MN2的源极相连，第一电阻R1和第二电阻R2之间的第一节点N1与第二MOS管MN2的栅极相连，第三电阻R3远离第四电阻R4的一端和第一电阻R1远离第二电阻R2的一端分别与电源相连；第四电阻R4远离第三电阻R3的一端与参考地GND相连，第二电阻R2远离第一电阻R1的一端与第二MOS管MN2的漏极形成第三节点N3，在本发明实施例中，第一MOS管MN1和第二MOS管MN2都为N型MOS管。

电源电压检测电路可根据相关电阻的比例及MOS器件的尺寸灵活调整被检测电源VDD电压的范围，结构简单且对电阻的精度要求不高，除此之外还可根据电阻阻值合理调节所述电压检测电路的功耗。

在本发明实施例中，如图3所示，逻辑控制电路12包括第一反相器；第一反相器包括第三MOS管MP3和第四MOS管MN3，第三MOS管MP1的栅极和第四MOS管MN3的栅极分别与第二电阻R2和第二电阻第二MOS管MN2之间的第三节点N3相连，第三MOS管MP1的漏极和第四MOS管MN3的漏极之间的第四节点N4与缓冲器BUF输入端相连。

在本发明实施例中，逻辑控制电路则可通过调整NMOS和PMOS的相对尺寸灵活设置输入为逻辑低和逻辑高时所分别对应的电压值。电压输出电路可根据具体需求以及实际应用将电压范围内的高值有效降低而不影响电源电压低值的输出。

如图3所示，电压输出电路13包括缓冲器BUF、第二反相器INV、第十一MOS管MP11、第十二MOS管MP12和负载D0，第十一MOS管MP11的栅极与缓冲器BUF和第二反相器INV之间的第十二节点相连，第十二MOS管MP12的栅极与第二反相器INV输出端相连形成第十三节点，第十二MOS管NP12的漏极与负载D0一端连接，负载D0另一端与第十一MOS管MP11的漏极相连将输出端OUT电压输出，缓冲器BUF的输出端与第二反相器INV输入端相连，第十一MOS管MP11的源极和第十二MOS管MP12的源极分别与电源VDD相连，在本发明实施例中，负载D0可以为电阻或者二极管。

本发明上述实施例，电源检测电路将电源电压检测结果输出至逻辑控制电路，逻辑控制电路将电平转换后输出至电源输出电路中，通过电源输出电压将电源电压可控调整后再输出。

在本发明实施例中，当电源电压为低值时电源检测电路11中第四电阻R4的电阻经线性分压后在第二节点N2处产生较低电压，第一MOS管MN1关断，第一电阻R1和第二电阻R2无电流流过，第三节点N3的电压接近于电源VDD的DC值即为逻辑高，经由第三MOS管MP3和第四MOS管MN4以及缓冲器BUF和第二反相器INV，第十二节点N12的电压为逻辑低，第十三节点N13的电压为逻辑高，第十一MOS管MP11处于导通状态而第十二MOS管MP12处于关断状态，当第十一MOS管MP11的尺寸较大即导通电阻较小时输出端OUT的电压接近于VDD。

当电源电压为高值时电源检测电路11中第四电阻R4的电阻经线性分压后在第二节点N2处产生较高电压，第一MOS管MN1导通，第一电阻R1和第二电阻R2及第一MOS管MN1和第二MOS管MN2构成低阻通路，电流流经第一电阻R1和第二电阻R2，第三节点N3的电压即为第一MOS管MN1的过驱动电压与第二MOS管MN2的栅源电压之和再减去电阻第二电阻R2的分压即为逻辑低，经由第三MOS管MP3和第四MOS管MN4以及缓冲器BUF和反相器INV，第十二节点N12的电压为逻辑高，第十三节点N13的电压为逻辑低。第十二节点N12和第十三节点N13则分别使电压输出电路13中的第十一MOS管MP11关断而第十二MOS管MP12导通，当第十二MOS管MP12的尺寸较大即导通电阻较小时输出端OUT的电压即为电源电压减去负载D0的导通电压。

本发明采用的技术方案是一个包括电源检测电路，逻辑控制电路和输出电压电路的电源电压预处理电路，电源检测电路通过电阻对电源电压进行线性分压，以建立电源电压与所分电压的直接关系，再将所分电压作为第一MOS管的输入信号以间接实现对电源电压进行检测的目的，当电源电压处于电源范围内的低值时，第一MOS管关断，电源电压可直接通过电阻将电源电压输出至逻辑控制电路将输入电平进行转换，而后将电压输出电路中只有PMOS的通路进行导通而另一通路关断，从而将电源电压近乎无损耗地输出。反之，当电源电压处于电源范围内的高值时，第一MOS管导通，电源检测电路的输出将与电源电压无直接关系，而是一个以二极管方式连接的NMOS栅源电压和电阻进行分压共同决定的逻辑低电平，逻辑控制电路将此电平转换后将电源输出电路中包含PMOS和二极管串接的通路导通，从而将电源电压降低一个二极管的导通电压后再输出。

实施例二：

如图4所示，作为本发明的另外一实施例，与实施例一不同的是，逻辑控制电路12还包括第五电阻R5和/或第六电阻R6，第五电阻R5一端与电源相连，另外一端与第三MOS管MP3的源极相连，第六电阻R6一端与第四MOS管MN4的漏极相连，另外一端与参考地GND相连，在本发明实施例中，如果第三节点N3的电位并非理想的低电位或高电位，既第三MOS管MP3和第四MOS管MN4都导通时，第五电阻R5与第六电阻R6可调节逻辑控制电路的漏电流大小，同时第五电阻R5和第六电阻R6的取值还能调整上拉通路与下拉通路的相对强弱，从而使逻辑控制电路的输出为更加理想的高电平或低电平。

实施例三：

如图5所示，第一分压电路，包括第一偏置器件和第二偏置器件，第一偏置器件和第二偏置器件相互串联且设置在电源电压与参考地之间。

在本发明实施例中，第一偏置器件为二极管形式连接的MOS管MN13，第二偏置器件为二极管形式连接的MOS管MN14，第一偏置器件为也可以为二极管实现分压效果。

其余电路部分与实施例二相同，在此不在赘述。

实施例四：

如图6所示，作为本发明的另外一实施例，第一分压电路，包括第三偏置器件、第四偏置器件、第五偏置器件和第六偏置器件，第三偏置器件、第四偏置器件、第五偏置器件和第六偏置器件相互串联且设置在电源与参考地之间，第三偏置器件、第四偏置器件、第五偏置器件和第六偏置器件分别对应为第七电阻至第十电阻，或第三二极管至第六二极管。

在本发明实施例中，第一分压电路21，包括第七电阻R7、第八电阻R8、第九电阻R9和第十电阻R10，第七电阻R7、第八电阻R8、第九电阻R9和第十电阻R10相互串联且设置在电源VDD与参考地GND之间；第八电阻R8和第九电阻R9之间的第五节点N5与第一MOS管MN1的栅极相连，第十电阻R10远离第九电阻R9的一端与参考地GND相连，第七电阻R7远离第八电阻R8的一端与电源VDD相连，电阻R7～R10也可以替换成二极管/以二极管形式连接的MOS管来实现分压效果。

本发明上述实施例，第七电阻R7、第八电阻R8、第九电阻R9和第十电阻R10串联于电源VDD和参考地GND之间并通过电阻分压给相对应节点提供电压，这样可以给不同的器件提供不同的电压。

如图6所示，逻辑控制电路12包括第五MOS管MN5、第六MOS管MN6、第七MOS管MN7、第八MOS管MP8、第九MOS管MP9和第十MOS管MN10；

第五MOS管MN5的栅极与第九电阻R9和第十电阻R10之间的第六节点N6相连，第六MOS管MN6的栅极与第二电阻R2和第二MOS管MN2的漏极之间的第三节点N3相连，第七MOS管MN7的栅极与第七电阻R7和第八电阻R8之间的第七节点N7相连，第五MOS管MN5的源极、第六MOS管MN6的源极和第七MOS管MN7的漏极相连于第八节点N8，第八MOS管MP6的栅极与第九MOS管MN9的栅极相连形成第九节点N9，第六MOS管MN6的漏极与第九节点N9相连，第九MOS管MP9的漏极和第七MOS管MN7的漏极之间的第十节点N10与第十MOS管MN10的栅极相连，第十MOS管MN10的漏极与第十一电阻R11相连形成第十一节点N11，第十一节点N11与电压输出电路13的缓冲器BUF输入端相连，第十一电阻R11远离第十MOS管MN10的一端、第八MOS管MP8的源极、第九MOS管MP9的源极分别与电源相连，第五MOS管MN5的源极和第十MOS管MN10的源极分别与参考地GND相连。

图6中的电压输出电路与实施例相同，在此不在赘述。

如图7所示，在本发明实施例中，根据图3至图5所示的电路，所述电源检测电路11将电源电压为低值或高值反映在第三节点N3的逻辑电平上，具体是当电源电压为低值时电源检测电路中第四电阻R4的电阻经线性分压后在第二节点N2处产生较低电压，第一MOS管MN1关断，第一电阻R1和第二电阻R2无电流流过，第三节点N3的电压接近于电源VDD的DC值即为逻辑高。所述逻辑控制电路中由第三MOS管MP3和第四MOS管MN4构成的第一反相器输出第四节点N4则为低电平，经缓冲器BUF及第二反相器INV后，第十二节点N12的电平为低而第十三节点N13为高，第十二节点N12和第十三节点N13则分别使所述电压输出电路中的第十一MOS管MP11导通而第十二MOS管MP12关断。当第十一MOS管MP11的尺寸较大即导通电阻较小时输出端OUT的电压接近于电源电压VDD，见图7中的3所标记的区间。

当电源VDD的DC值处于中间某个电压时，如图7所示标记2的输出端OUT曲线上出现拐点A。出现拐点A的原因是当电源电压VDD的DC电平处于电源电压DC范围内的高值时，电源检测电路中第四电阻R4的电阻经线性分压后在第二节点N2产生较高电压，第一MOS管MN1开始导通，第一电阻R1、第二电阻R2、第一MOS管MN1和第二MOS管MN2构成低阻通路，电流流经第一电阻R1和第二电阻R2，第三节点N3的电压即为第一MOS管MN1的过驱动电压与第二MOS管MN2的栅源电压之和再减去第二电阻R2的分压，如果第一电阻R1和第二电阻R2的阻值合理则第三节点N3电压较低即为逻辑低。所述逻辑控制电路12中由第三MOS管MP1和第四MOS管MN3构成的反相器输出第四节点N4为高电平，经缓冲器BUF及第二反相器INV后，第十二节点N12的电平为高而第十三节点N13为低。第十二节点N12的电平为高而第十三节点N13则分别使所述电压输出电路中的第十一MOS管MP11关断而第十二MOS管MP12导通。当第十二MOS管MP12的尺寸较大即导通电阻较小时输出端OUT的电压即为电源电压减去二极管D0的导通电压，见图6中的4和5所标记的区间。

如图7所示，根据图6所示的电路，电源检测电路11将电源电压为低值或高值反映在第三节点N3的逻辑电平上。具体是当电源电压为低值时电源检测电路11中第九电阻R9和第十电阻R10的电阻之和经分压后在第五节点N5处产生较低电压，第一MOS管MN1关断，第一电阻R1和第二电阻R2无电流流过，第三节点N3的节点电压即比较器输入管第六MOS管MN6的栅极输入电压接近于电源电压的DC值。此时由于电阻分压，第七节点N7即比较器输入管第七MOS管MN7的栅极电压低于电源电压即比较器另一端输入管第六MOS管MN6的栅极电压，第十电阻R10在第六节点N6的分压给比较器尾电流源第五MOS管MN5提供了合理的偏置电压，第十电阻R10的电阻值和第五MOS管MN5的尺寸可根据功耗需求合理调整，即本发明实施例可通过电阻和MOS管的尺寸合理调整漏电，根据比较器的工作原理，当第六MOS管MN7的栅极电压高于第七MOS管MN7的栅极电压时，第九节点N9的电平为逻辑低电平，而第十节点N10的输出电平则为逻辑高电平，第十节点N10的高电平输出后将第十MOS管MN10导通，第十MOS管MN10与第十一电阻R11组成的共源极放大器使输出节点第十一节点N11的电压为逻辑低电平。经缓冲器BUF及第二反相器INV后，第十二节点N12的电平为低而第十三节点N13为高电平，第十二节点N12和第十三节点N13则分别使所述电压输出电路13中的第十一MOS管MP11导通而第十二MOS管MP12关断。当第十一MOS管MP11的尺寸较大即导通电阻较小时输出端OUT的电压接近于电压电压，如图7中3所标记的区间。

当电源VDD的DC值处于电压范围中间某个电压时，如图7所示标记2的输出端OUT曲线上出现拐点A。出现拐点A的原因是当电源电压VDD的DC电平处于电源DC范围内的高值时，电源检测电路11中第九电阻R9和第十电阻R10的电阻之和经分压后在第五节点N5处产生较高电压，第一MOS管MN1开始导通，第一电阻R1、第二电阻R2、第一MOS管MN1和第二MOS管MN2构成低阻通路，电流流第一电阻R1、第二电阻R2，第三节点N3的电压即为第一MOS管MN1的过驱动电压与第二MOS管MN2的栅源电压之和再减去第二电阻R2的分压，如果第一电阻R1、第二电阻R2的阻值合理则第三节点N3电压较低即为逻辑低电平。此时由于电阻分压，第七节点N7即比较器输入管第七MOS管MN7的栅极电压开始高于第三节点N3即比较器另一端输入管第六MOS管MN6的栅极电压。根据比较器的工作原理，当第六MOS管MN6的栅极电压低于第七MOS管MN7的栅极电压时，第九节点N9的电平为逻辑高电平，而第十节点N10的输出电平则为逻辑低电平。第十节点N10的低电平输出后将第十一MOS管MN11关断，第十一电阻R11上无电流流经，第十一节点N11的电压为逻辑高电平。经过缓冲器BUF和第二反相器INV之后第十二节点N12的输出电平则为逻辑高电平而第十三节点N13为低。第十二节点N12和第十三节点N13则分别使所述电压输出电路13中的第十一MOS管MP11关断而第十二MOS管MP12导通。当第十二MOS管MP13的尺寸较大即导通电阻较小时输出端OUT的电压即为电源电压减去二极管D0的导通电压，见图7中的4和5所标记的区间。

在具体实施中，根据所述电路的负载电路相关电流功耗指标，二极管D0的尺寸以及个数的选择会影响拐点A对应的OUT端输出电压。

在具体实施中，拐点A对应的电源电压的值与电路中电阻的电阻比例及第一MOS管MN1的尺寸有关，在具体设计中需要根据应用场景仔细调节。本发明通过电源检测电路对电源电压进行检测，当电源电压处于电源电压DC范围内的低值时，电源检测电路将低电源电压这一检测结果输入至比较器的一端，经与由固定电阻对电源电压的分压进行比较后，电压输出电路将电源电压近乎无损耗地输出。而当电源电压处于电源DC范围内的高值时，电源检测电路则将高电源电压这一检测结果输入至比较器的一端，经与由固定电阻对电源电压的分压进行比较后，电压转换电路后将电源电压可控降低后再输出。

本发明的方案能够在宽电压范围的应用场景下对电源电压进行预处理，使电压范围内的高值可控地降低而电压范围内的低值近乎不变，从而减少宽电压范围下其他模拟电路的设计难度，使得电路性能对电源电压的敏感度降低。

如图8所示，图8为本发明另一种实施例提出的一种电源电压的预处理方法；

本发明实施例提供的一种电源电压的预处理方法，具体包括以下步骤：

步骤S81，电源电压检测电路将电源电压以第一逻辑电平输出；

步骤S82，逻辑控制电路对电源电压检测电路输出的第一逻辑电平进行逻辑转换以第二逻辑电平输出；

步骤S83，电压输出电路通过第二逻辑电平控制以获得电压输出。

图8所示的一种电源电压的预处理方法通过本发明实施例中所述的电源电压的预处理电路实现，具体预处理电路的结构在此不在赘述。

与现有技术相比，本发明上述实施例可将电源范围内的低压值保持不变，而高压值则根据后级电路的功耗需求进行可控地降低，从而降低模拟电路在电源电压范围上的设计难度。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (12)

1.一种电源电压的预处理电路，其特征在于，包括：

电源电压检测电路，用于将电源电压以第一逻辑电平输出；

逻辑控制电路，与电源电压检测电路连接，用于对电源电压检测电路输出的第一逻辑电平进行逻辑转换以第二逻辑电平输出；

电压输出电路，与逻辑控制电路连接，通过第二逻辑电平控制电压输出电路以输出电压。

2.如权利要求1所述的一种电源电压的预处理电路，其特征在于，所述电源电压检测电路包括：第一分压电路、第一MOS管和第二分压电路，第一分压电路输出端与第一MOS管输入端相连，第一MOS管的输出端与第二分压电路输入端相连；

第一分压电路，用于将电源电压进行线性分压以获得偏置电压；

第一MOS管，用于根据输入偏置电压导通或关断第二分压电路；

第二分压电路，当所述第二分压电路导通时，用于将输入的电源电压进行分压以第一逻辑电平输出。

3.如权利要求2所述的一种电源电压的预处理电路，其特征在于，第二分压电路，包括第一电阻、第二电阻及第二MOS管，第一MOS管的漏极与第二MOS管的源极相连，第一电阻和第二电阻之间的第一节点与第二MOS管的栅极相连，第一电阻远离第二电阻的一端与电源相连。

4.如权利要求3所述的一种电源电压的预处理电路，其特征在于，第一分压电路，包括第一偏置器件和第二偏置器件，第一偏置器件和第二偏置器件相互串联且设置在电源与参考地之间；

第一偏置器件和第二偏置器件之间的第二节点与第一MOS管的栅极相连，第一偏置器件远离第二偏置器件的一端与电源相连，第二偏置器件远离第一偏置器件的一端和第一MOS管的源极分别与参考地相连。

5.如权利要求4所述的一种电源电压的预处理电路，其特征在于，第一偏置器件为第三电阻或第一二极管，第二偏置器件为第四电阻或第二二极管。

6.如权利要求4或5所述的一种电源电压的预处理电路，其特征在于，逻辑控制电路包括第一反相器，第一反相器与电源检测电路输出端相连；

第一反相器包括第三MOS管和第四MOS管，第三MOS管的栅极和第四MOS管的栅极分别与第二电阻和第二MOS管之间的第三节点相连，第三MOS管的漏极和第四MOS管的漏极之间形成第四节点，第四节点与电压输出电路中的缓冲器输入端相连，第三MOS管的源极与电源相连，第四MOS管的源极与参考地相连。

7.如权利要求6所述的一种电源电压的预处理电路，其特征在于，逻辑控制电路还包括第五电阻和/或第六电阻，第五电阻一端与电源相连，另外一端与第三MOS管的源极相连，第六电阻一端与第四MOS管的源极相连，另外一端与参考地相连。

8.如权利要求3所述的一种电源电压的预处理电路，其特征在于，第一分压电路，包括第三偏置器件、第四偏置器件、第五偏置器件和第六偏置器件，第三偏置器件、第四偏置器件、第五偏置器件和第六偏置器件相互串联且设置在电源与参考地之间，第四偏置器件和第五偏置器件之间的第五节点与第一MOS管的栅极相连，第三偏置器件远离第四偏置器件的一端与电源相连，第六偏置器件远离第五偏置器件的一端与参考地相连。

9.如权利要求8所述的一种电源电压的预处理电路，其特征在于，第三偏置器件、第四偏置器件、第五偏置器件和第六偏置器件分别对应为第七电阻至第十电阻，或第三二极管至第六二极管。

10.如权利要求8或9所述的一种电源电压的预处理电路，其特征在于，逻辑控制电路包括第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管；

第五MOS管的栅极与第五偏置器件和第六偏置器件之间的第六节点相连，第六MOS管的栅极与第二电阻和第二MOS管之间的第三节点相连，第七MOS管的栅极与第三偏置器件和第四偏置器件之间的第七节点相连，第五MOS管的漏极、第六MOS管的源极、第七MOS管的源极和相连于第八节点，第八MOS管的栅极与第九MOS管的栅极相连形成第九节点，第六MOS管的漏极与第九节点相连，第九MOS管的漏极和第七MOS管的漏极之间的第十节点与第十MOS管的栅极相连，第十MOS管的漏极与第十一电阻相连形成第十一节点，第十一节点与电压输出电路的缓冲器输入端相连，第五MOS管的源极和第十MOS管的源极分别与参考地相连，第十一电阻远离第十MOS管的一端、第八MOS管的源极、第九MOS管的源极分别与电源相连。

11.如权利要求3至10所述的一种电源电压的预处理电路，其特征在于，电压输出电路包括缓冲器、第二反相器、第十一MOS管、第十二MOS管和负载，第十一MOS管的栅极与缓冲器和第二反相器之间的第十二节点相连，第十二MOS管的栅极与第二反相器输出端相连形成第十三节点，第十二MOS管的漏极与负载一端连接，负载另一端与第十一MOS管的漏极相连将输出端电压输出，第十一MOS管的源极和第十二MOS管的源极分别与电源相连。

12.一种电源电压进行预处理的方法，其特征在于，包括以下步骤：

电源电压检测电路将电源电压以第一逻辑电平输出；

逻辑控制电路对电源电压检测电路输出第一逻辑电平进行逻辑转换以第二逻辑电平输出；

电压输出电路通过第二逻辑电平控制以输出电压。

Images