CN206331020U - 抗干扰延时可控的低电压检测装置 - Google Patents

Abstract

本实用新型提供了一种抗干扰延时可控的低电压检测装置，基准电压电路、电阻分压电路、逻辑组合电路、整形电路、恢复电压设定电路、电容充放电电路和延时控制电路；逻辑组合电路比较器中负端的电压来自基准电压电路，正端的电压来自电阻电压电路的分压。比较器的输出连接至反相器的输入，而反相器的输出用来控制电容的充放电。电容两端产生的电压经过整形电路整形输出控制信号，与此同时整形电路中的施密特整形电路输出信号控制MOS管M1与M2的开启来设定恢复电压。延时控制电路通过使能端与路径选择器来打开或关闭延时功能。本实用新型具有抗干扰能力强，高精度准确度和易于调整的优点。

Description

抗干扰延时可控的低电压检测装置

技术领域

本实用新型属于集成电路领域，具体涉及一种抗干扰延时可控的低电压检测装置。

背景技术

众所周知，电压检测电路检测供给电压，当该电压变化到某一设定值时，电压检测电路输出控制信号。当我们设定这一标准电压值时，希望电路能准确检测出并输出相应的控制信号。在现有技术的电压检测电路很容易做到这一点，但是也存在着抗干扰能力不强，精确度不高，不利于改动，输出信号不稳定等缺点。

请参见图1所示，这是现有技术一种电压检测电路的电原理图。该电压检测电路由电阻分压电路、逻辑组合电路、恢复电压设定电路和控制信号输出电路组成。VIN经过电阻R1和电阻R2、R3分压得到电压V1，与比较器正极相接，比较器的负极与基准电压VREF相接，反相器的输入接比较器的输出，反相器的输出接输出电路中M2的栅极，M2的源极和衬低接地，漏极为输出信号。与此同时，M2与M1的栅极相连，M1的源极和衬低接地，漏极接在R2与R3之间。

上述检测电路的工作原理是：当设定VIN使得V1低于VREF时(此时的VIN为开启电压)，VOUT为高阻态，当设定VIN使得V1高于VREF时，VOUT为低电平。可是一旦VOUT为低电平也就是反相器输出为高电平，再次设定VIN使得V1低于VREF时，由于M1的开启VIN比第一种情况时电压变高了，这一新的电压值叫恢复电压。在此过程中，基准电压VREF不随VIN变化而变化，根据VOUT的输出变化实现电压检测功能。

上述现有技术电压检测电路虽然能在供给电压变化到设定值时产生输出控制信号，也能设定恢复电压值，但是在实际应用中存在的缺陷是:

1.由于外界的干扰信号的存在，使得检测结果不够准确。

2.恢复电压与原来开启电压的比值与R1、R2、R3都有关，变动起来不方便也不够精确。

3.此电路是对输入电压瞬时值的检测，导致输出信号不稳定。

实用新型内容

本实用新型提出一种抗干扰延时可控的低电压检测装置以解决上述问题，本实用新型具有抗干扰能力强，高精度准确度和易于调整的优点。

为了达到解决上述缺陷的目的，本实用新型给出的技术方案为：抗干扰延时可控的低电压检测装置，其特征在于：包括基准电压电路、电阻分压电路、逻辑组合电路、整形电路、恢复电压设定电路和电容充放电电路；电阻分压电路、恢复电压设定电路、逻辑组合电路、电容充放电电路和整形电路依次电联接；基准电压电路与逻辑组合电路电连接；基准电压电路用于产生基准电压；电阻分压电路用于产生输入比较器正极的电压；逻辑组合电路用于控制电容充放电电路的电容；整形电路用于对电容充放电电路中电容两端的电压进行整形，并且其输出用来控制恢复电压设定电路的启动；恢复电压设定电路用于设定恢复电压的大小；电容充放电电路用于控制电容的充电和放电；

还包括延时控制电路；所述延时控制电路用于提供一个使能端来选择是否打开延时控制功能；当打开延时控制的时候，所述延时控制电路为输出结果提供设定的延时。

进一步的，所述延时控制电路包括使能端EN、第一传输门、第二传输门和第三反相器，所述延时控制电路通过EN端电平的高低来选择是否启动延时功能。

进一步的，第一传输门和第二传输门均由增强型NMOS管和PMOS管组成；第一传输门的NMOS管的栅端与第二传输门的PMOS管的栅端相连，并且与使能端EN连在一起；第三反相器的输入是EN端，输出连接至第一传输门的PMOS管栅端和第二传输门的NMOS管栅端；第一传输门的输入是第一反相器的输出，第二传输门的输入和电阻R5的一端及MOS管M4的漏端连接在一起；第一传输门与第二传输门的输出连接在一起并连至整形电路。

进一步的，电阻分压电路包括电阻R1、电阻R2、电阻R3和电阻R4；恢复电压设定电路包括MOS管M1和MOS管M2；逻辑组合电路包括比较器和第一反相器；电容充放电电路包括恒流源I0、MOS管M4、MOS管M5、MOS管M6、MOS管M7和电容C1；整形电路包括施密特整形电路和第二反相器；基准电压电路所产生的基准电压接入比较器的负极；电阻分压电路中的电阻R1、电阻R2、电阻R3、电阻R4依次串连；电阻R1另一端用于连接输入电压VIN，电阻R4的另一端接地；电阻R1的两端跨接着恢复电压设定电路中的MOS管M1；MOS管M1的衬底和源极接VIN，漏极接在电阻R1与电阻R2之间；MOS管M1和MOS管M2的栅极一起接施密特整形电路的输出端；电阻R4两端跨接着MOS管M2，MOS管M2漏极接在电阻R3与电阻R4之间；MOS管M2的衬底和源极接地；电阻R2与电阻R3之间的分压接入比较器的正极，比较器的输出接第一反相器的输入端，第一反相器的输出端接MOS管M7的栅极；MOS管M3和MOS管M4的衬底与源极均连接地，栅极连在一起；MOS管M3的栅极连至MOS管M3的漏极并且连接到恒流源I0的一端，恒流源I0的另一端用于连接电源电压VDD；MOS管M4的漏极连接至MOS管M5的漏极；MOS管M5和MOS管M6的衬底与源极用于连接电源电压VDD，栅极连在一起；MOS管M5的栅极连接至MOS管M5的漏极，MOS管M6的漏极连接至MOS管M7的漏极；电容C1接在施密特整形电路输入端与地之间；施密特整形电路的输出接第二反相器的输入端，第二反相器的输出端即为输出的控制信号。

进一步的，MOS管M1、MOS管M3为增强型PMOS管，MOS管M2、MOS管M4为增强型NMOS管，电阻R1与电阻R4的阻值相等。

本抗干扰延时可控的低电压检测装置，包括基准电压电路、电阻分压电路、逻辑组合电路、整形电路、恢复电压设定电路和电容充放电电路。所述基准电压电路产生的基准电压接入逻辑组合电路中比较器的负极；优选地，所述电阻分压电路，用来设定输入比较器正极的电压；电阻分压电路由电阻R1、电阻R2、电阻R3、电阻R4四个电阻首尾相连构成。起始端R1接输入电压VIN，末端R4接地。其中电阻R1与电阻R4的阻值相等；所述逻辑组合电路由比较器和第一反相器组成，包含两输入端和一输出端，所述输出端输入电容充放电电路；优选地，所述电容充放电电路，用来对电容充放电，输出端用来控制电容的充放电状态；电容充放电电路包括恒流源I0，MOS管M3、M4、M5、M6、M7以及电容C1；优选地，所述恢复电压设定电路，根据施密特整形电路的输出来设定电阻分压电路的比值，恢复电压电路包含MOS管M1和M2；优选地，所述整形电路包括一个输入端和输出端，输出端输出检测信号，整形电路包括施密特整形电路和第二反相器。所述延时控制电路包括使能端EN，第一传输门、第二传输门和第三反相器，通过EN端电平的高低来选择是否启动延时功能。优选地，恢复电压设定电路中M1是增强型PMOS管，M2是增强型NMOS管。连接关系为：M1衬底和源极连接至VIN，漏极连接在电阻R1和电阻R2之间，电阻R1跨接着M1；M2的衬底和源极连接至地，漏极连接在R3和R4之间，电阻R4跨接着M2。M1和M2的栅极均接至施密特整形电路的输出端。优选地，电容充放电电路中M3、M4、M7是增强型NMOS管，M5、M6是增强型PMOS管。连接关系为：M3和M4的衬底与源极均连接地，栅极连在一起，M3的栅极连至M3的漏极并且连接到恒流源I0的一端，恒流源I0的另一端连接至电源电压VDD，M4的漏极连接至M5的漏极；M5和M6的衬底与源极连接至电源电压VDD，栅极连在一起，M5的栅极连接至M5的漏极，M6的漏极连接至M7的漏极；第一反相器的输出连接至M7的栅极，M7的源极和衬底均连接到地。C1接在施密特整形电路的输入和地之间。

优选地，延时控制电路中传输门由增强型NMOS管和PMOS管组成。第一传输门的NMOS管的栅端与第二传输门的PMOS管的栅端相连，并且与使能端EN连在一起。第三反相器的输入是EN端，输出连接至第一传输门的PMOS管栅端和第二传输门的NMOS管栅端。第一传输门的输入是第一反相器的输出，第二传输门的输入和R5的一端及M4的漏端连接在一起。第一传输门与第二传输门的输出连接在一起并连至整形电路。

与现有技术相比，本实用新型技术方案具有以下的优点和效果：

1.由于电路中有施密特整形电路，使得电路输出波形更稳定。

2.由于电路中有电容的存在，检测输出电路存在一定的延时，这个延时是可以通过使能端控制打开或关闭的，使得电路受外界干扰的影响较小，同时使检测结果更准确。

3.由于电路中有M1和M2，且电阻R1和R4的阻值相等，使得恢复电压与原来设定电压的比值仅仅与R3、R4有关，变动起来更方便。

附图说明

图1是先前技术中的电压检测电路的电原理图。

图2是本实用新型抗干扰延时可控的低电压检测电路的电原理图。

图3是本实用新型抗干扰延时可控的低电压检测装置的波形图。

具体实施方式

为了更了解实用新型的技术内容，特举具体实施例并配合所附图式说明如下。

请参见图2所示，这是本抗干扰延时可控的低电压检测装置的电原理图。其中电容电压是电容两端的电压，关断电压是使VOUT变为低电平时电容两端的电压。本发明的电压检测电路主要包括基准电压电路、电阻分压电路、逻辑组合电路、整形电路、恢复电压设定电路和电容充放电电路。基准电压电路所产生的基准电压接入比较器的负极，电阻分压电路中的电阻R1、R2、R3、R4依次首尾相连，起始端R1接输入电压VIN，末端R4接地。R1的两端跨接着恢复电压设定电路中的MOS管M1，M1的衬底和源极接VIN，漏极接在R1与R2之间，M1和M2的栅极一起接施密特整形电路的输出端。R4两端跨接着MOS管M2，漏极接在R3与R4之间，M2的衬底和源极接地。R2与R3之间的分压接入比较器的正极，比较器的输出接第一反相器的输入端，第一反相器的输出端接M7的栅极。M3和M4的衬底与源极均连接地，栅极连在一起，M3的栅极连至M3的漏极并且连接到恒流源I0的一端，恒流源I0的另一端连接至电源电压VDD，M4的漏极连接至M5的漏极；M5和M6的衬底与源极连接至电源电压VDD，栅极连在一起，M5的栅极连接至M5的漏极，M6的漏极连接至M7的漏极；C1接在施密特整形电路输入端与地之间。施密特整形电路的输出接第二反相器的输入端，第二反相器的输出端即为输出的控制信号。其中，M1、M3为增强型PMOS管，M2、M4为增强型NMOS管，R1与R4的阻值相等。延时控制电路中传输门由增强型NMOS管和PMOS管组成。第一传输门的NMOS管的栅端与第二传输门的PMOS管的栅端相连，并且与使能端EN连在一起。第三反相器的输入是EN端，输出连接至第一传输门的PMOS管栅端和第二传输门的NMOS管栅端。第一传输门的输入是第一反相器的输出，第二传输门的输入和R5的一端及M4的漏端连接在一起。第一传输门与第二传输门的输出连接在一起并连至整形电路。

本实用新型的工作原理是：请参见图2、图3所示，图3是本发明抗干扰延时可控的低电压检测装置的波形图。

电阻分压电路用来产生输入比较器正极的电压。逻辑组合电路中的第一反相器的输出用来控制电容的充放电。电容两端产生的电压经过整形电路整形后输出控制信号与此同时施密特整形电路的输出用来控制M1和M2的开启以便设定恢复电压。当设定VIN使得V1低于VREF时，VDD通过I0和M7对电容C1充电，但在规定时间内当VIN升高使得V1高于VREF时，电容马上放电，时间重新计。当设定VIN使得V1低于VREF时，VDD通过I0和M7对电容C1充电，但在规定时间内VIN没能升高使得V1高于VREF时，VOUT为低电平并且电容继续充电直到VIN升高到恢复电压时，VOUT恢复高电平，电容放电，时间重新计。使能端EN与第一传输门和第二传输门及第三反相器构成路径选择器。当EN接高电平时第一传输门开启，第二传输门关闭，绕过了电容充放电电路，延时被关闭。当EN接低电平时，第一传输门关闭，第二传输门开启，电容充放电电路继续工作，延时电路有效。

上述检测电路中的电阻分压电路包括电阻R1、R2、R3、R4。R1的两端跨接着MOS管M1，当VOUT为高电平的时候M1开启，R1被短路，当VOUT为低电平时，M1关闭，R1参与分压。R4两端跨接着MOS管M2，当VOUT为低电平的时候M2开启，R4被短路，当VOUT为高电平时，M2关闭，R4参与分压。

由于R1与R4的阻值相同：当VOUT＝1时，V1＝VREF所需的VIN为：

当VOUT＝0时，V1＝VREF所需的VIN为：

两者相比为(R1＝R4)：

这样使得开启电压与恢复电压的比值只与电阻R3、R4有关。只有R3、R4的阻值固定，这两电压的比值就固定。

上述实施例子说明本实用新型之用，而非对本实用新型的限制，相关技术领域的技术人员，在不脱离本实用新型的精神和范围的情况下，还可以做出各种变换或变化。比如将M1、M5、M6换成增强型NMOS管，M2、M3、M4、M7换成增强型PMOS管，并变换其栅源漏的连接等，因此所有等同的技术方案也应属于本实用新型的范畴。

综上所述，本实用新型抗干扰低电压检测电路，由于电路中有施密特整形电路，使得电路输出波形更稳定。由于电路中有电容的存在，使得电路受外界干扰的影响较小，还可以选择性的开启延时的设定。使检测结果更准确。

以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (5)

1.一种抗干扰延时可控的低电压检测装置，其特征在于：包括基准电压电路、电阻分压电路、逻辑组合电路、整形电路、恢复电压设定电路和电容充放电电路；电阻分压电路、恢复电压设定电路、逻辑组合电路、电容充放电电路和整形电路依次电联接；基准电压电路与逻辑组合电路电连接；基准电压电路用于产生基准电压；电阻分压电路用于产生输入比较器正极的电压；逻辑组合电路用于控制电容充放电电路的电容；整形电路用于对电容充放电电路中电容两端的电压进行整形，并且其输出用来控制恢复电压设定电路的启动；恢复电压设定电路用于设定恢复电压的大小；电容充放电电路用于控制电容的充电和放电；

还包括延时控制电路；所述延时控制电路用于提供一个使能端来选择是否打开延时控制功能；当打开延时控制的时候，所述延时控制电路为输出结果提供设定的延时。

2.根据权利要求1所述的抗干扰延时可控的低电压检测装置，其特征在于：所述延时控制电路包括使能端EN、第一传输门、第二传输门和第三反相器，所述延时控制电路通过EN端电平的高低来选择是否启动延时功能。

3.根据权利要求2所述的抗干扰延时可控的低电压检测装置，其特征在于：第一传输门和第二传输门均由增强型NMOS管和PMOS管组成；第一传输门的NMOS管的栅端与第二传输门的PMOS管的栅端相连，并且与使能端EN连在一起；第三反相器的输入是EN端，输出连接至第一传输门的PMOS管栅端和第二传输门的NMOS管栅端；第一传输门的输入是第一反相器的输出，第二传输门的输入和电阻R5的一端及MOS管M4的漏端连接在一起；第一传输门与第二传输门的输出连接在一起并连至整形电路。

4.根据权利要求3所述的抗干扰延时可控的低电压检测装置，其特征在于：

电阻分压电路包括电阻R1、电阻R2、电阻R3和电阻R4；恢复电压设定电路包括MOS管M1和MOS管M2；逻辑组合电路包括比较器和第一反相器；电容充放电电路包括恒流源I0、MOS管M4、MOS管M5、MOS管M6、MOS管M7和电容C1；整形电路包括施密特整形电路和第二反相器；基准电压电路所产生的基准电压接入比较器的负极；电阻分压电路中的电阻R1、电阻R2、电阻R3、电阻R4依次串连；电阻R1另一端用于连接输入电压VIN，电阻R4的另一端接地；电阻R1的两端跨接着恢复电压设定电路中的MOS管M1；MOS管M1的衬底和源极接VIN，漏极接在电阻R1与电阻R2之间；MOS管M1和MOS管M2的栅极一起接施密特整形电路的输出端；电阻R4两端跨接着MOS管M2，MOS管M2漏极接在电阻R3与电阻R4之间；MOS管M2的衬底和源极接地；电阻R2与电阻R3之间的分压接入比较器的正极，比较器的输出接第一反相器的输入端，第一反相器的输出端接MOS管M7的栅极；MOS管M3和MOS管M4的衬底与源极均连接地，栅极连在一起；MOS管M3的栅极连至MOS管M3的漏极并且连接到恒流源I0的一端，恒流源I0的另一端用于连接电源电压VDD；MOS管M4的漏极连接至MOS管M5的漏极；MOS管M5和MOS管M6的衬底与源极用于连接电源电压VDD，栅极连在一起；MOS管M5的栅极连接至MOS管M5的漏极，MOS管M6的漏极连接至MOS管M7的漏极；电容C1接在施密特整形电路输入端与地之间；施密特整形电路的输出接第二反相器的输入端，第二反相器的输出端即为输出的控制信号。

5.根据权利要求4所述的抗干扰延时可控的低电压检测装置，其特征在于：MOS管M1、MOS管M3为增强型PMOS管，MOS管M2、MOS管M4为增强型NMOS管，电阻R1与电阻R4的阻值相等。