CN107256055B - 一种无片外电容ldo电路 - Google Patents

一种无片外电容ldo电路 Download PDF

Info

Publication number
CN107256055B
CN107256055B CN201710367635.9A CN201710367635A CN107256055B CN 107256055 B CN107256055 B CN 107256055B CN 201710367635 A CN201710367635 A CN 201710367635A CN 107256055 B CN107256055 B CN 107256055B
Authority
CN
China
Prior art keywords
nmos transistor
feedback
transistor
pmos transistor
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710367635.9A
Other languages
English (en)
Other versions
CN107256055A (zh
Inventor
段杰斌
温建新
严慧婕
杨海玲
何学红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Chengdu Image Design Technology Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Chengdu Image Design Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd, Chengdu Image Design Technology Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201710367635.9A priority Critical patent/CN107256055B/zh
Publication of CN107256055A publication Critical patent/CN107256055A/zh
Application granted granted Critical
Publication of CN107256055B publication Critical patent/CN107256055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

一种无片外电容LDO电路，其包括误差放大器模块、频率补偿模块、高电压控制模块和电压反馈输出模块；误差放大器用于实现输入参考电压与反馈电压的误差放大；频率补偿模块用于保证LDO反馈环路的稳定性；高电压控制模块用于产生和控制LDO调整管的栅极电压；电压反馈输出模块分别与误差放大模块、频率补偿模块和高电压控制模块相连，其包括的NMOS晶体管M14即为无片外电容LDO的调整管，用于实现LDO电压输出及反馈控制。本发明可用于SoC芯片内，不需要外接片外电容、电源抑制比高、瞬态响应快、电路架构简单、稳定且易于广泛推广使用。

Description

一种无片外电容LDO电路
技术领域
本发明涉及集成电路技术领域，尤其涉及CMOS模拟集成电路设计领域，具体地，涉及一种无片外电容的低压差线性稳压器(ow dropoutregulator，简称LDO)电路设计。
背景技术
随着集成电路技术的发展，芯片级系统(System on Chip，简称SoC)获得了广泛应用。SoC芯片片内通常包括模拟模块、数字模块以及射频模块。本领域技术人员清楚，各个模块间会通过电源串扰影响整体芯片的性能，为保证芯片的低功耗和高性能，SoC片内电源管理愈发受到重视。
LDO(Low Dropout Regulator，低压差线性稳压器)在CMOS集成电路尤其是低功耗电路设计中应用广泛，即LDO由于具有低功耗、低纹波和低噪声的优点，在SoC芯片电源管理模块中内应用广泛。
而普通的LDO在重载情况下会使得误差放大模块的输出极点和主极点相距太近，从而容易导致电路不稳定。通常情况下的解决方案是需要外接片外电容，用于实现频率补偿和输出滤波，由于SoC芯片引脚数有限，因此，不需要片外电容的LDO更适合SoC芯片使用。
然而，现有技术中的无片外电容LDO采用PMOS晶体管做输出调整管，存在电源抑制比较差的缺点，不适用于高质量SoC芯片电源管理模块中。
发明内容
针对上述现有技术存在的技术缺陷，本专利提供一种无片外电容LDO电路。为实现上述目的，本发明的技术方案如下：
一种无片外电容LDO电路，其包括：
误差放大模块，其具有一个正向输入端、一个反向输入端和输出端，所述正向输入端与参考电压信号Vref相连；
频率补偿模块，其输入端与所述误差放大模块的输出端相连；用于保证所述无片外电容LDO反馈环路的稳定性；
高电压控制模块，与所述频率补偿模块的输出端相连；
电压反馈输出模块，分别与所述误差放大模块、所述频率补偿模块和所述高电压控制模块相连，其包括NMOS晶体管M14、依次串联的第一反馈电阻R2和第二反馈电阻R3，所述NMOS晶体管M14即为所述无片外电容LDO的调整管，用于实现LDO电压输出及反馈控制；其中，所述高电压控制模块的输出端与所述NMOS晶体管M14的栅极相连，用于产生和控制LDO调整管的栅极电压；所述NMOS晶体管M14的源极和第二反馈电阻R3的一端相连，连接点是所述无片外电容LDO电路的输出端；与所述NMOS晶体管M14晶体管相连的第二反馈电阻的另一端与所述第一反馈电阻R2的一端和所述误差放大模块的反向输入端相连。
进一步，所述的误差放大模块由PMOS晶体管M1、PMOS晶体管M2、PMOS晶体管M3、NMOS晶体管M4和NMOS晶体管M5构成；PMOS晶体管M1的栅极与参考电压Vref相连，PMOS晶体管M2的栅极与反馈电压Vfb相连，所述PMOS晶体管M1、PMOS晶体管M2的源极与PMOS晶体管M3的漏极相互连接；所述PMOS晶体管M3的栅极与偏置电压VB1相连，所述PMOS晶体管M3的源极与电源正极VDD相连；所述PMOS晶体管M1和PMOS晶体管M2的漏极分别与NMOS晶体管M4和NMOS晶体管M5的漏极相连接；所述NMOS晶体管M4的漏极与栅极相连，所述NMOS晶体管M4和M5的源极与电源负极VSS相连。
进一步，所述的频率补偿模块由PMOS晶体管M6和NMOS晶体管M7及电阻R1构成；所述PMOS晶体管M6的栅极与偏置电压VB1相连，所述PMOS晶体管M6的源极与电源正极VDD相连，所述PMOS晶体管M6的漏极与电阻R1的一端、NMOS晶体管M7的漏极相互连接于节点N2；所述电阻R1的另一端与PMOS晶体管M2的漏极及NMOS晶体管M7的栅极相互连接于节点N1，所述NMOS晶体管M7的源极与电源负极VSS相连。
进一步，所述的高电压控制模块由电荷泵、电阻R4、NMOS晶体管M8、NMOS晶体管M9、NMOS晶体管M10、PMOS晶体管M11、PMOS晶体管M12及NMOS晶体管M13构成；所述NMOS晶体管M8的栅极与节点N2相连接，所述NMOS晶体管M8的源极接电源负极VSS，所述NMOS晶体管M8的漏极与NMOS晶体管M9的源极相连；所述NMOS晶体管M9的漏极与NMOS晶体管M10的源极、PMOS晶体管M11的漏极相互连接；所述NMOS晶体管M10的漏极与电阻R4的一端相连于节点N3，所述NMOS晶体管M10栅极与偏置电压VB2相连；所述电阻R4的另一端与电荷泵的输出端相连；所述PMOS晶体管M11与PMOS晶体管M12的栅极相互连接并且与偏置电压VB3相连，所述PMOS晶体管M11，PMOS晶体管M12的源极均与电源正极VDD相连；所述PMOS晶体管M12的漏极与NMOS晶体管M9的栅极、NMOS晶体管M13的栅极和漏极相互连接；所述NMOS晶体管M13的源极与电源负极VSS相连。
进一步，所述的电荷泵用于产生输出一个高于电源的高电压。
进一步，所述NMOS晶体管M14的栅极与节点N3相连，所述NMOS晶体管M14的漏极与电源正极VDD相连，所述NMOS晶体管M14的源极与所述第二反馈电阻R3的一端相连并且该连接点为LDO的输出端VOUT；所述第二反馈电阻R3的另一端与第一反馈电阻R2的一端相连作为反馈电压节点Vfb与PMOS晶体管M2的栅极相互连接，所述第一反馈电阻R2的另一端与电源负极VSS相连。
进一步，所述的第一反馈电阻R2和第二反馈电阻R3确保所述的无片外电容LDO电路的输出信号与反馈电压信号具有线性关系。
进一步，所述的误差放大模块为单级放大结构或多级放大结构。
进一步，所述的第一反馈电阻R2和第二反馈电阻R3为两个单独的电阻。
进一步，所述的第一反馈电阻R2和第二反馈电阻R3分别由两组多个电阻组成。
从上述技术方案可以看出，本发明所采用的技术方案一种无片外电容LDO电路是通过对输出电压进行检测，将输出电压的变化通过电流迅速反馈到电路中，快速改变功率管电流，从而使得输出电压很快恢复稳定。具体地，本发明中的电压反馈输出模块分别与误差放大模块、频率补偿模块和高电压控制模块相连，其包括的NMOS晶体管M14即为无片外电容LDO的调整管，用于实现LDO电压输出及反馈控制。本发明可用于SoC芯片内，不需要外接片外电容、电源抑制比高、瞬态响应快、电路架构简单稳定且易于广泛推广使用。
附图说明
图1所示为本发明无片外电容LDO的一较佳实施例的电路示意图
具体实施方式
下面结合附图1，对本发明的具体实施方式作进一步的详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图1，图1所示为本发明无片外电容LDO电路的一较佳实施例的电路示意图。如图所示，在本发明的实施例中，该无片外电容LDO电路包括误差放大模块(如虚线框1所示)、频率补偿模块(如虚线框2所示)、高电压控制模块(如虚线框3所示)和电压反馈输出模块(如虚线框4所示)。
其中，误差放大模块1用于实现输入参考电压与反馈电压的误差放大；频率补偿模块2用于保证LDO反馈环路的稳定性；高电压控制模块3用于产生和控制LDO调整管的栅极电压；电压反馈输出模块4用于实现LDO电压输出及反馈控制。
如图1所示，误差放大模块1具有一个正向输入端、一个反向输入端和输出端，正向输入端与参考电压信号Vref相连；频率补偿模块2的输入端与误差放大模块的输出端相连；用于保证所述无片外电容LDO反馈环路的稳定性；高电压控制模块3与频率补偿模块2的输出端相连；电压反馈输出模块4分别与误差放大模块1、频率补偿模块2和高电压控制模块3相连。
在本发明的实施例中，电压反馈输出模块4包括NMOS晶体管M14、依次串联的第一反馈电阻R2和第二反馈电阻R3，所述NMOS晶体管M14即为所述无片外电容LDO的调整管，用于实现LDO电压输出及反馈控制；其中，所述高电压控制模块的输出端与NMOS晶体管M14的栅极相连，用于产生和控制LDO调整管的栅极电压；NMOS晶体管M14的源极和第二反馈电阻R3的一端相连，连接点是无片外电容LDO电路的输出端；与NMOS晶体管M14晶体管相连的第二反馈电阻的另一端与所述第一反馈电阻R2的一端和误差放大模块的反向输入端相连。
需要说明的是，在本发明的实施例中，电压反馈输出模块4中的MOS管必须是NMOS晶体管，即NMOS晶体管M14，本发明就是根据NMOS晶体管M14的特性，配套设计了误差放大模块1、频率补偿模块2和高电压控制模块3，以及电压反馈输出模块4同误差放大模块1、频率补偿模块2和高电压控制模块3的具体连接关系。
在本发明的实施例中，电路电源正极为VDD,电源负极为VSS。
误差放大模块1可以由PMOS晶体管M1、PMOS晶体管M2、PMOS晶体管M3、NMOS晶体管M4和NMOS晶体管M5构成；PMOS晶体管M1的栅极与参考电压Vref相连，PMOS晶体管M2的栅极与反馈电压Vfb相连，PMOS晶体管M1、PMOS晶体管M2的源极与PMOS晶体管M3的漏极相互连接；PMOS晶体管M3的栅极与偏置电压VB1相连，PMOS晶体管M3的源极与电源正极VDD相连；PMOS晶体管M1和PMOS晶体管M2的漏极分别与NMOS晶体管M4和NMOS晶体管M5的漏极相连接；NMOS晶体管M4的漏极与栅极相连，NMOS晶体管M4和M5的源极与电源负极VSS相连。
需要说明的是，误差放大模块1可以为任意变形结构类型的双输入单输出放大器，误差放大模块1也可以为单级放大结构或多级放大结构。
在本发明的一个较佳实施例中，频率补偿模块2可以由PMOS晶体管M6和NMOS晶体管M7及电阻R1构成；PMOS晶体管M6的栅极与偏置电压VB1相连，PMOS晶体管M6的源极与电源正极VDD相连，PMOS晶体管M6的漏极与电阻R1的一端、NMOS晶体管M7的漏极相互连接于节点N2；电阻R1的另一端与PMOS晶体管M2的漏极及NMOS晶体管M7的栅极相互连接于节点N1，NMOS晶体管M7的源极与电源负极VSS相连。
如图1所示，高电压控制模块由电荷泵、电阻R4、NMOS晶体管M8、NMOS晶体管M 9、NMOS晶体管M10、PMOS晶体管M11、PMOS晶体管M12及NMOS晶体管M13构成；NMOS晶体管M8的栅极与节点N2相连接，NMOS晶体管M8的源极接电源负极VSS，NMOS晶体管M8的漏极与NMOS晶体管M9的源极相连；NMOS晶体管M9的漏极与NMOS晶体管M10的源极、PMOS晶体管M11的漏极相互连接；NMOS晶体管M10的漏极与电阻R4的一端相连于节点N3，NMOS晶体管M10栅极与偏置电压VB2相连；电阻R4的另一端与电荷泵的输出端相连；PMOS晶体管M11与PMOS晶体管M12的栅极相互连接并且与偏置电压VB3相连，PMOS晶体管M11，PMOS晶体管M12的源极均与电源正极VDD相连；PMOS晶体管M12的漏极与NMOS晶体管M9的栅极、NMOS晶体管M13的栅极和漏极相互连接；NMOS晶体管M13的源极与电源负极VSS相连。
在本发明的实施例中，NMOS晶体管M14的栅极与节点N3相连，NMOS晶体管M14的漏极与电源正极VDD相连，NMOS晶体管M14的源极与所述第二反馈电阻R3的一端相连并且该连接点为LDO的输出端VOUT；第二反馈电阻R3的另一端与第一反馈电阻R2的一端相连作为反馈电压节点Vfb与PMOS晶体管M2的栅极相互连接，所述第一反馈电阻R2的另一端与电源负极VSS相连。
本发明实施例的工作原理分析如下：
Vref为参考电压源，LDO的输出电压为VOUT，反馈信号Vfb和无片外电容LDO电路的输出信号VOUT始终满足以下关系：
其中：第一反馈电阻R2和第二反馈电阻R3为固定阻值的电阻，则无片外电容的低压差线性稳压器电路的输出信号VOUT和Vfb保持正向线性关系。在本发明的实施例之中，第一反馈电阻R2和第二反馈电阻R3可以为两个单独的电阻，或第一反馈电阻R2和第二反馈电阻R3可以分别由两组多个电阻组成，即第一反馈电阻R2和第二反馈电阻R3确保无片外电容LDO电路的输出信号与反馈输出信号具有线性关系。通过调整电阻R2，R3的阻值，即可调整LDO的最终输出电压VOUT。
当负载电流突然由大变小时，反馈电压Vfb突然升高，使得PMOS晶体管M2漏电流降低，节点N1电压降低，节点N2电压迅速升高，NMOS晶体管M5流入更多电流。NMOS晶体管M8的漏极电压迅速降低，相应节点N3电压迅速降低，使得输出电压VOUT降低。
当负载电流突然由小变大时，在该相反的调整调节过程中，频率补偿模块2与电荷泵的使用大大提高了该LDO的瞬态响应速度。
综上所述，本发明的实施例中的技术方案中，电压反馈输出模块分别与误差放大模块、频率补偿模块和高电压控制模块相连，其包括的NMOS晶体管M14即为无片外电容LDO的调整管，用于实现LDO电压输出及反馈控制。本发明可用于SoC芯片内，不需要外接片外电容、电源抑制比高、瞬态响应快、电路架构简单、稳定且易于广泛推广使用。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种无片外电容LDO电路，其特征在于，包括：
误差放大模块，其具有一个正向输入端、一个反向输入端和输出端，所述正向输入端与参考电压信号Vref相连；
频率补偿模块，其输入端与所述误差放大模块的输出端相连；用于保证所述无片外电容LDO反馈环路的稳定性；
高电压控制模块，与所述频率补偿模块的输出端相连；
电压反馈输出模块，分别与所述误差放大模块、所述频率补偿模块和所述高电压控制模块相连，其包括NMOS晶体管M14、依次串联的第一反馈电阻R2和第二反馈电阻R3，所述NMOS晶体管M14即为所述无片外电容LDO的调整管，用于实现LDO电压输出及反馈控制；其中，所述高电压控制模块的输出端与所述NMOS晶体管M14的栅极相连，用于产生和控制LDO调整管的栅极电压；所述NMOS晶体管M14的源极和第二反馈电阻R3的一端相连，连接点是所述无片外电容LDO电路的输出端；与所述NMOS晶体管M14晶体管相连的第二反馈电阻的另一端与所述第一反馈电阻R2的一端和所述误差放大模块的反向输入端相连。
2.根据权利要求1所述的无片外电容LDO电路，其特征在于，所述的误差放大模块由PMOS晶体管M1、PMOS晶体管M2、PMOS晶体管M3、NMOS晶体管M4和NMOS晶体管M5构成；PMOS晶体管M1的栅极与参考电压Vref相连，PMOS晶体管M2的栅极与反馈电压Vfb相连，PMOS晶体管M1、PMOS晶体管M2的源极与PMOS晶体管M3的漏极相互连接；PMOS晶体管M3的栅极与偏置电压VB1相连，所述PMOS晶体管M3的源极与电源正极VDD相连；所述PMOS晶体管M1和PMOS晶体管M2的漏极分别与NMOS晶体管M4和NMOS晶体管M5的漏极相连接；所述NMOS晶体管M4的漏极与栅极相连，所述NMOS晶体管M4和M5的源极与电源负极VSS相连。
3.根据权利要求2所述的无片外电容LDO电路，其特征在于，所述的频率补偿模块由PMOS晶体管M6和NMOS晶体管M7及电阻R1构成；所述PMOS晶体管M6的栅极与偏置电压VB1相连，所述PMOS晶体管M6的源极与电源正极VDD相连，所述PMOS晶体管M6的漏极与电阻R1的一端、NMOS晶体管M7的漏极相互连接于节点N2；所述电阻R1的另一端与PMOS晶体管M2的漏极及NMOS晶体管M7的栅极相互连接于节点N1，所述NMOS晶体管M7的源极与电源负极VSS相连。
4.根据权利要求3所述的无片外电容LDO电路，其特征在于，所述的高电压控制模块由电荷泵、电阻R4、NMOS晶体管M8、NMOS晶体管M9、NMOS晶体管M10、PMOS晶体管M11、PMOS晶体管M12及NMOS晶体管M13构成；所述NMOS晶体管M8的栅极与节点N2相连接，所述NMOS晶体管M8的源极接电源负极VSS，所述NMOS晶体管M8的漏极与NMOS晶体管M9的源极相连；所述NMOS晶体管M9的漏极与NMOS晶体管M10的源极、PMOS晶体管M11的漏极相互连接；所述NMOS晶体管M10的漏极与电阻R4的一端相连于节点N3，所述NMOS晶体管M10栅极与偏置电压VB2相连；所述电阻R4的另一端与电荷泵的输出端相连；所述PMOS晶体管M11与PMOS晶体管M12的栅极相互连接并且与偏置电压VB3相连，所述PMOS晶体管M11，PMOS晶体管M12的源极均与电源正极VDD相连；所述PMOS晶体管M12的漏极与NMOS晶体管M9的栅极、NMOS晶体管M13的栅极和漏极相互连接；所述NMOS晶体管M13的源极与电源负极VSS相连。
5.根据权利要求4所述的无片外电容LDO电路，其特征在于，所述的电荷泵用于产生输出一个高于电源的高电压。
6.根据权利要求4或5所述的无片外电容LDO电路，其特征在于，所述NMOS晶体管M14的栅极与节点N3相连，所述NMOS晶体管M14的漏极与电源正极VDD相连，所述NMOS晶体管M14的源极与所述第二反馈电阻R3的一端相连并且该连接点为LDO的输出端VOUT；所述第二反馈电阻R3的另一端与第一反馈电阻R2的一端相连作为反馈电压节点Vfb与PMOS晶体管M2的栅极相互连接，所述第一反馈电阻R2的另一端与电源负极VSS相连。
7.根据权利要求1所述的无片外电容LDO电路，其特征在于，所述的第一反馈电阻R2和第二反馈电阻R3确保所述的无片外电容LDO电路的输出信号与反馈电压信号具有线性关系。
8.根据权利要求1所述的无片外电容LDO电路，其特征在于，所述的误差放大模块为单级放大结构或多级放大结构。
9.根据权利要求1所述的无片外电容LDO电路，其特征在于，所述的第一反馈电阻R2和第二反馈电阻R3为两个单独的电阻。
10.根据权利要求1所述的无片外电容LDO电路，其特征在于，所述的第一反馈电阻R2和第二反馈电阻R3分别由两组多个电阻组成。
CN201710367635.9A 2017-05-23 2017-05-23 一种无片外电容ldo电路 Active CN107256055B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710367635.9A CN107256055B (zh) 2017-05-23 2017-05-23 一种无片外电容ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710367635.9A CN107256055B (zh) 2017-05-23 2017-05-23 一种无片外电容ldo电路

Publications (2)

Publication Number Publication Date
CN107256055A CN107256055A (zh) 2017-10-17
CN107256055B true CN107256055B (zh) 2018-12-18

Family

ID=60028183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710367635.9A Active CN107256055B (zh) 2017-05-23 2017-05-23 一种无片外电容ldo电路

Country Status (1)

Country Link
CN (1) CN107256055B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116774770A (zh) * 2022-03-09 2023-09-19 圣邦微电子（北京）股份有限公司 一种无内部补偿电容功耗恒定的ldo电路和方法
CN117075664B (zh) * 2023-07-12 2024-02-20 北京航芯微电子科技有限公司 1.4v-6.5v输入高电源抑制比超低噪声稳压装置及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225857B1 (en) * 2000-02-08 2001-05-01 Analog Devices, Inc. Non-inverting driver circuit for low-dropout voltage regulator
US6518737B1 (en) * 2001-09-28 2003-02-11 Catalyst Semiconductor, Inc. Low dropout voltage regulator with non-miller frequency compensation
CN101847028B (zh) * 2010-04-14 2012-03-28 广州市广晟微电子有限公司 一种超低功耗的动态补偿电路及应用该电路的线性调节器
CN102566633B (zh) * 2010-12-07 2014-02-12 华邦电子股份有限公司 低压差稳压器
CN103616916A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种低电压差稳压器的电压差的电路

Also Published As

Publication number Publication date
CN107256055A (zh) 2017-10-17

Similar Documents

Publication Publication Date Title
CN102880219B (zh) 一种具有动态补偿特性的线性稳压器
US20090128107A1 (en) Low Dropout Voltage Regulator
US9553548B2 (en) Low drop out voltage regulator and method therefor
CN109782838A (zh) 一种基于反相器的快速瞬态响应ldo稳压器电路
CN109116906A (zh) 一种基于自适应零点补偿的低压差线性稳压器
CN102681582A (zh) 低压差线性稳压电路
CN107402594B (zh) 实现高电源电压转变的低功耗低压差线性稳压器
CN102331809A (zh) 一种具有栅极漏电补偿的电流镜电路
CN115542996B (zh) 一种高电源抑制比的低压差线性稳压器及其控制方法
CN110471488A (zh) 参考电压产生电路
CN107256055B (zh) 一种无片外电容ldo电路
CN104950976A (zh) 一种基于摆率增强的稳压电路
CN208351365U (zh) 一种可选接片外电容的低压差线性稳压器
CN117389371B (zh) 一种适用于ldo的双环路频率补偿电路及其补偿方法
CN108255223A (zh) Ldo电路
Xu et al. A Fully-Integrated LDO with Two-Stage Cross-Coupled Error Amplifier for High-Speed Communications in 28-nm CMOS
CN114356016B (zh) 低功耗cmos超宽温度范围瞬态增强型ldo电路
Choi et al. An Output Capacitor-less Low-dropout Regulator using a Wide-range Single-stage Gain-boosted Error Amplifier and a Frequency-dependent Buffer with a Total Compensation Capacitance of 2.5 pF in 0.5 µm CMOS
CN109782837B (zh) 稳压装置及芯片
CN205507607U (zh) 一种双用途电流源产生器
Liu et al. A High PSR and Fast Transient Response Output-Capacitorless LDO using Gm-Boosting and Capacitive Bulk-Driven Feed-Forward Technique in 22nm CMOS
CN114895739B (zh) 一种ldo电路
CN108762364B (zh) 一种双输出的低压差线性稳压器
CN113867466B (zh) 稳压器电路
CN211827062U (zh) 一种高精度高电源抑制比耗尽型电压基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant