CN109782837B - 稳压装置及芯片 - Google Patents

稳压装置及芯片 Download PDF

Info

Publication number
CN109782837B
CN109782837B CN201811650009.1A CN201811650009A CN109782837B CN 109782837 B CN109782837 B CN 109782837B CN 201811650009 A CN201811650009 A CN 201811650009A CN 109782837 B CN109782837 B CN 109782837B
Authority
CN
China
Prior art keywords
coupled
pmos
tube
switch
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811650009.1A
Other languages
English (en)
Other versions
CN109782837A (zh
Inventor
敖海
蒋广成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xindong Technology (Zhuhai) Co.,Ltd.
Original Assignee
Innosilicon Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innosilicon Technology Ltd filed Critical Innosilicon Technology Ltd
Priority to CN201811650009.1A priority Critical patent/CN109782837B/zh
Publication of CN109782837A publication Critical patent/CN109782837A/zh
Application granted granted Critical
Publication of CN109782837B publication Critical patent/CN109782837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开一种稳压装置及芯片。其中所述稳压装置包括误差放大单元、MOS调整管、检测单元及补偿单元。误差放大单元被配置为具有输出端、第一输入端及第二输入端，以及所述误差放大单元的第一输入端耦接外部输入的参考信号，第二输入端通过第一电阻器接地；MOS调整管被配置为栅极与所述误差放大单元的输出端耦接，源极与输入电源耦接，漏极与所述误差放大单元的第二输入端耦接；检测单元被配置为根据所述输入电源输出纹波参数；补偿单元被配置为根据所述输入电源及所述输入参数实时的输出补偿电压到所述MOS调整管的衬底电压，以抑制所述PMOS管输出的电源波纹。本发明能够实时的抑制MOS管输出的电源波纹。

Description

稳压装置及芯片
技术领域
本发明涉及集成电路设计领域，具体而言，涉及一种稳压装置。
背景技术
在高速serdes及SoC芯片设计中，10～50mv的电源纹波能够引起高速数据转化、低jitter锁相环、高速时钟树等电源敏感模块的性能退化。
为了应对这种性能退化，在芯片设计中一般选用LDO为电源敏感模块独立供电，用于减小输入电源的电源纹波及电源敏感模块对输入电源的干扰。LDO一般是选用片外电容来实现稳定电路及对高频电源纹波的抑制；但是片外电容的使用会降低芯片的集成度及增加硬件的成本。现有的芯片设计中，LDO一般是选用无片外电容，但是无片外电容设计会造成对电源波纹抑制的弱化。
发明内容
本发明实施例至少公开一种稳压装置，能够实时的抑制MOS管输出的电源波纹。
所述装置包括：
误差放大单元，被配置为具有输出端、第一输入端及第二输入端，以及所述误差放大单元的第一输入端耦接外部输入的参考信号，第二输入端通过第一电阻器接地；
MOS调整管，被配置为栅极与所述误差放大单元的输出端耦接，源极与输入电源耦接，漏极与所述误差放大单元的第二输入端耦接；所述MOS调整管为PMOS管；
检测单元，被配置为根据所述输入电源输出纹波参数；
补偿单元，被配置为根据所述输入电源及所述纹波参数实时的输出补偿电压到所述PMOS管的衬底电压，以抑制所述PMOS管输出的电源波纹；
所述PMOS调整管被配置为栅极与所述误差放大单元的输出端耦接，源极与输入电源耦接，漏极与所述误差放大单元的第二输入端耦接；
所述补偿单元被配置为根据所述输入电源及所述纹波参数实时的输出补偿电压到所述PMOS调整管的衬底电压，以抑制所述PMOS管输出的电源波纹；
所述补偿单元被配置为根据所述纹波参数生成放大倍数，并且根据所述放大倍数反相的放大所述输入电源为所述补偿电压；
所述补偿单元包括补偿放大器；
所述补偿放大器的第一输入端通过第一补偿电阻耦接所述参考信号，第二输入端通过第二补偿电阻耦接所述参考信号，输出端与所述PMOS调整管的衬底耦接，以及所述补偿放大器的第一输入端通过第一补偿PMOS管与输出端的衬底耦接，第二输入端通过第二电容耦接所述输入电源；
所述第一补偿PMOS管共栅极有相同尺寸的第二补充PMOS管；
所述第二补充PMOS管的源极与所述误差放大器的第二输入端耦接；
所述漏极及栅极与所述检测单元耦接。
在本发明公开的一些实施例中，
所述误差放大单元的输出端通过第一电容耦接所述PMOS调整管的源极。
在本发明公开的一些实施例中，
所述检测单元包括参考放大器、PMOS参考管、第一恒流源及第二恒流源；
所述PMOS参考管的源极与所述输入电源耦接，漏极通过第二电阻器与所述第一恒流源的输入端耦接，栅极与所述PMOS调整管的输出端耦接，衬底耦接参考信号；
所述参考放大器的第一输入端与所述PMOS调整管的衬底耦接，第二输入端分别与所述第二恒流源的输出端及所述第二补偿PMOS管的漏极耦接，输出端与所述第二补偿PMOS管的栅极耦接；
所述第一恒流源及所述第二恒流源的电流方向相同。
在本发明公开的一些实施例中，
所述第一恒流源及所述第二恒流源的电流大小取值相同；
所述第二电阻器及所述第一补偿电阻的阻值大小取值相同。
在本发明公开的一些实施例中，
所述检测单元包括第一开关对、第二开关对、第三开关对、第一放大器、第二放大器及PMOS镜像管；
所述第一开关对包括第一NMOS管及第二NMOS管，所述第一NMOS管的源极接地，漏极与所述第二NMOS管的源极耦接；
所述第二开关对包括第三NMOS管及第四NMOS管，所述第三NMOS管的源极接地，漏极与所述第四NMOS管的源极耦接；
所述第三开关对包括第五NMOS管及第六NMOS管，所述第五NMOS管的源极接地，漏极与所述第六NMOS管的源极耦接；
所述第一放大器的输出端与所述第二NMOS管的漏极、所述第四NMOS管的漏极及所述第六NMOS管的漏极耦接，一输入端耦接参考信号，另一输入端耦接所述第一NMOS管的漏极、第三NMOS管的漏极及第五NMOS管的漏极；
所述第二放大器的第一输入端与所述第二NMOS管的漏极耦接，第二输入端与所述第四NMOS管的漏极耦接，输出端分别与PMOS镜像管的衬底及PMOS参考管的衬底耦接，所述PMOS镜像管的栅极及所述PMOS参考管的栅极均与所述误差放大单元的输出端耦接，所述PMOS镜像管的源极及所述PMOS参考管的源极均耦接输入电源，所述PMOS镜像管的漏极与所述第二NMOS管的漏极耦接，所述PMOS参考管的漏极通过第二电阻器与所述第四NMOS管的漏极耦接；
所述PMOS镜像管与所述PMOS参考管尺寸相同。
在本发明公开的一些实施例中，
所述误差放大单元包括开关对及两组开关组；
所述开关组包括第一开关PMOS管、第二开关PMOS管、第一开关NMOS管及第二开关NMOS管；
所述第一开关PMOS管的源极耦接输入电源，漏极通过所述第一开关NMOS管接地；
所述第二开关PMOS管与所述第一开关PMOS管共栅极及源极，所述第二开关PMOS管的漏极与栅极耦接，源极与所述第二开关PMOS管的漏极耦接；
所述开关对包括第三开关PMOS管及第四开关PMOS管；
所述第三开关PMOS的源极及所述第四开关PMOS管的源极耦接输入电源，所述第三开关PMOS管的栅极与所述第四开关PMOS管的漏极耦接，所述第四开关PMOS管的栅极与所述第三开关PMOS管的漏极耦接；
两组所述开关组中的一所述第二开关PMOS管的漏极耦接所述第三开关PMOS管的漏极，另一所述第二开关PMOS管的漏极耦接所述第四开关PMOS管的漏极；
两组所述开关组中的一所述第二开关NMOS管的栅极作为所述误差放大单元的第一输入端，另一所述第二开关NMOS管的栅极作为所述误差放大单元的第二输入端；
两组所述开关NMOS管的源极均通过第三开关NMOS管接地；所述第三开关NMOS管的栅极外部的开关信号；
任意所述开关组的所述第一开关PMOS管的漏极及第一开关NMOS管的漏极之间作为所述误差放大单元的输出端。
针对上述方案，本发明通过以下参照附图对公开的示例性实施例作详细描述，亦使本发明实施例的其它特征及其优点清楚。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为稳压装置的原理图；
图2为基本电路的电路图；
图3为补偿单元的原理图；
图4为检测单元的原理图；
图5为稳压装置的电路图；
图6为误差放大器的电路图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
本实施例公开一种稳压装置。本实施例的装置通过在PMOS调整管M0的衬底注入补偿电压，用于实时的抑制输入电源Vin的波纹电流Vdd。
请参考图1及图5，本实施例的装置包括误差放大器A1、PMOS调整管M0、检测单元及补偿单元。
误差放大器A1的反相输入端耦接有外部输入的直流信号VREF；同相输入端通过电阻R1接地；输出端与PMOS调整管M0的栅极耦接，电源端耦接外部输入的输入电源Vin，通过电容C1与输出端耦接。
PMOS调整管M0的源极与输入电源Vin耦接；漏极与误差放大器A1的同相输入端耦接；衬底耦接补偿单元的输出端。
补偿单元的输出端与PMOS调整管M0的栅极耦接，用于将输出的补偿电压耦接到PMOS调整管M0的衬底，补偿电压与原有的电源波纹Vdd幅度相等并且相位相反，实现在PMOS调整管M0的漏端抵消电源波纹Vdd。
检测单元的输入端与输入电源Vin耦接，输出端与补偿单元的输入端耦接。检测单元主要用于根据输入电源Vin实时的调整补偿单元输出的补偿电压。
请参考图2及图5，本实施例由误差放大器A1、电容C1及PMOS调整管M0组成LDO的基本电路。在基本电路中PMOS调整管M0漏端输出的电源波纹Vdd的路径等效为源极及漏极之间的支路I1、支路I2及支路I3。
由于电容C1在高频时在PMOS调整管M0的栅极及源极提供低阻抗路径，那么支路I1的电流近乎为0；同时，电容C1将本实施例的LDO主极点往中低频移动，增加相位裕度，使LDO稳定。
那么本实施例对PMOS调整管M0输出的电源波纹Vdd抑制的方案是使等效路径中的支路I2及支路I3之为0，即I2+I3＝0。如果本实施例通过注入的补偿电压能够使I2+I3＝0，那么就能够消除PMOS调整管MO输出的电源波纹Vdd。
I2+I3的表达式为vdd×gds+gmbs×(vb-vdd)＝0；
那么
Figure GDA0002577961760000081
有上式注入PMOS调整管M0的补偿电压为波纹电源vdd的放大倍数为
Figure GDA0002577961760000082
倍；补偿电压仅与
Figure GDA0002577961760000083
有关。
通过上述对PMOS调整管M0输出电源波纹Vdd的抑制方案。本实施例的补偿单元主要注入的补偿电压，补偿电压的幅度是电源波纹Vdd的幅度的
Figure GDA0002577961760000091
倍；本实施例的补偿单元及检测单元即为实现在PMOS调整管M0的衬底注入补偿电压。
请参考图3及图5，本实施例的补偿单元包括补偿放大器A2。
补偿放大器A2的反相输入端通过电阻R3耦接直流信号VREF，同相输入端通过电阻R4耦接直流信号VREF，输出端与PMOS调整管M0的衬底耦接。补偿放大器A2的反相输入端再通过PMOS管M8与输出端耦接；同相输入端通过电容C2耦接输入电源Vin。
PMOS管M8共栅极有相同尺寸的PMOS管M7；PMOS管M7的源极与误差放大器A1的同相输入端耦接；漏极及栅极与检测单元耦接。
那么本实施例的补偿放大器A2的同相输入端通过电容C2耦接输入电源Vin的交流部分，即电流波纹。补偿放大器A2对电流波纹进行反相放大，使输出端输出能够注入PMOS调整管M0衬底的补偿电压。
补偿放大器A2在本实施例中仅用于对电源波纹Vdd等交流信号进行放大，那么实施例的补偿放大器A2的同相输入端等效为通过电阻R4接地，补偿放大器A2的反相输入端等效为通过电阻R3接地；补偿放大器A2、电阻R3、电阻R4及PMOS管M8在等效电阻R8组成反相比例放大电路。
那么注入的补偿电压是电源波纹Vdd通过等效的反相比例放大电路进行放大，反相比例放大电路对电源波纹Vdd的放大倍数是
Figure GDA0002577961760000101
其中，Vb是反相比例放大电路在输出端输出的补偿电压；Vdd是电源波纹Vdd。
那么注入到衬底的补偿电压为
Figure GDA0002577961760000102
本实施例的PMOS管M7及PMOS管M8的尺寸相同并且共栅极，那么PMOS管M7的等效电阻R7与等效电阻R8相等。
本实施例的等效电阻R7由检测单元的输出端通过PMOS管M7的栅极及漏极确定。
请参考图4及图5，本实施例的检测单元包括参考放大器A3、PMOS参考管M9、第一恒流源IA1及第二恒流源IA2。
PMOS参考管M9的源极与输入电源Vin耦接，漏极通过电阻R2与第一恒流源IA1的输入端耦接，栅极与PMOS调整管M0的输出端耦接，衬底耦接参考信号VREF。
参考放大器A3的反相输入端与PMOS调整管M0的衬底耦接，同相输入端分别与第二恒流源的输出端及PMOS管M7的漏极耦接，输出端与PMOS管M7的栅极耦接。第一恒流源AI1的电流Ia1及第二恒流源AI2的电流Ia2方向相同并且比例系数为K1，即
Figure GDA0002577961760000103
PMOS参考管M9在源极耦接的输入电源Vin发生变化时，如PMOS参考管M9的漏端电压变化为△VR2。PMOS参考管M9的衬底电压需要变化△VB，用于满足PMOS参考管M9的源漏之间的电流Ia1始终不变。
由上述，本实施例PMOS参考管M9的漏端电压为VREF+△VR2；衬底电压为VREF-△VB。因此有表达式gdsM9×△VR2-gmbsM9×△VB＝0；那么有
Figure GDA0002577961760000111
进一步的，本实施例参考放大器A3的同相输入端与反相输入端的电压相等为VREF-△VB；以及，PMOS管M7的源极耦接误差放大器A1的同相输入端，PMOS管M7的源端电压为VREF。那么，PMOS管M7在源极及漏极之间的电压为△VB，电流为Ia2，等效电阻R7为
Figure GDA0002577961760000112
本实施例配置电阻R2与电阻R3的阻值比例为K2，即
Figure GDA0002577961760000113
那么有电阻
Figure GDA0002577961760000114
那么电阻
Figure GDA0002577961760000115
那么有
Figure GDA0002577961760000116
Figure GDA0002577961760000117
那么注入衬底的补偿电压相对波纹电源Vdd的放大倍数为
Figure GDA0002577961760000118
放大倍数主要变量是△VB及△VR2的比值。
结合式2及式3有
Figure GDA0002577961760000119
由于本实施例的PMOS调整管M0及PMOS参考管M9共栅极及源极；衬底均耦接参考信号VREF。
那么有gmbsM9＝K3×gmbsM0以及gdsM9＝K3×gdsM0，K3为PMOS调整管M0及PMOS参考管M9的尺寸比，那么有
Figure GDA0002577961760000121
根据式4取得
Figure GDA0002577961760000122
由于
Figure GDA0002577961760000123
是检测单元根据输入生成的；那么通过比较式0及式5，本实施例在配置K1×K2＝1时，能够实现补偿放大器A2输出的补偿电压Vb满足对电源波纹Vdd的有效抑制。
优选的，本实施例配置第一恒流源AI1的电流Ia1及第二恒流源AI2的电流Ia2方向相同并且取值相等，使K1＝1；配置电阻R2与电阻R3的阻值相等。
那么反相比例放大电路输出的补偿电压
Figure GDA0002577961760000124
请参考图5，本实施例的第一恒流源及第二恒流源由第一开关对、第二开关对、第三开关对、PMOS镜像管M10及放大器(A4、A5)组成
第一开关对包括NMOS管M1及NMOS管M2，NMOS管M1的源极接地，漏极与NMOS管M2的源极耦接。
第二开关对包括NMOS管M3及NMOS管M4，NMOS管M3的源极接地，漏极与NMOS管M4的源极耦接。
第三开关对包括NMOS管M5及NMOS管M6，NMOS管M5的源极接地，漏极与NMOS管M6的源极耦接。
放大器A4的输出端与NMOS管M2的漏极、NMOS管M4的漏极及NMOS管M6的漏极耦接，一输入端耦接参考信号，另一输入端耦接NMOS管M1的漏极、NMOS管M3的漏极及NMOS管M5的漏极；
放大器A5的反相输入端与NMOS管M2的漏极耦接，同相输入端与NMOS管M4的漏极耦接，输出端分别与PMOS镜像管M10的衬底及PMOS参考管M9的衬底耦接，PMOS镜像管M10的栅极及PMOS参考管M9的栅极均与误差放大器的输出端耦接，PMOS镜像管M10的源极及PMOS参考管M9的源极均耦接输入电源，PMOS镜像管M10的漏极与NMOS管M2的漏极耦接，PMOS参考管M9的漏极通过第二电阻器与NMOS管M4的漏极耦接；PMOS镜像管M10与PMOS参考管M9尺寸相同。
通过上述方案，本实施例的第一开关对、第二开关对及第三开关对相互组成镜像电流源；PMOS参考管M9及PMOS镜像管M10组成镜像电流源。那么本实施例的I12＝I34＝I56作为Ia1＝Ia2。
进一步的，为了增加对低频的输入电源抑制，需要增加环路的低频增益。本实施例通过选用共源及共栅的输出结构能够有效的增加输出阻抗，满足低频增益的要求。但是在低输入电压应用中，共源共栅结构使得输出摆幅受限。
请参考图6，本实施例的误差放大器包括开关对、第一开关组及第二开关组。
第一开关组包括PMOS管N7、PMOS管N3、NMOS管N9及NMOS管N1。PMOS管N7的源极耦接输入电源，漏极通过NMOS管N9接地。PMOS管N3与PMOS管N7共栅极及源极，PMOS管N3的漏极与栅极耦接，源极与PMOS管N3的漏极耦接。
第二开关组包括PMOS管N8、PMOS管N4、NMOS管N10及NMOS管N1。PMOS管N8的源极耦接输入电源，漏极通过NMOS管N10接地。PMOS管N4与PMOS管N8共栅极及源极，PMOS管N4的漏极与栅极耦接，源极与PMOS管N4的漏极耦接。
开关对包括PMOS管N5及PMOS管N6。PMOS管N5的源极及PMOS管N6的源极耦接输入电源，PMOS管N5的栅极与PMOS管N6的漏极耦接，PMOS管N6的栅极与PMOS管N5的漏极耦接。PMOS管N3的漏极耦接PMOS管N5的漏极，PMOS管N4的漏极耦接PMOS管N6的漏极；NMOS管N1的栅极作为误差放大器的反相输入端，NMOS管N2的栅极作为误差放大器的同相输入端。NMOS管N1及NMOS管N2的源极均通过NMOS管N11接地；NMOS管N11的栅极耦接外部的开关信号。PMOS管N8的漏极及NMOS管N10的漏极之间作为误差放大器的输出端。
本实施例的误差放大器通过上述具有正反馈的单极放大的结构；增加了放大器的增益和增益带宽积。
请参考图6，NMOS管N5和NMOS管N6通过交叉耦合耦接，能够提供负阻抗；那么有
Figure GDA0002577961760000151
在配置α＝W5/L5/W3/L3，β＝(W7/L7)/(W3/L3)，rout为A1的输出阻抗，C为A1的输出电容。选择M3～8的尺寸保证正反馈小于负反馈。
通过上述优化的误差放大器；在同等条件下，为了达到相同稳定性能，增大低频增益，本实施例的电阻R1能够选用更大的阻值，因此减小静态功耗。
本实施例另公开一种芯片，为了便于说明，仅示出了与本发明实施例相关的部分。芯片封装实施例中稳压装置提及的全部或部分电路单元及器件。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种稳压装置，其特征在于，
所述装置包括：
误差放大单元，被配置为具有输出端、第一输入端及第二输入端，以及所述误差放大单元的第一输入端耦接外部输入的参考信号，第二输入端通过第一电阻器接地；
MOS调整管，被配置为栅极与所述误差放大单元的输出端耦接，源极与输入电源耦接，漏极与所述误差放大单元的第二输入端耦接；所述MOS调整管为PMOS管；
检测单元，被配置为根据所述输入电源输出纹波参数；
补偿单元，被配置为根据所述输入电源及所述纹波参数实时的输出补偿电压到所述PMOS管的衬底电压，以抑制所述PMOS管输出的电源波纹；
所述PMOS调整管被配置为栅极与所述误差放大单元的输出端耦接，源极与输入电源耦接，漏极与所述误差放大单元的第二输入端耦接；
所述补偿单元被配置为根据所述输入电源及所述纹波参数实时的输出补偿电压到所述PMOS调整管的衬底电压，以抑制所述PMOS管输出的电源波纹；
所述补偿单元被配置为根据所述纹波参数生成放大倍数，并且根据所述放大倍数反相的放大所述输入电源为所述补偿电压；
所述补偿单元包括补偿放大器；
所述补偿放大器的第一输入端通过第一补偿电阻耦接所述参考信号，第二输入端通过第二补偿电阻耦接所述参考信号，输出端与所述PMOS调整管的衬底耦接，以及所述补偿放大器的第一输入端通过第一补偿PMOS管与输出端的衬底耦接，第二输入端通过第二电容耦接所述输入电源；
所述第一补偿PMOS管共栅极有相同尺寸的第二补充PMOS管；
所述第二补充PMOS管的源极与所述误差放大器的第二输入端耦接；所述漏极及栅极与所述检测单元耦接。
2.如权利要求1所述的稳压装置，其特征在于，
所述误差放大单元的输出端通过第一电容耦接所述PMOS调整管的源极。
3.如权利要求1所述的稳压装置，其特征在于，
所述检测单元包括参考放大器、PMOS参考管、第一恒流源及第二恒流源；
所述PMOS参考管的源极与所述输入电源耦接，漏极通过第二电阻器与所述第一恒流源的输入端耦接，栅极与所述PMOS调整管的输出端耦接，衬底耦接参考信号；
所述参考放大器的第一输入端与所述PMOS调整管的衬底耦接，第二输入端分别与所述第二恒流源的输出端及所述第二补偿PMOS管的漏极耦接，输出端与所述第二补偿PMOS管的栅极耦接；
所述第一恒流源及所述第二恒流源的电流方向相同。
4.如权利要求3所述的稳压装置，其特征在于，
所述第一恒流源及所述第二恒流源的电流大小取值相同；
所述第二电阻器及所述第一补偿电阻的阻值大小取值相同。
5.如权利要求4所述的稳压装置，其特征在于，
所述检测单元包括第一开关对、第二开关对、第三开关对、第一放大器、第二放大器及PMOS镜像管；
所述第一开关对包括第一NMOS管及第二NMOS管，所述第一NMOS管的源极接地，漏极与所述第二NMOS管的源极耦接；
所述第二开关对包括第三NMOS管及第四NMOS管，所述第三NMOS管的源极接地，漏极与所述第四NMOS管的源极耦接；
所述第三开关对包括第五NMOS管及第六NMOS管，所述第五NMOS管的源极接地，漏极与所述第六NMOS管的源极耦接；
所述第一放大器的输出端与所述第二NMOS管的漏极、所述第四NMOS管的漏极及所述第六NMOS管的漏极耦接，一输入端耦接参考信号，另一输入端耦接所述第一NMOS管的漏极、第三NMOS管的漏极及第五NMOS管的漏极；
所述第二放大器的第一输入端与所述第二NMOS管的漏极耦接，第二输入端与所述第四NMOS管的漏极耦接，输出端分别与PMOS镜像管的衬底及PMOS参考管的衬底耦接，所述PMOS镜像管的栅极及所述PMOS参考管的栅极均与所述误差放大单元的输出端耦接，所述PMOS镜像管的源极及所述PMOS参考管的源极均耦接输入电源，所述PMOS镜像管的漏极与所述第二NMOS管的漏极耦接，所述PMOS参考管的漏极通过第二电阻器与所述第四NMOS管的漏极耦接；
所述PMOS镜像管与所述PMOS参考管尺寸相同。
6.如权利要求2所述的稳压装置，其特征在于，
所述误差放大单元包括开关对及两组开关组；
所述开关组包括第一开关PMOS管、第二开关PMOS管、第一开关NMOS管及第二开关NMOS管；
所述第一开关PMOS管的源极耦接输入电源，漏极通过所述第一开关NMOS管接地；
所述第二开关PMOS管与所述第一开关PMOS管共栅极及源极，所述第二开关PMOS管的漏极与栅极耦接，源极与所述第二开关PMOS管的漏极耦接；
所述开关对包括第三开关PMOS管及第四开关PMOS管；
所述第三开关PMOS的源极及所述第四开关PMOS管的源极耦接输入电源，所述第三开关PMOS管的栅极与所述第四开关PMOS管的漏极耦接，所述第四开关PMOS管的栅极与所述第三开关PMOS管的漏极耦接；
两组所述开关组中的一所述第二开关PMOS管的漏极耦接所述第三开关PMOS管的漏极，另一所述第二开关PMOS管的漏极耦接所述第四开关PMOS管的漏极；
两组所述开关组中的一所述第二开关NMOS管的栅极作为所述误差放大单元的第一输入端，另一所述第二开关NMOS管的栅极作为所述误差放大单元的第二输入端；
两组所述开关NMOS管的源极均通过第三开关NMOS管接地；所述第三开关NMOS管的栅极外部的开关信号；
任意所述开关组的所述第一开关PMOS管的漏极及第一开关NMOS管的漏极之间作为所述误差放大单元的输出端。
CN201811650009.1A 2018-12-31 2018-12-31 稳压装置及芯片 Active CN109782837B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811650009.1A CN109782837B (zh) 2018-12-31 2018-12-31 稳压装置及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811650009.1A CN109782837B (zh) 2018-12-31 2018-12-31 稳压装置及芯片

Publications (2)

Publication Number Publication Date
CN109782837A CN109782837A (zh) 2019-05-21
CN109782837B true CN109782837B (zh) 2020-09-22

Family

ID=66499699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811650009.1A Active CN109782837B (zh) 2018-12-31 2018-12-31 稳压装置及芯片

Country Status (1)

Country Link
CN (1) CN109782837B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111190451B (zh) * 2020-01-16 2022-11-01 东南大学 一种低噪声低压差宽频纹波抑制线性稳压器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105138064A (zh) * 2015-08-04 2015-12-09 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种高带宽高电源纹波抑制比的低压差线性稳压器电路
CN108235744B (zh) * 2017-12-19 2020-06-23 深圳市汇顶科技股份有限公司 低压差线性稳压电路
US10712759B2 (en) * 2018-01-31 2020-07-14 Georgia Tech Research Corporation System and method for enhancing bandwidth of low-dropout regulators using power transmission lines for high speed input output drivers
CN108334149B (zh) * 2018-02-13 2020-10-02 杭州芯元微电子有限公司 一种低静态电流高psrr低压差线性稳压器电路
CN108762361A (zh) * 2018-06-11 2018-11-06 厦门元顺微电子技术有限公司 低压差线性稳压器

Also Published As

Publication number Publication date
CN109782837A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
US8754621B2 (en) High power supply rejection linear low-dropout regulator for a wide range of capacitance loads
US7750737B2 (en) Common mode stabilization in a fully differential amplifier
CN109976424B (zh) 一种无电容型低压差线性稳压器
Yang et al. A high-PSR LDO using a feedforward supply-noise cancellation technique
US9146570B2 (en) Load current compesating output buffer feedback, pass, and sense circuits
US10090815B2 (en) Common-mode feedback for differential amplifier
US20160308497A1 (en) Low drop out voltage regulator and method therefor
US9479120B2 (en) Fully differential signal system including common mode feedback circuit
US8680925B2 (en) Amplifier arrangement and method for operating an amplifier arrangement
JP2013038603A (ja) 全差動増幅器
WO2006125063A2 (en) Increasing the linearity of a transconductance cell
US20230006536A1 (en) Improving psrr across load and supply variances
CN109782837B (zh) 稳压装置及芯片
JP4344646B2 (ja) 電源回路
US8031002B2 (en) Buffer amplifier
CN116382402B (zh) 带隙基准电压产生电路和集成电路
JP2007295566A (ja) 演算増幅器
CN107256055B (zh) 一种无片外电容ldo电路
JP2021072033A (ja) 電源回路
CN111273720B (zh) 一种用于线性稳压器的补偿零点产生电路
Luo et al. An output-capacitor-less low-dropout voltage regulator with high power supply rejection ratio and fast load transient response using boosted-input-transconductance structure
US20050156663A1 (en) Noise filter circuit
JP2019022179A (ja) 演算増幅器
US20240045456A1 (en) Noise cancellation for power supply rejection
CN114895739B (zh) 一种ldo电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210128

Address after: Room 9011, 9 / F, South Tower, international business center (ICC), 3000 Huandao East Road, Hengqin New District, Zhuhai City, Guangdong Province

Patentee after: Xindong Technology (Zhuhai) Co.,Ltd.

Address before: 430000, No.1, floor 1-5, building 14, No.7, financial port 1st Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee before: INNOSILICON TECHNOLOGY Ltd.

TR01 Transfer of patent right