CN115542996B - 一种高电源抑制比的低压差线性稳压器及其控制方法 - Google Patents

Abstract

本发明提供了一种高电源抑制比的低压差线性稳压器及其控制方法，包括：误差放大器模块、功率管模块、反馈模块、电源抑制比提高模块和负载。电源抑制比提高模块提供了一个非常小的交流阻抗且提供了一个较大的直流阻抗。该交流小阻抗降低了功率管模块输出端的总交流阻抗，因此降低了电源上的噪声通过功率管模块的源极到漏极即低压差线性稳压器输出端的增益，因此提升了电源抑制比性能。功率管模块基于PMOS晶体管作为功率管，本发明提供的电源抑制比提高电路不影响PMOS功率管的压差，因此本发明提供的线性稳压器最大程度地提供了高输出电压。与简单RC滤波法和前馈纹波抵消法相比，本发明提供的方案无需大滤波电容，无需复杂的自适应电路。

Description

一种高电源抑制比的低压差线性稳压器及其控制方法

技术领域

本发明涉及一种高电源抑制比的低压差线性稳压器及其控制方法，属于电路技术领域。

背景技术

在模拟与射频领域中，低压差线性稳压器是一个非常重要的电源管理模块，它的作用是抑制电源上的纹波干扰，为电路提供一个干净的电源电压，因此设计一种高电源抑制比的低压差线性稳压器具有十分重要的意义。

目前常见的低压差线性稳压器有两种，一种是以NMOS晶体管作为功率管，另一种是以PMOS晶体管作为功率管。以NMOS晶体管作为功率管的线性稳压器都具有较好的电源抑制比性能，但是其压差较大，因此以NMOS晶体管作为功率管的线性稳压器输出电压均较低。目前，随着芯片低功耗的设计趋势，芯片的外部电源电压已经变得越来越低，因此基于NMOS晶体管作为功率管设计的线性稳压器输出电压会变得更低，这极大增加了电路的设计难度。另一方面，基于PMOS晶体管作为功率管的线性稳压器尽管电源抑制比性能没有基于NMOS管设计的线性稳压器好，但是其输出电压更高，因此设计一种高电源抑制比的PMOS功率管低压差线性稳压器具有十分重要的意义。

目前针对PMOS功率管低压差线性稳压器的电源抑制比性能的提升方案主要有前馈纹波抵消法和简单RC滤波法。前馈纹波抵消法主要是利用电路采样电源上的噪声干扰信号，然后按一定比例系数k(k为实数)将这些噪声干扰信号叠加到PMOS功率管的栅极上，从而抵消掉低压差稳压器输出端上的部分噪声。这种方案缺点是比例系数k与功率管的工作状态强相关，当功率管流过不同电流时，比例系数k必须相应变化才能使电源抑制比性能比较稳定，否则电源抑制比性能会随着芯片工作状态的变化而变化，同时在这种方案下设计一种比例系数k的自适应电路进一步增加了电路的设计的复杂度和难度也增加了电路的面积和功耗。简单RC滤波法是指在PMOS功率管低压差线性稳压器的输出端加RC滤波后再接芯片内部电路。这种方案虽然能够直接优化电源抑制比性能，但是增大了压差，即降低了PMOS功率管低压差线性稳压器的输出电压，同时滤波电容C也增大了芯片面积，不利于芯片的集成化。

发明内容

发明目的：

本发明提供了一种高电源抑制比的低压差线性稳压器及其控制方法，目的是能够设计一种高电源抑制比且电路结构简洁可靠的线性稳压器，同时具有较低的压差，使其能够最大程度的为芯片内部提供高电源电压，同时最大程度的减少芯片面积增加和功耗增加，促进芯片的集成化和低功耗化。

为了解决上述技术问题，本发明所采用的技术方案是：

一种高电源抑制比的低压差线性稳压器，包括参考电压Vref、电源VDD、误差放大器模块、功率管模块、反馈模块、电源抑制比提高模块和负载；

误差放大器模块的反相输入端连接参考电压Vref，误差放大器模块的同相输入端连接反馈模块的输出端，误差放大器模块的输出端out连接功率管模块的输入端；功率管模块的电源端连接电源VDD；反馈模块的输入端、负载以及电源抑制比提高模块的输入端和输出端分别连接功率管模块的输出端，功率管模块的输出端作为稳压器电压输出端口Vout；功率管模块基于PMOS晶体管作为功率管；负载为低压差线性稳压器的负载；

反馈模块用于通过其输入端采样稳压器电压输出端口Vout的电压，通过其输出端输出与输入端存在A倍关系的电压，A为正实数；

误差放大器用于比较其反相输入端电压与同相输入端电压的关系，其输出端out输出相应信号控制功率管模块的输入端电压，功率管模块的输出端电流随着功率管模块的输入端电压变化而变化；

电源抑制比提高模块用于通过其输入端采样稳压器电压输出端口Vout的直流电压，并通过其输出端输出一个交流低阻抗且与稳压器电压输出端口Vout的直流电压相同的电压信号到稳压器电压输出端口Vout，电源抑制比模块用于为稳压器电压输出端口Vout提供了交流低阻抗通路，交流低阻抗通路用于降低从功率管模块的电源到稳压器电压输出端口Vout的增益，又使功率管模块的阻抗大于负载阻抗与交流低阻抗的并联总阻抗，提升电源抑制比。

进一步地，误差放大器模块包括晶体管M1、晶体管M2、晶体管M3、晶体管M4和电流源I1；晶体管M1的源极连接电源VDD，晶体管M1的栅极连接晶体管M1的漏极和晶体管M2的栅极；晶体管M2的源极连接电源VDD，晶体管M2的漏极连接晶体管M4的漏极和功率模块；晶体管M3的漏极连接晶体管M1的漏极，晶体管M3的栅极连接反馈模块，晶体管M3的源极连接电流源I1的正极和晶体管M4的源极；晶体管M4的栅极连接参考电压Vref，电流源I1的负极连接地GND。

进一步地，功率管模块包括晶体管M5、电容C1和电阻R1；晶体管M5的源极连接电源VDD，晶体管M5的栅极连接电容C1的正极和晶体管M2的漏极以及晶体管M4的漏极，晶体管M5的漏极连接电阻R1的负极和反馈模块以及负载的正极，晶体管M5的漏极作为稳压器电压输出端口Vout；电容C1负极连接电阻R1的正极，负载ZL的负极连接地GND。

进一步地，反馈模块包括电阻R2和电阻R3，电阻R2的正极连接M5的漏极和电阻R1的负极，电阻R2的负极连接电阻R3的正极和晶体管M3的栅极，电阻R3的负极连接地GND。

进一步地，电源抑制比提高模块包括电阻R4、电阻R5、电阻R6、电阻R7、电容C2、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、电流源I2、电流源I3、电流源I4、电流源I5和电流源I6；电阻R4的正极连接电阻R5的正极和稳压器电压输出端口Vout，电阻R4的负极连接电容C2的正极；电阻R5的负极连接电流源I6的负极和晶体管M14的源极；电容C2的正极连接晶体管M7的栅极，电容C2的负极连接地GND；晶体管M6的栅极连接晶体管M14的源极和电流源I6的负极，晶体管M6的漏极连接电源VDD，晶体管M6的源极连接电流源I2的正极和晶体管M8的栅极；晶体管M7的漏极连接电源VDD，晶体管M7的源极连接电流源I3的正极和晶体管M9的栅极；晶体管M8的栅极连接晶体管M6的源极和电流源I2的正极，晶体管M8的漏极连接电阻R6的负极和晶体管M12的栅极，晶体管M8的源极连接晶体管M9的源极和电流源I4的正极；晶体管M9的漏极连接电阻R7的负极和晶体管M13的栅极；电阻R6的正极连接电源VDD，电阻R7的正极连接电源VDD，晶体管M12的漏极连接晶体管M10的漏极和M10的栅极，晶体管M12的源极连接晶体管M13的源极和电流源I5的正极；晶体管M13的漏极连接晶体管M11的漏极和晶体管M14的栅极，晶体管M10的源极连接电源VDD，晶体管M10的栅极连接晶体管M10的漏极和晶体管M11的栅极；晶体管M11的源极连接电源VDD，晶体管M14的漏极连接地GND;电流源I2的负极连接地GND；电流源I3的负极连接地GND；电流源I4的负极连接地GND；电流源I5的负极连接地GND；电流源I6的正极连接电源VDD。

进一步地，晶体管M5为PMOS晶体管。

相应地，一种高电源抑制比的低压差线性稳压器的控制方法：

反馈模块通过其输入端采样稳压器电压输出端口Vout的电压，通过其输出端输出一个与其输入端存在A倍关系的电压，A为正实数；误差放大器比较其反相输入端电压与同相输入端电压的关系，并向其输出端out输出相应信号控制功率管模块的输入端电压，功率管模块的输出端电流随着功率管模块的输入端电压变化而变化；

当误差放大器的同相输入端电压低于其反相输入端电压时，功率管模块的输入端控制功率管模块的输出端电流增加，因此稳压器输出端口Vout电压增加，反馈模块的输出端电压增加，直到误差放大器模块的反相输入电压与其同相输入电压相同，环路稳定；

当误差放大器的同相输入端电压高于其反相输入端电压时，功率管模块的输入端控制功率管模块的输出端电流减少，因此稳压器输出端口Vout电压降低，反馈模块的输出端电压降低，直到误差放大器模块的反相输入电压与其同相输入电压相同，环路稳定；

电源抑制比提高模块的输入端采样稳压器输出端口Vout直流电压，并通过其输出端输出一个交流低阻抗且与稳压器输出端直流电压相同的电压信号到低压差线性稳压器输出端；电源抑制比电路为低压差线性稳压器输出端提供了交流低阻抗通路；交流低阻抗通路用于降低了从功率管模块的电源到稳压器输出端口Vout的增益，又使功率管模块的阻抗大于稳压器输出端口Vout负载阻抗与交流低阻抗的并联总阻抗，因此提升了电源抑制比。

进一步地，误差放大器模块比较晶体管M3的栅极电压和晶体管M4的栅极电压，如果M3的栅极电压大于M4的栅极电压，则M4的漏极电压升高， M5的漏极电压降低， M3的栅极电压降低，直到M3的栅极电压和M4的栅极电压相同，环路稳定；如果M3的栅极电压小于M4的栅极电压，则M4的漏极电压降低， M5的漏极电压升高， M3的栅极电压升高，直到M3的栅极电压和M4的栅极电压相同，环路稳定。

进一步地，电阻R4和电容C2构成了低通滤波器，该低通滤波器采样了稳压器输出端口Vout上的电压，并输出稳压器输出端口Vout电压的直流值到晶体管M7的栅极，同时晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、电流源I2、电流源I3、电流源I4、电流源I5和电流源I6构成了一个单位负反馈下的单位增益放大器，单位增益放大器的输出端为晶体管M14的源极，单位增益放大器为电阻R5的负极提供了一个理想交流地，通过调节电阻R5的阻值改变电源抑制比提高模块为稳压器输出端口Vout提供的交流电阻值，由于电阻R5正极和负极直流电压相同，因此无直流电流流过电阻R5，电源抑制比提高模块提供了交流低阻抗和直流高阻抗，交流低阻抗降低了晶体管M5漏极的总交流阻抗，因此降低了电源VDD上的噪声通过晶体管M5的源极到漏极的增益, 提升了电源抑制比。

本发明所达到的有益效果：

本发明提供的一种高电源抑制比的低压差线性稳压器及其控制方法。电源抑制比提高模块提供了一个非常小的交流阻抗且提供了一个较大的直流阻抗。该交流小阻抗降低了PMOS功率管漏极的总交流阻抗，因此降低了电源上的噪声通过PMOS功率管的源极到漏极即低压差线性稳压器输出端的增益，因此提升了电源抑制比性能，同时该交流小阻抗使PMOS功率管的本征阻抗远远大于交流小阻抗和负载阻抗的并联总阻抗，同时PMOS功率管的本征阻抗与该并联总阻抗是串联的电路关系，因此降低了电源上的噪声以串联分压的形式传递到低压差线性稳压器输出端的增益，因此提升了电源抑制比性能。该直流大阻抗保证了电源抑制比提高模块没有引起低压差线性稳压器的整体功耗增加太多。同时本发明提供的电源抑制比提高电路不影响PMOS功率管的压差，因此本发明提供的线性稳压器最大程度地为芯片内部电路提供了高电源电压。与简单RC滤波法和前馈纹波抵消法相比，本发明提供的方案无需大滤波电容，无需复杂的自适应电路。

附图说明

图1 为本发明提出的一种高电源抑制比的低压差线性稳压器电路框图；

图2 为本发明提出的一种高电源抑制比的低压差线性稳压器电路实施例示意图；

1：误差放大器模，2：功率管模块，3：反馈模块，4：电源抑制比提高模块，5：负载。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

如图1所示，一种高电源抑制比的低压差线性稳压器：包括误差放大器模块1、功率管模块2、反馈模块3、电源抑制比提高模块4和负载5。 误差放大器设有三个端口，分别为同相输入端、反相输入端、端口out（误差放大器的输出端口），根据输入的信号放大反相输入端和同相输入端的信号差值，输出相应信号；功率管模块2设有三端口，分别为功率管模块输入端口、功率管模块输出端口电源端口（用于接电源VDD），功率管模块输出端口的输出电流受功率管模块输入端口电压的控制；反馈模块3设有两端口，分别为反馈模块输入端口，反馈模块输出端口，反馈模块输入端口采样低压差线性稳压器输出端口Vout的电压，反馈模块输出端口输出一个与反馈模块输入端口成比例关系的电压；电源抑制比提高模块4设有两端口，分别为电源抑制比提高模块输入端口，电源抑制比提高模块输出端口，电源抑制比提高模块输入端口采样低压差线性稳压器输出端口Vout的直流电压，电源抑制比提高模块输出端口输出一个交流阻抗极低且与低压差线性稳压器输出端口Vout的直流电压几乎相同的电压；负载5设有一个端口，负载5为低压差线性稳压器的负载；

误差放大器模块1的反相输入端连接参考电压Vref，误差放大器的同相输入端连接反馈模块输出端口，误差放大器的输出端out连接功率管模块输入端口，功率管模块输出端口连接反馈模块输入端口，电源抑制比提高模块输入端口连接功率管模块输出端口，电源抑制比提高模块输出端口连接功率管模块输出端口，负载5的端口连接功率管模块输出端口，功率管模块输出端口作为低压差线性稳压器电压输出端口Vout;

电源抑制比提高模块采样低压差线性稳压器输出端口Vout直流电压，并输出一个交流阻抗极低且与低压差线性稳压器输出端直流电压几乎相同的电压信号到低压差线性稳压器输出端。电源抑制比电路为低压差线性稳压器输出端提供了交流低阻抗通路。交流低阻抗通路既降低了从功率管模块2的电源到低压差线性稳压器电压输出端口的增益，又使功率管模块2的阻抗远远大于低压差线性稳压器输出端负载5阻抗与交流低阻抗的并联总阻抗，因此提升了电源抑制比。反馈模块3通过反馈模块输入端口采样低压差线性稳压器电压输出端口Vout的电压，通过反馈模块输出端口输出一个与反馈模块输入端口存在A倍关系的电压，A为正实数，误差放大器比较其反相输入端电压与同相输入端电压的关系，其输出端口out输出相应信号控制功率管模块输入端口电压，功率管模块输出端口电流随着功率管模块输入端口电压变化而变化。当误差放大器的同相输入端电压低于其反相输入端电压时，功率管模块输入端口控制功率管模块输出端口电流增加，因此低压差线性稳压器输出端口Vout电压增加，从而导致反馈模块输出端口电压增加，直到误差放大器模块1的反相输入电压与其同相输入电压相同，环路稳定；当误差放大器的同相输入端电压高于其反相输入端电压时，功率管模块输入端口控制功率管模块输出端口电流减少，因此低压差线性稳压器输出端口Vout电压降低，从而导致反馈模块输出端口电压降低，直到误差放大器模块1的反相输入电压与其同相输入电压相同，环路稳定。

图2为本发明提出的一种高电源抑制比的低压差线性稳压器电路实施例，具体实施方案如下：

误差放大器模块1包括晶体管M1、晶体管M2、晶体管M3、晶体管M4和电流源I1；晶体管M1的源极连接电源VDD，晶体管M1的栅极连接晶体管M1的漏极和晶体管M2的栅极；晶体管M2的源极连接电源VDD，晶体管M2的漏极连接晶体管M4的漏极和电容C1的正极和晶体管M5的栅极；晶体管M3的漏极连接晶体管M1的漏极，晶体管M3的栅极连接电阻R3的正极，晶体管M3的源极连接电流源I1的正极与晶体管M4的源极；晶体管M4的栅极连接参考电压Vref，晶体管M4的源极连接电流源I1的正极；电流源I1的负极连接地GND；

功率管模块2包括晶体管M5、电容C1和电阻R1；晶体管M5的源极连接电源VDD，晶体管M5的栅极连接电容C1的正极，晶体管M5的漏极连接电阻R1的负极和电阻R2的正极和负载5的正极，晶体管M5的漏极作为低压差线性稳压器的电压输出端口Vout；电容C1负极连接电阻R1的正极，负载5的负极连接地GND；

负载5模块包括电阻R2和电阻R3，电阻R2的负极连接电阻R3的正极，电阻R3的负极连接地GND;

电源抑制比提高模块4包括电阻R4、电阻R5、电阻R6、电阻R7、电容C2、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、电流源I2、电流源I3、电流源I4、电流源I5和电流源I6；电阻R4的正极连接电阻R5的正极和低压差线性稳压器的电压输出端口Vout，电阻R4的负极连接电容C2的正极；电阻R5的负极连接电流源I6的负极和晶体管M14的源极；电容C2的正极连接电阻R4的负极与晶体管M7的栅极，电容C2的负极连接地GND；晶体管M6的栅极电阻R5的负极和晶体管M14的源极和电流源I6的负极，晶体管M6的漏极连接电源VDD，晶体管M6的源极连接电流源I2的正极和晶体管M8的栅极；晶体管M7的漏极连接电源VDD，晶体管M7的栅极连接电容C2的正极和电阻R4的负极，晶体管M7的源极连接电流源I3的正极和晶体管M9的栅极；晶体管M8的栅极连接晶体管M6的源极和电流源I2的正极，晶体管M8的漏极连接电阻R6的负极和晶体管M12的栅极，晶体管M8的源极连接晶体管M9的源极和电流源I4的正极；晶体管M9的栅极连接晶体管M7的源极和电流源I3的正极，晶体管M9的漏极连接电阻R7的负极和晶体管M13的栅极，晶体管M9的源极连接晶体管M8的源极和电流源I4的正极；电阻R6的正极连接电源VDD，电阻R6的负极连接晶体管M8的漏极和晶体管M12的栅极；电阻R7的正极连接电源VDD，电阻R7的负极连接晶体管M9的漏极和晶体管M13的栅极；晶体管M12的栅极连接晶体管M8的漏极和电阻R6的负极，晶体管M12的漏极连接晶体管M10的漏极和M10的栅极，晶体管M12的源极连接晶体管M13的源极和电流源I5的正极；晶体管M13的栅极连接晶体管M9的漏极和电阻R7的负极，晶体管M13的漏极连接晶体管M11的漏极和晶体管M14的栅极，晶体管M13的源极连接晶体管M12的源极和电流源I5的正极；晶体管M10的源极连接电源VDD，晶体管M10的栅极连接晶体管M10的漏极和晶体管M12的漏极和晶体管M11的栅极；晶体管M11的源极连接电源VDD，晶体管M11的栅极连接晶体管M10的栅极，晶体管M11的漏极连接晶体管M13 的漏极和晶体管M14的栅极；晶体管M14的栅极连接晶体管M13的漏极和晶体管M11的漏极，晶体管M14的源极连接电流源I6的负极和电阻R5的负极，晶体管M14的漏极连接地GND;电流源I2正极连接晶体管M6的源极，电流源I2的负极连接地GND；电流源I3的正极连接晶体管M7的源极，电流源I3的负极连接地GND；电流源I4的正极连接晶体管M8的源极，电流源I4的负极连接地GND；电流源I5的正极连接晶体管M12的源极，电流源I5的负极连接地GND；电流源I6的正极连接电源VDD，电流源I6的负极连接晶体管M14的源极和电阻R5的负极。

误差放大器模块1比较晶体管M3的栅极电压和晶体管M4的栅极电压，如果M3的栅极电压大于M4的栅极电压，那么M4的漏极电压升高，因此M5的漏极电压降低，因此M3的栅极电压降低，直到M3的栅极电压和M4的栅极电压相同，环路稳定；如果M3的栅极电压小于M4的栅极电压，那么M4的漏极电压降低，因此M5的漏极电压升高，因此M3的栅极电压升高，直到M3的栅极电压和M4的栅极电压相同，环路稳定；

电阻R4和电容C2构成了低通滤波器，该低通滤波器采样了低压差线性稳压器输出端口上的电压且输出低压差线性稳压器输出端口电压的直流值到晶体管M7的栅极，同时晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、电流源I2、电流源I3、电流源I4、电流源I5和电流源I6构成了一个单位负反馈下的单位增益放大器，这个单位增益放大器的输出端口即M14的源极在极宽的频率范围内交流阻抗极低且提供的电压值等于低压差线性稳压器输出端口Vout上的直流电压，即该单位增益放大器为电阻R5的负极提供了一个理想交流地，通过调节电阻R5的阻值就能够改变电源抑制比提高模块4为低压差线性稳压器电路提供的交流电阻值，且由于电阻R5正极和负极直流电压几乎相同，因此无直流电流流过电阻R5，因此电源抑制比提高模块4没有引起低压差线性稳压器的整体功耗增加太多，综上，电源抑制比提高模块4提供了一个非常小的交流阻抗且提供了一个较大的直流阻抗。该交流小阻抗降低了晶体管M5漏极的总交流阻抗，因此降低了电源上的噪声通过晶体管M5的源极到漏极即低压差线性稳压器输出端的增益，因此提升了电源抑制比性能，同时该交流小阻抗使晶体管M5的本征阻抗远远大于交流小阻抗和负载5阻抗的并联总阻抗，同时晶体管M5的本征阻抗与该并联总阻抗是串联的电路关系，因此降低了电源上的噪声以串联分压的形式传递到低压差线性稳压器输出端的增益，因此提升了电源抑制比性能。

传统无电源抑制比提高模块的利用PMOS晶体管作为功率管的低压差线性稳压器其电源抑制比性能较差，这是因为当电源上的噪声信号频率小于低压差线性稳压器的环路带宽时，这部分噪声会被低压差线性稳压器电路的环路所抑制，当噪声信号频率逐渐大于环路带宽时，线性稳压器的环路增益逐渐降低，环路对电源噪声的抑制能力减弱，同时在上述过程中，作为功率管的PMOS晶体管为电源电压上的噪声提供了两条路径到低压差线性稳压器的输出端，第一条路径是PMOS晶体管作为一个受控电流源，能够将其源极上来自电源电压的噪声信号放大到低压差线性稳压器的输出端，因此造成了电源抑制比的恶化；第二条路径是作为功率管的PMOS晶体管其本征阻抗没有远远大于低压差线性稳压器的负载5阻抗，这是因为作为功率管的PMOS晶体管其漏源电流一般较大且为了降低低压差线性稳压器的面积功率管的沟道长度一般比较小，所以作为功率管的PMOS晶体管的本征阻抗会较低，因此造成了电源抑制比的恶化。现有方案通常采用在功率管的栅极叠加一个与电源上的噪声成比例的干扰信号，由于电源上的噪声信号传输到LDO输出端是正相位的关系，而栅极叠加的噪声信号传输到LDO输出端为反相位的关系，二者相互抵消，从而降低功率管的两个路径对低压差线性稳压器电源抑制比的影响，但是这种方案需要的干扰信号与功率管本身的工作状态强相关，因此采用这种方案还需要设计自适应电路以不断调整功率管栅极上干扰信号与电源上噪声信号的比例，整体电路非常复杂且自适应电路设计困难。本发明提供的电源抑制比提高电路采样低压差线性稳压器的输出端直流电压，并输出一个交流阻抗极低且与低压差线性稳压器输出端直流电压几乎相同的电压信号到低压差线性稳压器输出端，从而全面提升了低压差线性稳压器的电源抑制比，这是因为电源抑制比电路为低压差线性稳压器输出端提供了交流低阻抗通路。对于电源抑制比恶化的第一条路径，交流低阻抗通路降低了从PMOS晶体管源极到漏极的增益，因此提升了电源抑制比；对于电源抑制比恶化的第二条路径，交流低阻抗通路使PMOS晶体管的本征阻抗远远大于低压差线性稳压器的输出端负载5阻抗与交流低阻抗的并联总阻抗，因此提升了电源抑制比。综上，本发明提供了一种全新的高电源抑制比低压差线性稳压器及其电源抑制比提高方法，具有重要的意义。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (9)

1.一种高电源抑制比的低压差线性稳压器，其特征在于：包括参考电压Vref、电源VDD、误差放大器模块、功率管模块、反馈模块、电源抑制比提高模块和负载；

误差放大器模块的反相输入端连接参考电压Vref，误差放大器模块的同相输入端连接反馈模块的输出端，误差放大器模块的输出端out连接功率管模块的输入端；功率管模块的电源端连接电源VDD；反馈模块的输入端、负载以及电源抑制比提高模块的输入端和输出端分别连接功率管模块的输出端，功率管模块的输出端作为稳压器电压输出端口Vout；功率管模块基于PMOS晶体管作为功率管；负载为低压差线性稳压器的负载；

反馈模块用于通过其输入端采样稳压器电压输出端口Vout的电压，通过其输出端输出与输入端存在A倍关系的电压，A为正实数；

误差放大器用于比较其反相输入端电压与同相输入端电压的关系，其输出端out输出相应信号控制功率管模块的输入端电压，功率管模块的输出端电流随着功率管模块的输入端电压变化而变化；

电源抑制比提高模块用于通过其输入端采样稳压器电压输出端口Vout的直流电压，并通过其输出端输出一个交流低阻抗且与稳压器电压输出端口Vout的直流电压相同的电压信号到稳压器电压输出端口Vout，电源抑制比模块用于为稳压器电压输出端口Vout提供交流低阻抗通路，交流低阻抗通路用于降低从功率管模块的电源到稳压器电压输出端口Vout的增益，又使功率管模块的阻抗大于负载阻抗与交流低阻抗的并联总阻抗，提升电源抑制比。

2.根据权利要求1所述的一种高电源抑制比的低压差线性稳压器，其特征在于：误差放大器模块包括晶体管M1、晶体管M2、晶体管M3、晶体管M4和电流源I1；晶体管M1的源极连接电源VDD，晶体管M1的栅极连接晶体管M1的漏极和晶体管M2的栅极；晶体管M2的源极连接电源VDD，晶体管M2的漏极连接晶体管M4的漏极和功率模块；晶体管M3的漏极连接晶体管M1的漏极，晶体管M3的栅极连接反馈模块，晶体管M3的源极连接电流源I1的正极和晶体管M4的源极；晶体管M4的栅极连接参考电压Vref，电流源I1的负极连接地GND。

3.根据权利要求2所述的一种高电源抑制比的低压差线性稳压器，其特征在于：功率管模块包括晶体管M5、电容C1和电阻R1；晶体管M5的源极连接电源VDD，晶体管M5的栅极连接电容C1的正极和晶体管M2的漏极以及晶体管M4的漏极，晶体管M5的漏极连接电阻R1的负极和反馈模块以及负载的正极，晶体管M5的漏极作为稳压器电压输出端口Vout；电容C1负极连接电阻R1的正极，负载ZL的负极连接地GND。

4.根据权利要求3所述的一种高电源抑制比的低压差线性稳压器，其特征在于：反馈模块包括电阻R2和电阻R3，电阻R2的正极连接M5的漏极和电阻R1的负极，电阻R2的负极连接电阻R3的正极和晶体管M3的栅极，电阻R3的负极连接地GND。

5.根据权利要求4所述的一种高电源抑制比的低压差线性稳压器，其特征在于：电源抑制比提高模块包括电阻R4、电阻R5、电阻R6、电阻R7、电容C2、晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、电流源I2、电流源I3、电流源I4、电流源I5和电流源I6；电阻R4的正极连接电阻R5的正极和稳压器电压输出端口Vout，电阻R4的负极连接电容C2的正极；电阻R5的负极连接电流源I6的负极和晶体管M14的源极；电容C2的正极连接晶体管M7的栅极，电容C2的负极连接地GND；晶体管M6的栅极连接晶体管M14的源极和电流源I6的负极，晶体管M6的漏极连接电源VDD，晶体管M6的源极连接电流源I2的正极和晶体管M8的栅极；晶体管M7的漏极连接电源VDD，晶体管M7的源极连接电流源I3的正极和晶体管M9的栅极；晶体管M8的栅极连接晶体管M6的源极和电流源I2的正极，晶体管M8的漏极连接电阻R6的负极和晶体管M12的栅极，晶体管M8的源极连接晶体管M9的源极和电流源I4的正极；晶体管M9的漏极连接电阻R7的负极和晶体管M13的栅极；电阻R6的正极连接电源VDD，电阻R7的正极连接电源VDD，晶体管M12的漏极连接晶体管M10的漏极和M10的栅极，晶体管M12的源极连接晶体管M13的源极和电流源I5的正极；晶体管M13的漏极连接晶体管M11的漏极和晶体管M14的栅极，晶体管M10的源极连接电源VDD，晶体管M10的栅极连接晶体管M10的漏极和晶体管M11的栅极；晶体管M11的源极连接电源VDD，晶体管M14的漏极连接地GND;电流源I2的负极连接地GND；电流源I3的负极连接地GND；电流源I4的负极连接地GND；电流源I5的负极连接地GND；电流源I6的正极连接电源VDD。

6.根据权利要求5所述的一种高电源抑制比的低压差线性稳压器，其特征在于：晶体管M5为PMOS晶体管。

7.一种基于权利要求5所述的一种高电源抑制比的低压差线性稳压器的控制方法，其特征在于：

反馈模块通过其输入端采样稳压器电压输出端口Vout的电压，通过其输出端输出一个与其输入端存在A倍关系的电压，A为正实数；误差放大器比较其反相输入端电压与同相输入端电压的关系，并向其输出端out输出相应信号控制功率管模块的输入端电压，功率管模块的输出端电流随着功率管模块的输入端电压变化而变化；

当误差放大器的同相输入端电压低于其反相输入端电压时，功率管模块的输入端控制功率管模块的输出端电流增加，因此稳压器输出端口Vout电压增加，反馈模块的输出端电压增加，直到误差放大器模块的反相输入电压与其同相输入电压相同，环路稳定；

当误差放大器的同相输入端电压高于其反相输入端电压时，功率管模块的输入端控制功率管模块的输出端电流减少，因此稳压器输出端口Vout电压降低，反馈模块的输出端电压降低，直到误差放大器模块的反相输入电压与其同相输入电压相同，环路稳定；

电源抑制比提高模块的输入端采样稳压器输出端口Vout直流电压，并通过其输出端输出一个交流低阻抗且与稳压器输出端直流电压相同的电压信号到稳压器输出端口Vout；电源抑制比电路为低压差线性稳压器输出端提供了交流低阻抗通路；交流低阻抗通路用于降低从功率管模块的电源端到稳压器输出端口Vout的增益，又使功率管模块的阻抗大于负载阻抗与交流低阻抗的并联总阻抗，提升电源抑制比。

8.根据权利要求7所述的一种高电源抑制比的低压差线性稳压器的控制方法，其特征在于：误差放大器模块比较晶体管M3的栅极电压和晶体管M4的栅极电压，如果M3的栅极电压大于M4的栅极电压，则M4的漏极电压升高， M5的漏极电压降低， M3的栅极电压降低，直到M3的栅极电压和M4的栅极电压相同，环路稳定；如果M3的栅极电压小于M4的栅极电压，则M4的漏极电压降低， M5的漏极电压升高， M3的栅极电压升高，直到M3的栅极电压和M4的栅极电压相同，环路稳定。

9.根据权利要求7所述的一种高电源抑制比的低压差线性稳压器的控制方法，其特征在于：电阻R4和电容C2构成了低通滤波器，该低通滤波器采样了稳压器输出端口Vout上的电压，并输出稳压器输出端口Vout电压的直流值到晶体管M7的栅极，同时晶体管M6、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、电流源I2、电流源I3、电流源I4、电流源I5和电流源I6构成了一个单位负反馈下的单位增益放大器，单位增益放大器的输出端为晶体管M14的源极，单位增益放大器为电阻R5的负极提供了一个理想交流地，通过调节电阻R5的阻值改变电源抑制比提高模块为稳压器输出端口Vout提供的交流电阻值，由于电阻R5正极和负极直流电压相同，因此无直流电流流过电阻R5，电源抑制比提高模块提供了一个交流低阻抗和直流高阻抗，交流低阻抗降低了晶体管M5漏极的总交流阻抗，因此降低了电源VDD上的噪声通过晶体管M5的源极到漏极的增益, 提升了电源抑制比。

Images