CN110632971A - 一种用于ldo抗干扰并带有逻辑控制的误差比较器 - Google Patents

一种用于ldo抗干扰并带有逻辑控制的误差比较器 Download PDF

Info

Publication number
CN110632971A
CN110632971A CN201911074464.6A CN201911074464A CN110632971A CN 110632971 A CN110632971 A CN 110632971A CN 201911074464 A CN201911074464 A CN 201911074464A CN 110632971 A CN110632971 A CN 110632971A
Authority
CN
China
Prior art keywords
electrode
drain
drain electrode
pmos
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911074464.6A
Other languages
English (en)
Inventor
任明远
高天航
刘驰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin University of Science and Technology
Original Assignee
Harbin University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin University of Science and Technology filed Critical Harbin University of Science and Technology
Priority to CN201911074464.6A priority Critical patent/CN110632971A/zh
Publication of CN110632971A publication Critical patent/CN110632971A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

当今现代社会电子产业发展日新月异，集成电路产品也深入影响人们的生活，在满足人们对于各类电子信息相关的需求的同时，各类电路的设计中也面临着各式各样的困难和瓶颈，为了使IC产品能更有效的满足市场需求，能有更良好的性能和质量，低功耗、高电源抑制比的IC产品设计也是广大模拟IC设计者所追求的目标，改善一种新型误差放大器在LDO中的使用，具有低功耗，低噪声，高纹波抑制的能力，从而使输出不受干扰更稳定更准确可靠，这一点在绝大多数的电子产品中都是不可或缺的。

Description

一种用于LDO抗干扰并带有逻辑控制的误差比较器
技术领域
本发明涉及一种低功耗、高电源抑制比的误差放大器在LDO中的使用，其中涉及了误差放大器的低噪声电路结构，高电源抑制比电路结构，并且在LDO中加入逻辑控制开关来控制负载驱动的工作状态，极大的增加了电路抗干扰能力属于模拟集成电路设计与集成电路系统领域。
背景技术
当今现代社会电子产业发展日新月异，集成电路产品也深入影响人们的生活，在满足人们对于各类电子信息相关的需求的同时，各类电路的设计中也面临着各式各样的困难和瓶颈，为了使IC产品能更有效的满足市场需求，能有更良好的性能和质量，低功耗、高电源抑制比的IC产品设计也是广大模拟IC设计者所追求的目标，改善一种新型误差放大器在LDO中的使用，具有低功耗，低噪声，高纹波抑制的能力，从而使输出不受干扰更稳定更准确可靠，这一点在绝大多数的电子产品中都是不可或缺的。
发明内容
本发明的创新目的在于可以有效的克服当前技术瓶颈，提供了一种强抗干扰能力，低噪声，极高电源抑制比以及低功耗的，并且拥有多种条件选择模式的误差放大器，在误差放大器中加入逻辑控制开关模块。在对噪声敏感的电路系统中，可以为IC提供平滑的直流供电电压，同时还可以有效抵制外部电路所带来的电源纹波，本次发明极其适用于对噪声较为敏感的电路系统，并且可以通过逻辑控制开关功能来连接下一级的驱动模块作为驱动，使误差比较器可以工作在不同状态来满足当前环境条件的需求。
本发明包含高精度基准电路模块（1）、误差比较器模块（2）、以及三个子模块：频率补偿模块（3）、低噪声处理模块（4）、逻辑控制开关模块（5），Vdd作为高精度电路模块（1）与误差比较器（2）的工作电压，同时也作为高精度比较器（1）的输入，在误差比较器（2）输出稳定的电压，本发明的上述目的主要通过以下方案来实现：
高精度基准电路模块（1）：具有高精度特性、低工作电压以及较小的温漂系数，为误差比较器提供稳定的基准电压Vref，作为误差比较器（2）的一端输输入。
误差比较器模块（2）：由高精度基准电路（1）的输出Vref和RA与RB的负反馈电压Vfb构成两端输入，从而调节输出电压。误差比较器（2）包含三个子模块:频率补偿模块（3）、低噪声处理模块（4）、逻辑控制开关模块（5），三个子模块如下说明。
频率补偿电路模块（3）：此模块利用零极点对消补偿方法和电容补偿方式，构造一条噪声前反馈电路，极大的提高了误差比较器抗电源干扰能力，增大电源抑制比。
低噪声处理电路模块（4）：使用共源共栅结构提高增益的同时用跨导放大器结构在消除一部分噪声，同时也降低了电路对电源的依赖性。
逻辑控制开关模块（5）：在频率补偿（3）与低噪声处理（4）联级输出端得到纯净的低噪声的信号，并转换成数字信号，根据条件选择输出适合电压，可选择合适的工作模式，同时根据条件需求提供最合适的占空比在一定条件下可降低开关频率，从而最大限度的降低功耗。
附图说明
图1为本发明一种用于LDO抗干扰并带有逻辑控制的误差比较器结构示意图；
图2为本发明频率补偿模块（2）与低噪声处理模块（3）联级电路结构选择模块示意图。
具体实施方式
为了进一步的介绍本发明的具体内容，电路的结构特性，以及解决现有的电路抗噪声能力弱，对电源纹波抑制能力不强的缺点，同时加入控制逻辑开关模块，误差比较器可以进行工作模式选择，控制开关频率进一步降低功耗。具体结合附图对本发明进行详述：
本发明改进了一种用于LDO抗干扰并带有逻辑控制的误差比较器，用于解决误差比较器抗干扰低电源抑制能力问题。如图2为本发明电路结构选择模块的示意图基准电路模块改进电路精度大小的电路，改进了噪声对电路系统的影响，提高了电路抗干扰能力，增大电源抑制比。可最大化降低功耗，依靠逻辑控制开关，提供更为符合需求的电压模式。
一种用于LDO抗干扰并带有逻辑控制的误差比较器，改进了噪声对电路系统的影响，提高了电路抗干扰能力，增大电源抑制比。
一种用于LDO抗干扰并带有逻辑控制的误差比较器，其特征在于可最大化降低功耗，依靠逻辑控制开关，匹配最理想的PMW占空比提供更为符合需求的电压模式。
一种用于LDO抗干扰并带有逻辑控制的误差比较器使用共源共栅电路结构提高增益，提高误差比较器的电源抑制比，电路结构包括PMOS管M1、M2、M4、M5、M3。NMOS管M16、M17、M14、M15，其中PMOS管M1源级与Vin相连，栅极与M4的源级和漏级相连，漏级与M2的源级相连。PMOS管M2栅极与M12的基级相连，漏级与M3的漏级相连，与M3、M15、M17的基级相连。PMOS管M4的源级与Vin相连，漏级与M6的漏级相连。PMOS管M5的源级与Vin相连，栅极与M11的栅极以及电阻R1相连，漏级与M14的漏级相连。PMOS管M3的源级与地相连，栅极与M15、N8的栅极相连。NMOS管M16的栅极与M14的栅极相连，漏级与M13的源级相连，源级与M17的漏级相连。NMOS管M17的源级与地相连。NMOS管M14的源级与M15的漏级相连，漏级与M11的漏级相连。NMOS管M15的源级与地相连。
一种用于LDO抗干扰并带有逻辑控制的误差比较器，使用跨导放大器结构在第一级消除噪声，其电路机构包括NMOS管M8、M9、M6、M7、M10，其中NMOS管M8的栅极与带隙基准电压节点相连，源级与M9的源级相连，与M10的漏级相连。NMOS管M9的栅极与反馈电压节点相连，源级与M10的漏级相连，漏级与M7的源级相连。NMOS管M6的栅极与M7的栅极相连，漏级与M4的漏级相连。NMOS管M7的漏级与M5的漏级相连，与M11的栅极相连。
一种用于LDO抗干扰并带有逻辑控制的误差比较器使用频率补偿的方式形成噪声前反馈电路，进而有效提高了误差放大器的电源抑制能力。其电路结构包括PMOS管M11、M12，NMOS管M13，电阻R1，电容C1、C2，其中PMOS管M11的栅极与M5的栅极相连，与M5的漏级相连，与M7的漏级相连，与电阻R1一端相连，源级与Vin相连，漏级与M14的漏级和M13的栅极相连。PMOS管M12的栅极与M2的栅极相连，源级与Vin相连，漏级与电容C1相连。电容C1另一端与M13的栅极相连，与M11和M14的漏级相连。电容C2一端与电阻R1相连。
综上所述为本发明的具体实施方案，本发明的原理已叙述在以上的说明之中。本发明的保护范围不仅仅局限于此。本专业领域的任何设计人员在本发明的披露范围内做出的简单的结构变化，均属于本发明之内。因此，本发明的保护范围应以权利要求书的范围为准。

Claims (5)

1.一种用于LDO抗干扰并带有逻辑控制的误差比较器，其主要结构包括；高精度基准电路模块（1）、带有三个子模块的误差比较器模块（2），子模块低噪声处理电路模块（4）、频率补偿电路模块（3），逻辑控制开关模块（5），其中：高精度基准电路模块（1）：具有高精度特性、以及较小的温漂系数提供稳定的不受温度影响的基准电压；误差比较器模块（2）：放大参考基准电压Vref与反馈电压Vfb的差值来调节输出电压，并控制整个系统的输出电压稳定在参考基准电压；频率补偿电路模块（3）：此电路模块利用零极点对消补偿方法和电容补偿方式，构造一条噪声前反馈电路，极大的提高了误差比较器抗电源干扰能力；噪声处理电路模块（4）：使用共源共栅结构提高增益，用跨导放大器结构在消除一部分噪声，同时也减小了电路因为沟道调制效应而引起对电源的依赖性；逻辑控制开关模块（5）：频率补偿电路模块（3）与低噪声处理电路模块（4）联级后得到纯净的低噪声的信号，并转换成数字信号，根据条件选择输出适合电压的同时在一定条件下降低开关频率，从而最大限度的降低功耗。
2.根据权利要求1所述的.一种用于LDO抗干扰并带有逻辑控制的误差比较器，其特征在于所述的使用共源共栅电路结构提高增益，提高误差比较器的电源抑制比，电路结构包括PMOS管M1、M2、M4、M5、M3；NMOS管M16、M17、M14、M15；其中PMOS管M1源级与Vin相连，栅极与M4的源级和漏级相连，漏级与M2的源级相连；PMOS管M2栅极与M12的基级相连，漏级与M3的漏级相连，与M3、M15、M17的基级相连；PMOS管M4的源级与Vin相连，漏级与M6的漏级相连；PMOS管M5的源级与Vin相连，栅极与M11的栅极以及电阻R1相连，漏级与M14的漏级相连；PMOS管M3的源级与地相连，栅极与M15、N8的栅极相连；NMOS管M16的栅极与M14的栅极相连，漏级与M13的源级相连，源级与M17的漏级相连；NMOS管M17的源级与地相连；NMOS管M14的源级与M15的漏级相连，漏级与M11的漏级相连；NMOS管M15的源级与地相连。
3.根据权利要求1所述的一种用于LDO抗干扰并带有逻辑控制的误差比较器，其特征在于所述低噪声处理电路模块（3）使用跨导放大器结构在第一级消除噪声，其电路结构包括NMOS管M8、M9、M6、M7、M10；其中NMOS管M8的栅极与带隙基准电压节点相连，源级与M9的源级相连，与M10的漏级相连，NMOS管M9的栅极与反馈电压节点相连，源级与M10的漏级相连，漏级与M7的源级相连；NMOS管M6的栅极与M7的栅极相连，漏级与M4的漏级相连；NMOS管M7的漏级与M5的漏级相连，与M11的栅极相连。
4.根据权利要求1所述的.一种用于LDO抗干扰并带有逻辑控制的误差比较器，其特征在于所用的频率补偿电路模块（3）使用频率补偿的方式形成噪声前反馈电路，进而有效提高了误差放大器的电源抑制能力；其电路结构包括PMOS管M11、M12，NMOS管M13，电阻R1，电容C1、C2；其中PMOS管M11的栅极与M5的栅极相连，与M5的漏级相连，与M7的漏级相连，与电阻R1一端相连，源级与Vin相连，漏级与M14的漏级和M13的栅极相连；PMOS管M12的栅极与M2的栅极相连，源级与Vin相连，漏级与电容C1相连；电容C1另一端与M13的栅极相连，与M11和M14的漏级相连；电容C2一段与电阻R1相连。
5.根据权利要求1所述的一种用于LDO抗干扰并带有逻辑控制的误差比较器，其特征在于加入逻辑控制开关电路模块（5），可实现模拟信号转换成数字信号的功能，并具有逻辑处理能力，根据条件选择输出适合电压，可选择合适的工作模式，同时根据条件需求提供最合适的占空比在一定条件下可降低开关频率，从而最大限度的降低功耗。
CN201911074464.6A 2019-11-06 2019-11-06 一种用于ldo抗干扰并带有逻辑控制的误差比较器 Pending CN110632971A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911074464.6A CN110632971A (zh) 2019-11-06 2019-11-06 一种用于ldo抗干扰并带有逻辑控制的误差比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911074464.6A CN110632971A (zh) 2019-11-06 2019-11-06 一种用于ldo抗干扰并带有逻辑控制的误差比较器

Publications (1)

Publication Number Publication Date
CN110632971A true CN110632971A (zh) 2019-12-31

Family

ID=68978994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911074464.6A Pending CN110632971A (zh) 2019-11-06 2019-11-06 一种用于ldo抗干扰并带有逻辑控制的误差比较器

Country Status (1)

Country Link
CN (1) CN110632971A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111221374A (zh) * 2020-01-16 2020-06-02 东南大学 一种全集成负载极点补偿线性稳压器
WO2023011223A1 (zh) * 2021-08-06 2023-02-09 唯捷创芯(天津)电子技术股份有限公司 一种电源抑制电路、芯片及通信终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104076857A (zh) * 2014-07-18 2014-10-01 周国文 改良型数模混合电路
CN104914909A (zh) * 2014-03-11 2015-09-16 深圳市中兴微电子技术有限公司 一种电源控制装置及方法
CN108776500A (zh) * 2018-05-31 2018-11-09 河海大学常州校区 一种基于频率补偿和瞬态响应改善电路的无片外电容ldo
CN109947163A (zh) * 2018-09-04 2019-06-28 合肥鑫晟光电科技有限公司 数字稳压器及其稳压方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104914909A (zh) * 2014-03-11 2015-09-16 深圳市中兴微电子技术有限公司 一种电源控制装置及方法
CN104076857A (zh) * 2014-07-18 2014-10-01 周国文 改良型数模混合电路
CN108776500A (zh) * 2018-05-31 2018-11-09 河海大学常州校区 一种基于频率补偿和瞬态响应改善电路的无片外电容ldo
CN109947163A (zh) * 2018-09-04 2019-06-28 合肥鑫晟光电科技有限公司 数字稳压器及其稳压方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄松等: "一种低噪声高纹波抑制比的LDO设计", 《微电子学与计算机》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111221374A (zh) * 2020-01-16 2020-06-02 东南大学 一种全集成负载极点补偿线性稳压器
WO2023011223A1 (zh) * 2021-08-06 2023-02-09 唯捷创芯(天津)电子技术股份有限公司 一种电源抑制电路、芯片及通信终端

Similar Documents

Publication Publication Date Title
CN111414035B (zh) 一种具有宽输入电压范围的低压差线性稳压器
CN102830742B (zh) 一种低压差线性稳压器
CN114253330A (zh) 一种快速瞬态响应的无片外电容低压差线性稳压器
CN113268102B (zh) 一种超低功耗快速瞬态响应低压差线性稳压器电路
CN108874008B (zh) 一种具有双反馈的ldo电路
CN111522389A (zh) 宽输入低压差线性稳压电路
CN115542996B (zh) 一种高电源抑制比的低压差线性稳压器及其控制方法
CN113760031B (zh) 一种低静态电流nmos型全集成ldo电路
CN110632971A (zh) 一种用于ldo抗干扰并带有逻辑控制的误差比较器
CN117155123B (zh) 一种适用于ldo的瞬态跳变过冲抑制电路及其控制方法
CN211878488U (zh) 宽输入低压差线性稳压电路
CN110808721A (zh) 一种抗饱和的电流模控制射频功率放大器
CN203950232U (zh) 低压差线性稳压源
CN111245233A (zh) 一种用于降压型开关电源的自适应关断时间产生电路
CN117389371B (zh) 一种适用于ldo的双环路频率补偿电路及其补偿方法
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
CN104079300A (zh) 数模混合电路基准源的电源切换模块
CN114281142B (zh) 一种高瞬态响应的无片外电容ldo
CN203982247U (zh) 高性能基准源
CN203950230U (zh) 基准源的电源切换模块
CN212649430U (zh) 一种电压比较器电路
CN116185115A (zh) 一种ldo复合零点跟踪补偿电路
CN113672019A (zh) 动态偏置高psrr低压差线性稳压器
CN110299843B (zh) 一种复合dcdc电路
CN110262610B (zh) 一种功率管的线性稳压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191231