JP2006311379A

JP2006311379A - 圧電発振回路

Info

Publication number: JP2006311379A
Application number: JP2005133547A
Authority: JP
Inventors: Souyo Yamamoto; 壮洋山本
Original assignee: Miyazaki Epson Corp
Current assignee: Miyazaki Epson Corp
Priority date: 2005-04-28
Filing date: 2005-04-28
Publication date: 2006-11-09
Anticipated expiration: 2025-04-28
Also published as: TW200701627A; EP1720246A2; TWI309919B; KR20060113532A; EP1720246A3; CN1855693A; US20060244546A1; KR100750781B1; JP4259485B2

Abstract

【課題】広い電源電圧範囲で安定した発振特性を得ると共に、発振出力の振幅を調整することができる圧電発振回路を提供すること。
【解決手段】直流電源ＶDDから供給される直流電圧の電圧変動を安定化する安定化電源６と、水晶振動子Ｘ１を振動源とする発振回路部１と、この発振回路部１の出力信号を入力とし、インバータ回路を複数段直列に連結し、その最終段のインバータ回路にデプレッション型ＭＯＳトランジスタが接続されたバッファ回路部２、３、４と、バッファ回路４の出力を増幅する出力増幅回路５とを備えた圧電発振回路において、メモリ回路11に保持されたデータに基づいて複数のＭＯＳスイッチＭsw1〜Msw3により選択される抵抗素子ＲＤ１〜ＲＤ３により、出力増幅回路５を構成するＮｃｈ−トランジスタＭ９のゲート電圧を可変して出力レベルを調整する機能を備える。
【選択図】図１

Description

本発明は圧電発振回路に関わり、特に低消費電力タイプの温度補償型水晶発振器（ＴＣＸＯ）等に適用して好適なものである。

近年、携帯電話等の移動体通信における携帯機器の小型軽量化が強く求められ、これら携帯機器の周波数基準として用いられる水晶発振回路においても小型化が求められている。
図８は従来の水晶発振回路の回路構成例を示した図である。
この図８において、Ｘ１は水晶振動子、Ｒｆは高周波抵抗、Ｃ１、Ｃ２は発振用容量、１は発振増幅回路、２は第１のバッファ回路（初段バッファ回路）、３は第２のバッファ回路（２段目バッファ回路）、４は第３のバッファ回路（３段目バッファ回路）、Ｒ１、Ｒ２は抵抗、ＣＢ１、ＣＢ２はコンデンサ、５は出力増幅回路、６は安定化電源、Ｃvregはバイパスコンデンサ、Ｖregは安定化電源６から出力される基準電圧である。
発振増幅回路１はＰｃｈ−ＣＭＯＳトランジスタＭ１とＮｃｈ−ＣＭＯＳトランジスタＭ２とからなるインバータ増幅器、第１のバッファ回路２はＰｃｈ−ＣＭＯＳトランジスタＭ３とＮｃｈ−ＣＭＯＳトランジスタＭ４とからなるインバータ増幅器、第２のバッファ回路３はＰｃｈ−ＣＭＯＳトランジスタＭ５とＮｃｈ−ＣＭＯＳトランジスタＭ６とからなるインバータ増幅器、第３のバッファ回路４はＰｃｈ−ＣＭＯＳトランジスタＭ７とＮｃｈ−ＣＭＯＳトランジスタＭ８とからなるインバータ増幅器である。また出力増幅回路５はＮｃｈ−ＣＭＯＳトランジスタＭ９とＰｃｈ−ＣＭＯＳトランジスタＭ１０とからなるＣＭＯＳプッシュプル増幅器である。
図８において、発振増幅回路１の出力は、第１のバッファ回路２で充分な振幅にまで増幅され、第２、第３のバッファ回路３、４で波形成形されてコンデンサＣB1、ＣB2を介して出力増幅回路５のＮｃｈ−ＣＭＯＳトランジスタＭ９とＰｃｈ−ＣＭＯＳトランジスタＭ１０のそれぞれのゲートに印加される。
出力増幅回路５は、低インピーダンスで出力端子（ＯＵＴ端子）より負荷へ出力電流を供給する。上述の各部位へは安定化電源６から基準電圧Ｖregが供給される。安定化電源６の出力ラインと接地電位（ＧＮＤ）との間にはバイパスコンデンサＣvregが接続されており、安定化電源６の高周波ノイズを除去している。
なお、先行文献としては特許文献１等がある。
特開２００２−２６１５４５公報

ところで、上記図８に示した水晶発振回路では、電源電圧の変動による発振出力変動を抑えるために安定化電源６を設け、安定化電源６により生成した基準電圧Ｖregにより発振回路を動作させる構成をとっていた。また、基準電圧Ｖregと接地電位（ＧＮＤ）との間に高周波ノイズを逃がすためのバイパスコンデンサＣvregを設けることで、基準電圧Ｖregの安定化を図っていた。
しかしながら、水晶発振回路を用いた機器の小型化に伴って機器の部品実装基板の実装密度をより高めるため、安定化電源６の出力ラインに挿入するバイパスコンデンサＣvregの実装スペースを充分に確保できないのが現状であった。小型化の要求に応えるためにバイパスコンデンサＣvregを省くと、発振出力に不要な高周波スペクトル成分が発生したり、安定化電源６において発生するノイズによって発振出力信号が位相変調を受けやすくなって、位相ノイズ特性におけるノイズフロアが劣化するといった問題があった。
そこで、本願出願人は、安定化電源の出力ラインに挿入するバイパスコンデンサの面積を小さくする、もしくはバイパスコンデンサを無くした場合においても、安定化電源の動作スピードを上げることなく、安定化電源から出力される基準電圧Ｖregの安定化を図り、安定化電源において発生するノイズによって受ける位相変調の感度を小さくすることで位相雑音特性のノイズフロアを低く抑えるようにした水晶発振回路を提案している（特願２００４−２５５１１９）。

図９は、先に本願出願人が提案した水晶発振回路の回路構成を示した図である。なお、図８に示した水晶発振回路と同一部位には同一符号を付して詳細な説明は省略する。
この図９において、ＶDDは直流電源、Ｍ１１はデプレッション型ＭＯＳトランジスタである。この図９に示す水晶発振回路は、第３のバッファ回路４を構成するＰｃｈ−ＣＭＯＳトランジスタＭ７のソースをデプレッション型ＭＯＳトランジスタＭ１１のソースに、デプレッション型ＭＯＳトランジスタＭ１１のドレインを直流電源ＶDDに、ゲートを安定化電源６に夫々接続している。また出力増幅回路５を構成するＮｃｈ−ＭＯＳトランジスタＭ９のドレインを直流電源ＶDDに接続している。
このように構成される水晶発振回路では、第３のバッファ回路４、及び出力増幅回路５を直流電源ＶDDからの直流電圧Ｖddにより動作させ、発振増幅回路１と第１及び第２のバッファ回路２、３とを安定化電源６により動作させることにより、基準電圧Ｖregの安定化を図るためのバイパスコンデンサの面積を小さくする、もしくはバイパスコンデンサを無くした場合においても、安定化電源６の動作スピードを上げることなく基準電圧Ｖregの安定化を図るようにしている。
また安定化電源６において発生するノイズによって受ける位相変調の感度を小さくすることで、位相雑音特性のノイズフロアを低く抑えることができる。
しかしながら、近年では携帯電話機の基準発振源として用いられる温度補償水晶発振器（ＴＣＸＯ）への要求も多種多様になり、低消費電力へ対応するために発振出力電圧振幅を低く抑える必要があったり、また、ＴＣＸＯ後段のＩＣを駆動するために出力振幅を大きくとる必要があったりと、発振器の出力振幅を用途によって最適化する必要性が高まってきているが、先に提案した特顧２００４−２５５１１９の回路構成では、発振出力電圧の振幅を任意に選択・調整できないという欠点があった。
そこで、本発明は、広い電源電圧範囲で安定した発振特性を得ると共に、発振出力の振幅を調整することができる圧電発振回路を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明は、直流電源と、該直流電源から供給される直流電圧の電圧変動を安定化する安定化電源と、圧電振動子を振動源とする発振回路部と、該発振回路部の出力信号を入力とし、インバータ回路を複数段直列に連結し、その最終段のインバータ回路にデプレッション型ＭＯＳトランジスタが接続されたバッファ回路部と、前記バッファ回路の出力を増幅する出力増幅回路と、を備えた圧電発振回路において、複数のＭＯＳスイッチと抵抗素子とからなり、前記出力増幅回路を構成するＮｃｈ−トランジスタのゲート電圧を可変して出力レベルを調整する出力レベル調整回路と、前記複数のＭＯＳスイッチの何れかを選択するためのデータをメモリするメモリ回路と、該メモリ回路に保持されたデータに基づいて前記ＭＯＳスイッチに入力するアナログ信号を生成するデコーダと、を備えることを特徴とする。
請求項２に記載の発明は、前記出力レベル調整回路は、前記出力増幅回路から出力される出力レベルが３段階に設定可能に構成されている請求項１に記載の圧電発振回路であることを特徴とする。
請求項３に記載の発明は、前記圧電振動子が水晶振動子である請求項１又は２に記載の圧電発振回路であることを特徴とする。

本発明によれば、バッファ回路の最終段のインバータ回路と、出力増幅回路を直流電源で動作させ、発振回路部及びバッファ回路の最終段以外のインバータ回路を安定化電源により動作させるようにしたので、安定化電源の動作スピードを上げたり、従来のようにバイパスコンデンサを用いたりすること無く、安定化電源から出力される基準電圧の安定化を図ることができる。つまり、バイパスコンデンサを小さくする、もしくは使用しないで基準電圧に発生する電源ノイズを従来レベル以下に抑えることができるので、小型で、しかも位相ノイズ特性の良好な圧電発振回路を実現することができる。
また発振出力の振幅を任意に調整可能に構成したことで、例えば携帯電話機の基準発振源として用いられるＴＣＸＯの出力振幅レベルの要求に対して柔軟に対応できるようになり、出力レベルの設定次第では低消費電力タイプのＴＣＸＯを実現することができるようになる。

図１は本発明に係わる圧電発振回路としての水晶発振回路の実施形態を示した回路図。
なお、図８及び図９に示した水晶発振回路と同一機能を有する部位には同一符号を付して詳細な説明は省略する。
この図１において、Ａは発振増幅回路１の出力端子、Ｂは第１のバッファ回路２の出力端子、Ｃは第２のバッファ回路３の出力端子である。
安定化電源６の出力ラインには、デプレッション型ＭＯＳトランジスタＭ１１のゲートと、発振増幅回路１のＰｃｈ−ＣＭＯＳトランジスタＭ１、第１のバッファ回路２のＰｃｈ−ＣＭＯＳトランジスタＭ３、第２のバッファ回路３のＰｃｈ−ＣＭＯＳトランジスタＭ５のソースがそれぞれ接続される。
なお、本実施形態では、発振増幅回路１をインバータ増幅器により構成する場合を例に挙げたが、インバータ回路に限らず、例えばバイポーラトランジスタを用いて発振回路を構成しても良い。但し、その場合は図１のＡ部で示す第１のバッファ回路２の入力部にＤＣカット用コンデンサを挿入し、さらにその入出力間に高抵抗の帰還バイアス抵抗を挿入する必要がある。
また直流電源ＶDDの出力ラインには、デプレッション型ＭＯＳトランジスタＭ１１のドレインと、出力増幅回路５のＮｃｈ−ＭＯＳトランジスタＭ９のドレインを接続するようにしている。
このように構成した場合、第３のバッファ回路４の出力振幅は、安定化電源６から出力される基準電圧をＶreg、ＭＯＳトランジスタＭ１１のゲート−ソース間電圧をＶＧＳ_M11とすると、Ｖreg−ＶＧＳ_M11となるが、ＭＯＳトランジスタＭ１１はデプレッション型ＭＯＳトランジスタなので、例えば安定化電源６の基準電圧Ｖreg＝２．１Ｖとすると、第３のバッファ回路４の出力振幅は１．９Ｖｐ−ｐ程度になる。

第３のバッファ回路４から出力されるインバータ出力信号は、コンデンサＣB1及びコンデンサＣB2によりＤＣカットされ、各々のコンデンサＣB1、ＣB2の他端に接続された出力増幅回路５のＮｃｈトランジスタＭ９及びＰｃｈトランジスタＭ１０のゲートにそれぞれ印加される。
また、この場合抵抗Ｒ１とＲＤ１〜ＲＤ３の抵抗分圧によってＤ点の電圧、即ちＮｃｈトランジスタＭ９のゲート電圧ＶＧ_M9が決定される。そしてＮｃｈトランジスタＭ９がオンのときはＰｃｈトランジスタＭ１０のゲート−ソース間電圧ＶＧＳがほぼなくなり遮断状態になる。
従って最終的に出力増幅回路５から出力される出力電圧の振幅は、電源電圧に依存することなく、ＮｃｈトランジスタＭ９のゲート電圧ＶＧ_M9とゲート−ソース間電圧ＶＧＳ_M9の関係（ＶＧ_M9−ＶＧＳ_M9）によりほぼ一定に保つことが出来る。
例えば、基準電圧Ｖreg＝２．１Ｖ、ＮｃｈトランジスタＭ９のゲート電圧ＶＧ_M9＝１．８Ｖとすると、ＮｃｈトランジスタＭ９の駆動能力にもよるが、ゲート−ソース間電圧ＶＧＳ_M9≒０．８Ｖであれば、１．０Ｖｐ−ｐ程度の一定出力振幅が得られることになる。
さらに本実施形態の水晶発振回路においては、発振増幅回路１と第１及び第２のバッファ回路２、３が安定化電源６により駆動されるので周波数変動を極めて小さく抑えることが出来る。このとき、直流電源ＶDDの直流電圧Ｖddが低くなると、安定化電源６のトランジスタが飽和領域で動作することになるが、直流電圧Ｖdd−基準電圧Ｖreg≧０．２Ｖの関係を満たせば、広い電源電圧範囲で安定した出力信号を得ることができる。例えば、基準電圧Ｖreg＝２．１Ｖとすれば、直流電圧Ｖdd＝２．３Ｖまでは安定して動作させることができる。

図２は、本実施形態の水晶発振回路における発振周波数の電源依存性を示した図、図３は出力レベルの電源依存性を示した図である。これら図２、図３から分かるように、本実施形態の水晶発振回路では、直流電圧Ｖddの非常に広い範囲において高い周波数精度が得られ、発振出力レベルも極めて安定していることが分かる。
このように本実施形態では、出力増幅回路５から出力端子（ＯＵＴ端子）に接続された負荷へ供給する電流や、第３のバッファ回路４からコンデンサＣB1、ＣB2へ電荷をチャージするための電流を、安定化電源６でなく直流電源ＶDDから供給するようにしている。
これにより、図１に示すＣ点の信号レベルが第３のバッファ回路４のスレッショルドレベルに対して「Ｌｏｗ」レベルになった際に、第３のバッファ回路４及び出力増幅回路５が安定化電源６から大電流を引き込まないので、基準電圧Ｖregを生成する安定化電源６の負荷が軽減することができ、動作点Ａ、Ｂ、Ｃの電圧波形は図４に示すようになり、安定化電源６の電圧Ｖregの安定化を図ることができる。
このように構成すれば、発振出力信号から不要なスペクトル成分を除去することができるほか、安定化電源６において発生するノイズによる振幅変調を受けにくくなるので、位相ノイズ特性のノイズフロア基準電圧Ｖregのノイズによる位相変調感度を抑えられるので位相ノイズフロアを大幅に改善することができる。

図５は、本実施形態の水晶発振回路と従来の水晶発振回路の位相ノイズ特性の比較図である。この図５に示すように本実施形態の水晶発振器によれば、１０ｋＨｚ以上の離調周波数においては、１０ｄＢ程度位相ノイズ特性を改善することができる。
さらに、本実施形態の水晶発振回路は、出力増幅回路５を構成するＮｃｈ−トランジスタＭ９のゲート電圧を可変して出力レベルを調整する出力レベル調整回路として、図１に示すように抵抗ＲＤ１、抵抗ＲＤ２の接続点と接地電位との間、抵抗ＲＤ２、抵抗ＲＤ３の接続点と接地電位との間、及び抵抗ＲＤ３、接地電位との間に夫々にＭＯＳスイッチＭSW1、ＭSW2、ＭSW3を設けるようにしている。これにより、これらＭＯＳスイッチＭSW1〜ＭSW3のいずれか１つを選択してオンさせることで、抵抗Ｒ１、ＲＤ１〜ＲＤ３との抵抗分圧で決まるＤ点の電圧を３段階に調整することができる。このようにＤ点電圧を調整することは、ＭＯＳトランジスタＭ９のゲート電圧ＶＧ_M9を調整することでもあるので、出力電圧Ｖｏｕｔ＝（ＶＧ_M9−ＶＧＳ_M9）の関係式から、出力振幅を調整できることになる。
このとき、ＭＯＳスイッチＭSW1〜ＭSW3のいずれかを選択してオンさせるためのデータはメモリ回路１１に保持されており、メモリ回路１１内のデータをデコーダ１２によりデコードすることで、どのスイッチをオンするかが決定される。
例えば、ＭＯＳスイッチＭSW1のみがオンするようなデータをメモリ回路１１に格納した場合、ＭＯＳスイッチＭSWlがオン（導通）することにより、Ｄ点電圧は抵抗Ｒ１とＲＤ１の抵抗分圧により求まるが、Ｄ点は抵抗ＲＤｌのみを介して接地電極に落とされるので、ＭＯＳスイッチＭSW2がオンしたときに抵抗Ｒ１と（抵抗ＲＤ１＋ＲＤ２）との抵抗分圧により求まる電圧よりも電圧が降下する。本実施形態では、０．２Ｖ程度電圧が低下する抵抗比となるように抵抗ＲＤ１を設定した。

またＭＯＳスイッチＭSW2がＯＮしたときにＤ点電圧を１．８Ｖとすると、ＭＯＳスイッチＭSWlを選択したときは約１．６Ｖとなるので、出力電圧Ｖｏｕｔ＝（ＶＧ_M9−ＶＧＳ_M9）の関係式から出力振幅は０．８Ｖｐ−ｐ程度となる。
またＭＯＳスイッチＭSW2を選択したときは１．０Ｖｐ−ｐ、さらにＭＯＳスイッチＭSW3を選択したときは１．２Ｖｐ−ｐになるように、抵抗ＲＤ１〜ＲＤ３をそれぞれ設定した。即ち、ＭＯＳスイッチＭSW1の選択時は出力レベル設定１（Ｍｉｎ設定）、ＭＯＳスイッチＭSW2の選択時は出力レベル設定２（Ｔｙｐ設定）、ＭＯＳスイッチＭSW3の選択時は出力レベル設定３（Ｍａｘ設定）といった具合である。このときの各出力レベル設定による出力波形は図６に示すようになる。
このように本実施形態の水晶発振回路においては、分圧抵抗ＲＤ１〜ＲＤ３のうち、どの抵抗を選択してどの出力レベルに設定するかの情報はメモリ回路１１内に保存し、保存したメモリ情報に基づいてデコーダ１２によりデコードしたアナログ信号によって適切なＭＯＳスイッチを導通・遮断させることで、発振出力振幅を任意に調整可能にした。
これにより、携帯電話機の基準発振源として用いられるＴＣＸＯの出力振幅レベルの要求に対して柔軟に対応できるようになり、出力レベルの設定次第では低消費電力タイプのＴＣＸＯを実現することができるようになる。なお、実際に発振器として出荷されるときは、メモリ回路１１のメモリ情報はすでに決定された状態であり、出荷後に出力レベルを任意に選択するようなことはない。
なお、上記した本実施形態の水晶発振回路では、出力レベルの選択を３段階とした場合を例に挙げたが、これはあくまでも一例であり、抵抗ＲＤをさらに増やすと共に、各々に対応するＭＯＳスイッチを増設することで出力レベルの選択数をさらに増やすことも可能である。

図７は本発明の他の実施形態における水晶発振回路を示した回路図である。
この図７に示す水晶発振回路は、出力レベルを５段階で選択できるようにしたものである。この場合、ＭＯＳスイッチＭSW1の選択時が出力レベル設定１（Ｍｉｎ設定）、ＭＯＳスイッチＭSW3の選択時が出力レベル設定３（Ｔｙｐ設定）、ＭＯＳスイッチＭSW3の選択時が出力レベル設定５（Ｍａｘ設定）となる。
なお、図１、図７に示す水晶発振回路では、ＭＯＳトランジスタＭ９のゲートと接地間の電圧を調整するための回路構成として、抵抗ＲＤ１〜抵抗ＲＤ５の接続点と接地とをＭＯＳスイッチにてバイパスするよう構成した回路を用いて説明したが、接続点とＭＯＳトランジスタＭ９のゲート間をＭＯＳスイッチにてバイパスするよう構成しても構わない。
更に、図１、図７に示す水晶発振回路では、ＭＯＳトランジスタＭ９のゲートと接地間の電圧を調整するための回路構成として、ＭＯＳトランジスタＭ９のゲートと接地間の抵抗値を調整するようＭＯＳスイッチを設けた回路を用いて説明したが、図１、図７に示す抵抗Ｒ１の代わりに複数の抵抗を直列接続した抵抗回路網を備えると共に、これら抵抗の接続点と安定化電源６との間を、又は、これら抵抗の接続点とＭＯＳトランジスタＭ９のゲート間をバイパスするようＭＯＳスイッチと、ＭＯＳスイッチをＯＮ／ＯＦＦ制御するためのデコーダ及びメモリとを備えた構成であっても構わない。
更にまた、上述したＭＯＳトランジスタＭ９のゲートと接地間の抵抗値を制御する構成とＭＯＳトランジスタＭ９のゲートと安定化電源６との間の抵抗値を制御する構成とを共に備えた構造であっても構わなく、この場合ＭＯＳトランジスタＭ９のゲート電位の調整をより精密に行うことができる。

本発明に係わる圧電発振回路としての水晶発振回路の実施形態を示した回路図。周波数電源電圧特性の比較図。発振出力電源電圧特性の比較図。本実施形態の水晶発振回路の動作点Ａ、Ｂ、Ｃ、Ｄの電圧波形を示す図。本実施形態の水晶発振回路と従来の水晶発振回路の位相ノイズ特性を比較して示した図。本実施形態の水晶発振回路の出力レベル設定と出力端子の出力波形の関係を示した図。本発明の他の実施形態における水晶発振回路を示した回路図。従来の水晶発振回路の回路図。本出願人が先に提案した水晶発振回路の回路図。

符号の説明

１…発振増幅回路、２、３、４…バッファ回路、５…出力増幅回路、６…安定化電源、１１…メモリ回路、１２…デコーダ、Ａ、Ｂ、Ｃ、Ｄ…動作点、Ｃ１、Ｃ２…発振用容量、ＣＢ１、ＣＢ２…コンデンサ、Ｍ１、Ｍ３、Ｍ５、Ｍ７、Ｍ１０…Ｐｃｈ−ＣＭＯＳトランジスタ、Ｍ２、Ｍ４、Ｍ６、Ｍ８、Ｍ９…Ｎｃｈ−ＣＭＯＳトランジスタ、Ｍ１１…デプレッション型ＭＯＳトランジスタ、ＭSW1、ＭSW2、ＭSW3、ＭSW4、ＭSW5…ＭＯＳスイッチ、Ｒ１、Ｒ２、ＲＤ１、ＲＤ２、ＲＤ３、ＲＤ４、ＲＤ５…抵抗、Ｒｆ…高周波抵抗、ＶDD…直流電源、Ｘ１…水晶振動子

Claims

直流電源と、該直流電源から供給される直流電圧の電圧変動を安定化する安定化電源と、圧電振動子を振動源とする発振回路部と、該発振回路部の出力信号を入力とし、インバータ回路を複数段直列に連結し、その最終段のインバータ回路にデプレッション型ＭＯＳトランジスタが接続されたバッファ回路部と、前記バッファ回路の出力を増幅する出力増幅回路と、を備えた圧電発振回路において、
複数のＭＯＳスイッチと抵抗素子とからなり、前記出力増幅回路を構成するＮｃｈ−トランジスタのゲート電圧を可変して出力レベルを調整する出力レベル調整回路と、前記複数のＭＯＳスイッチの何れかを選択するためのデータをメモリするメモリ回路と、該メモリ回路に保持されたデータに基づいて前記ＭＯＳスイッチに入力するアナログ信号を生成するデコーダと、を備えることを特徴とする圧電発振回路。
前記出力レベル調整回路は、前記出力増幅回路から出力される出力レベルが３段階に設定可能に構成されていることを特徴とする請求項１に記載の圧電発振回路。
前記圧電振動子が水晶振動子であることを特徴とする請求項１又は２に記載の圧電発振回路。