JP4244890B2 - 圧電発振回路 - Google Patents

Description

本発明は、圧電発振回路に関し、特に電源ノイズによる位相ノイズ特性の劣化を防止しつつ、発振器の小型化を図った圧電発振回路に関する。

近年、携帯電話等の移動体通信における携帯機器の小型軽量化が強く求められ、これら携帯機器の周波数基準として用いられる水晶発振器においても小型化が求められている。
図６は従来の水晶発振器の一例を示す電気回路図である。同図に示すように、本発振器は、発振部を構成する水晶振動子Ｘ１、高周波抵抗Ｒｆ、発振用容量Ｃ１、Ｃ２及びインバータ増幅器１と、インバータ増幅器２と、インバータ増幅器３と、インバータ増幅器４と、プッシュプル増幅部を構成する抵抗Ｒ１、Ｒ２、コンデンサＣ３、Ｃ４、及びＣＭＯＳプッシュプル増幅器５と、安定化電源６と、コンデンサＣ５とで構成される。

前記インバータ増幅器１はＰｃｈ−ＭＯＳトランジスタＭ１とＮｃｈ−ＭＯＳトランジスタＭ２とからなる発振増幅回路であり、前記インバータ増幅器２、３、４はそれぞれＰｃｈ−ＭＯＳトランジスタＭ３とＮｃｈ−ＭＯＳトランジスタＭ４、Ｐｃｈ−ＭＯＳトランジスタＭ５とＮｃｈ−ＭＯＳトランジスタＭ６、Ｐｃｈ−ＭＯＳトランジスタＭ７とＮｃｈ−ＭＯＳトランジスタＭ８とからなる初段、２段目、３段目のバッファ回路であり、前記ＣＭＯＳプッシュプル増幅器５はＮｃｈ−ＭＯＳトランジスタＭ９とＰｃｈ−ＭＯＳトランジスタＭ１０とからなる出力増幅回路である。

同図において、発振増幅用のインバータ増幅器１の出力は、初段バッファのインバータ増幅器２で充分な振幅にまで増幅され、２段目、３段目のバッファのインバータ増幅器３、４で波形成形されてコンデンサＣ３、Ｃ４を介してＣＭＯＳプッシュプル増幅器５のＮｃｈ−ＭＯＳトランジスタＭ９とＰｃｈ−ＭＯＳトランジスタＭ１０のそれぞれのゲートに入力される。
このＣＭＯＳプッシュプル増幅器５は低インピーダンスで出力端（ＯＵＴ）より負荷へ出力電流を供給する。
上述の各部位へは、前記安定化電源６から電圧Ｖｒｅｇが供給される。この安定化電源６の出力回路にはバイパス用にコンデンサＣ５が接続されて、電源回路の高周波ノイズを除去している。

しかしながら、水晶発振器を用いた機器の小型化に伴って、機器の部品実装基板の実装密度を極端に上げるために、前述の水晶発振器の安定化電源６の出力回路に挿入するバイパスコンデンサＣ５を装着するためのスペースさえも充分に確保できないというのが現状である。小型化の要求に応えるために、前記バイパスコンデンサＣ５を省くと発振出力に不要な高周波スペクトル成分が現れたり、安定化電源が発するノイズ成分によって、発振出力信号が位相変調を受けやすくなって、位相ノイズ特性におけるノイズフロアが劣化するといった問題があった。
本発明は、上記課題を解決するためになされたものであって、小型化のため安定化電源回路にバイパスコンデンサを挿入しなくても優れた性能を有する圧電発振器を提供することを目的とする。

上記課題を解決するため、請求項１の圧電発振回路においては、直流電源と、
該直流電源から供給される直流電圧の電圧変動を安定化する安定化電源と、前記安定化電源の出力電圧が供給され圧電振動子を振動源とする発振増幅回路と、 前記安定化電源の出力電圧が供給され前記発振増幅回路の出力信号を増幅する第１のバッファ回路と、前記安定化電源の出力電圧が供給され前記第１のバッファ回路の出力信号を増幅する第２のバッファ回路と、第１のＰｃｈ−ＭＯＳトランジスタと第１のＮｃｈ−ＭＯＳトランジスタとを有し前記第２のバッファ回路の出力信号を増幅する第３のバッファ回路と、前記直流電源の直流電圧が供給されると共に第２のＰｃｈ−ＭＯＳトランジスタと第２のＮｃｈ−ＭＯＳトランジスタとを有し前記第３のバッファ回路の出力信号を増幅するプッシュプル増幅回路と、デプレッション型ＭＯＳトランジスタと、を備え、該デプレッション型ＭＯＳトランジスタのゲートに前記安定化電源の出力電圧を供給し、前記デプレッション型ＭＯＳトランジスタのドレインに前記直流電源の直流電圧を供給し、前記デプレッション型ＭＯＳトランジスタのソースを前記第１のＰｃｈ−ＭＯＳトランジスタのソースに接続した接続構成と、前記第２のＮｃｈ−ＭＯＳトランジスタのドレインに前記外部直流電源の直流電圧を供給し、前記第２のＮｃｈ−ＭＯＳトランジスタのゲートを直流遮断コンデンサを介して前記第３のバッファ回路の出力に接続し、前記第２のＮｃｈ−ＭＯＳトランジスタのゲートに抵抗を介して前記安定化電源の出力電圧を供給した接続構成と、前記第２のＰｃｈ−ＭＯＳトランジスタのゲートを直流遮断コンデンサを介して前記第３のバッファ回路の出力に接続し、前記第２のＰｃｈ−ＭＯＳトランジスタのゲートを抵抗を介して接地電位に接続した接続構成と、を備えたことを特徴とする。
また、請求項２においては、請求項１に記載の圧電発振器であって、前記圧電振動子が水晶振動子であることを特徴とする。
さらに、請求項３においては、請求項１又は２に記載の圧電発振器であって、前記第１、第２のバッファ回路を、直列接続された複数のバッファ回路としたことを特徴とする。

本発明によれば、水晶発振器の３段目バッファのインバータ回路および最終段のＣＭＯＳプッシュプル増幅器を直流電源で動作させ、発振回路部、初段バッファ及び２段目バッファのインバータ回路は安定化電源で動作させるようにしたので、安定化電源回路の動作スピードを上げることなく安定化電源出力電圧の安定化を図ることができる。そのため、電圧ノイズを従来レベル以下に抑えることができる。
したがって、従来、安定化電源回路に挿入していたバイパスコンデンサを小さくする、もしくは使用しないで前記安定化電源の安定化を図ることができるので、水晶発振器をさらに小型化できる。
また、安定化電源が安定するため、電源の電圧ノイズによって受ける振幅変調の影響を少なくでき、位相ノイズ特性のノイズフロアを改善することができる。さらに、発振回路およびバッファを安定化電源で動作させるので、電源電圧の広い範囲で安定した発振周波数特性が得られる。
したがって、本発明によれば、小型で高性能の低電圧水晶発振回路を提供する上で顕著な効果を期待できる。

本発明を図面に示した実施の形態に基づいて説明する。図１は、本発明に係わる圧電発振器としての水晶発振器の実施の一形態例を示す電気回路図である。
同図に示すように、本発振器は、発振部を構成する水晶振動子Ｘ１、高周波抵抗Ｒｆ、発振用容量Ｃ１、Ｃ２及びＰｃｈ−ＭＯＳトランジスタＭ１、Ｎｃｈ−ＭＯＳトランジスタＭ２からなる発振増幅器としてのインバータ増幅器１と、Ｐｃｈ−ＭＯＳトランジスタＭ３、Ｎｃｈ−ＭＯＳトランジスタＭ４とからなる初段バッファとしてのインバータ増幅器２と、Ｐｃｈ−ＭＯＳトランジスタＭ５、Ｎｃｈ−ＭＯＳトランジスタＭ６とからなる２段目バッファとしてのインバータ増幅器３と、Ｐｃｈ−ＭＯＳトランジスタＭ６、Ｎｃｈ−ＭＯＳトランジスタＭ７とからなる３段目バッファとしてのインバータ増幅器４と、プッシュプル増幅回路を構成する高抵抗Ｒ１、Ｒ２、コンデンサＣ３、Ｃ４、及びＮｃｈ−ＭＯＳトランジスタＭ９、Ｐｃｈ−ＭＯＳトランジスタＭ１０と
からなるＣＭＯＳプッシュプル増幅器５と、デプレッション型ＭＯＳトランジスタＭ１１と、安定化電源６とで構成される。

なお、本実施例のＰｃｈ−ＭＯＳトランジスタＭ７、Ｎｃｈ−ＭＯＳトランジスタＭ８とからなるインバータ増幅器４とデプレッション型ＭＯＳトランジスタＭ１１とを除く、水晶振動子Ｘ１、高周波抵抗Ｒｆ、発振用容量Ｃ１、Ｃ２、インバータ増幅器１、インバータ増幅器２、インバータ増幅器３、抵抗Ｒ１、Ｒ２、コンデンサＣ３、Ｃ４、ＣＭＯＳプッシュプル増幅器５及び安定化電源６の機能動作は、図６の従来の水晶発振器の同一符号で示される構成部位の機能動作と同じであるので、同一部分の詳細な説明は省略する。

同図に示すように、発振用のインバータ増幅器１、初段バッファのインバータ増幅器２、２段目バッファのインバータ増幅器３のそれぞれＰｃｈ−ＭＯＳトランジスタＭ１、Ｍ３、Ｍ５のソース、デプレッション型のＭＯＳトランジスタＭ１１のゲートおよびプッシュプル増幅回路の抵抗Ｒ１は、安定化電源６の出力Vregに接続される。
また、デプレッション型ＭＯＳトランジスタＭ１１のドレイン及びＣＭＯＳプッシュプル増幅器５のＮｃｈ−ＭＯＳトランジスタＭ９のドレインは直流電源Vddに接続される。

なお、発振用の増幅器は図１のようにインバータ増幅器に限ることはなく、例えばバイポーラトランジスタを用いて発振回路を構成しても良い。その場合は、同図の初段パッファのインバータ増幅器２の入力部（図中のＡ点）にＤＣカット用コンデンサを挿入し、初段バッファのインバータ増幅器２の入出力間には高抵抗の帰還バイアス抵抗を挿入する。

上記回路構成において、３段目バッファのインバータ増幅器４の出力振幅は、ＭＯＳトランジスタM１１のしきい値をVtM11とすると（Vreg−VtM11）となるが、たとえば、安定化電源電圧Vreg＝２.１Ｖとしても、ＭＯＳトランジスタM１１はデプレッション型ＭＯＳトランジスタであるので、振幅は１.９Ｖp-p程度に減るだけである。
そして、３段目バッファのインバータ増幅器４の出力信号は、コンデンサＣ３およびＣ４により直流分がカットされて、各々のコンデンサの他端に接続されたＣＭＯＳプッシュプル増幅器５のＮｃｈ−ＭＯＳトランジスタＭ９のゲート及びＰｃｈ−ＭＯＳトランジスタＭ１０のゲートヘそれぞれ入力される。

ここで、Ｎｃｈ−ＭＯＳトランジスタＭ９のゲート電位は略Vregになっており、このＮｃｈ−ＭＯＳトランジスタＭ９がＯＮとなる際にはＰｃｈ−ＭＯＳトランジスタＭ１０のゲート・ソース間電圧ＶｇｓＭ10は略０Ｖになり、Ｐｃｈ−ＭＯＳトランジスタＭ１０はＯＦＦ状態となる。
したがって、発振出力端（ＯＵＴ）の出力電圧振幅は、電源電圧に依存せずに、Ｎｃｈ−ＭＯＳトランジスタＭ９のしきい値をVtM9とすると、（Vreg−VtM9）でほぼ一定に保たれ、たとえば、Vreg＝２.１Ｖとすれば、図２（ａ）の発振出力電源電圧特性図に示すように、電源電圧の変動に対しておよそ１.３Ｖp-p程度の一定の発振出力信号が得られる。また、このときの消費電流電源電圧特性は図２（ｂ）に示すようにほぼ一定になる。

さらに、発振増幅用と初段バッファおよび２段目バッファのインバータ増幅器１、２、３が安定化電源６で駆動されるので、周波数変動も極めて小さく抑えることができる。ただし、直流電源電圧Vddが低くなってくると安定化電源６のトランジスタが飽和領域で動作するようになるが、Vdd−Vreg≧0.2Vであれば特に問題はなく、広い直流電源電圧の範囲で良好な発振特性を得ることができる。
たとえば、安定化電源電圧Vreg＝2.1Ｖで直流電源電圧Vddが最低値の2.3Ｖとした場合、図２（ｃ）の周波数電源電圧特性図に示すように、直流電源電圧Vddの非常に広い範囲で高い周波数精度が得られ、発振出力レベルも極めて安定している。

上述のように、ＣＭＯＳプッシュプル増幅器５が出力端（ＯＵＴ）に接続された負荷へ供給する電流、及び３段目のインバータ増幅器４がコンデンサC３、C４へ電荷をチャージする比較的大きな電流は、それぞれ直流電源（Vdd）から得るように構成して、図１のC点の信号レベルが3段目のインバータ増幅器４のスレッショルドレベルに対してLOWになった際に、3段目のインパータ増幅器４および最終段ＣＭＯＳプッシュプル増幅器５が安定化電源から大電流を引き込まないようにしたので、図３の動作点Ａ、Ｂ、Ｃの電圧波形を示す図に示すように、安定化電源６の電圧Vregの安定化を図ることができる。

これに対して、図４は、図６の従来の水晶発振回路におけるＡ、Ｂ、Ｃ各動作点の電圧波形を示す図で、同図に示されるように、図６のＣ点が3段目のバッファのインバータ増幅器４のスレッショルドレベルに対してLOWになった直後、安定化電源６から瞬時に大電流が引き込まれるので、安定化電源６がこの動作スピードに対応できず、出力電圧Vregに電圧変動が生じ、同時に発振出力も変動している。

前述のように安定化電源６の出力電圧Vregの安定化が図られることによって、発振出力信号から不要なスペクトルを除去することができるほか、安定化電源が発生するノイズによる振幅変調を受け難くなるので、位相ノイズ特性のノイズフロアが著しく改善される。
図５は、本発明の水晶発振回路と従来の水晶発振回路の位相ノイズ特性の比較図である。同図に示すように、本発明によれば、10kHz以上の離調周波数においては、10dB程度位相ノイズ特性を改善することができる。

このとき、バッファ回路のＮＦ（Noise Figure）計算式（１）に示されるように、バッファ初段のインバータ増幅器２のゲインをある程度大きめに設定しておかないと、ノイズ特性が劣化しやすいので、初段のインバータ増幅器２のゲインを2段目のインバータ増幅器３よりも大きめ、あるいは同等レベルにしておく必要がある。
ＮＦ＝ＮＦ1+（ＮＦ２−１）／Ｇ１+（ＮＦ３−１）／Ｇ１Ｇ２
+（ＮＦ４−１）／Ｇ１Ｇ２Ｇ３ （１）
ただし、
Ｇ１：初段インバータ増幅器のゲイン、
Ｇ２：２段目インバータ増幅器のゲイン、
Ｇ３：３初段目インバータ増幅器のゲイン、
Ｇ４：最終段ＣＭＯＳプッシュプル増幅器のゲイン、
ＮＦ１：初段インバータ増幅器のＮＦ、
ＮＦ２：２段目インバータ増幅器のＮＦ、
ＮＦ３：３段目インバータ増幅器のＮＦ、
ＮＦ４；最終段ＣＭＯＳプッシュプル増幅器のＮＦ
なお、本発明は上述の実施例のみに限定されるものではなく、例えばバッファ回路は３段以外の多段構成であってもよい。

本発明に係わる圧電発振器としての水晶発振器の実施の一形態例を示す電気回路図。 （ａ）は発振出力電源電圧特性の比較図、（ｂ）は消費電流電源電圧特性の比較図、（ｃ）は周波数電源電圧特性の比較図。 本発明の圧電発振器の動作点Ａ、Ｂ、Ｃの電圧波形を示す図。 従来の水晶発振回路の動作点Ａ、Ｂ、Cの電圧波形を示す図 本発明の水晶発振回路と従来の水晶発振回路の位相ノイズ特性の比較図 従来の水晶発振器の一例を示す電気回路図。

符号の説明

１・・インバータ増幅器（発振増幅回路）、
２、３、４・・インバータ増幅器（バッファ回路）、
５・・ＣＭＯＳプッシュプル増幅器、
６・・安定化電源、
Ａ、Ｂ、Ｃ・・動作点、Ｃ１、Ｃ２・・発振用容量、
Ｃ３、Ｃ４、Ｃ５・・コンデンサ、
Ｍ１、Ｍ３、Ｍ５、Ｍ７、Ｍ１０・・Ｐｃｈ−ＭＯＳトランジスタ、
Ｍ２、Ｍ４、Ｍ６、Ｍ８、Ｍ９・・Ｎｃｈ−ＭＯＳトランジスタ、
Ｍ１１・・デプレッション型ＭＯＳトランジスタ
Ｒ１、Ｒ２・・抵抗、 Ｒｆ・・高周波抵抗、 Vdd・・直流電源、
Vreg・・安定化電源の出力電圧、 Ｘ１・・水晶振動子、

Claims (3)

1. 直流電源と、
   
   該直流電源から供給される直流電圧の電圧変動を安定化する安定化電源と、
   
   前記安定化電源の出力電圧が供給され圧電振動子を振動源とする発振増幅回路と、
   
   前記安定化電源の出力電圧が供給され前記発振増幅回路の出力信号を増幅する第１のバッファ回路と、
   
   前記安定化電源の出力電圧が供給され前記第１のバッファ回路の出力信号を増幅する第２のバッファ回路と、
   
   第１のＰｃｈ−ＭＯＳトランジスタと第１のＮｃｈ−ＭＯＳトランジスタとを有し前記第２のバッファ回路の出力信号を増幅する第３のバッファ回路と、
   
   前記直流電源の直流電圧が供給されると共に第２のＰｃｈ−ＭＯＳトランジスタと第２のＮｃｈ−ＭＯＳトランジスタとを有し前記第３のバッファ回路の出力信号を増幅するプッシュプル増幅回路と、
   
   デプレッション型ＭＯＳトランジスタと、を備え、
   
   該デプレッション型ＭＯＳトランジスタのゲートに前記安定化電源の出力電圧を供給し、前記デプレッション型ＭＯＳトランジスタのドレインに前記直流電源の直流電圧を供給し、前記デプレッション型ＭＯＳトランジスタのソースを前記第１のＰｃｈ−ＭＯＳトランジスタのソースに接続した接続構成と、
   
   前記第２のＮｃｈ−ＭＯＳトランジスタのドレインに前記外部直流電源の直流電圧を供給し、前記第２のＮｃｈ−ＭＯＳトランジスタのゲートを直流遮断コンデンサを介して前記第３のバッファ回路の出力に接続し、前記第２のＮｃｈ−ＭＯＳトランジスタのゲートに抵抗を介して前記安定化電源の出力電圧を供給した接続構成と、
   
   前記第２のＰｃｈ−ＭＯＳトランジスタのゲートを直流遮断コンデンサを介して前記第３のバッファ回路の出力に接続し、前記第２のＰｃｈ−ＭＯＳトランジスタのゲートを抵抗を介して接地電位に接続した接続構成と、を備えたことを特徴とする圧電発振回路。
2. 前記圧電振動子が水晶振動子であることを特徴とする請求項１に記載の圧電発振回路。
3. 前記第１、第２のバッファ回路を、直列接続された複数のバッファ回路としたことを特徴とする請求項１または請求項２のいずれかに記載の圧電発振器。

Images