JP2012182764A

JP2012182764A - 発振器

Info

Publication number: JP2012182764A
Application number: JP2011045992A
Authority: JP
Inventors: Atsushi Kiyohara; 厚清原; Takehiro Yamamoto; 壮洋山本; Masayuki Ishikawa; 匡亨石川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2011-03-03
Filing date: 2011-03-03
Publication date: 2012-09-20

Abstract

【課題】発振器の発振周波数、又は負荷の大小によるバッファー回路の出力レベル変動を抑制して、バッファー回路の消費電力を低減する発振器を提供する。
【解決手段】この発振器１００は、発振回路１８と、発振回路１８の発振信号を増幅するプリバッファー回路１９と、最終段のバッファー回路１１と、バッファー回路１１の出力電圧レベルを検出するレベル検出回路８と、レベル設定２に応じてレベル検出回路８のレベルを増幅する増幅回路１と、増幅回路１から出力したレベル検出回路８の検出レベルに基づいて出力信号（ＯＵＴ）の電圧、又は電流を制御してバッファー回路１１の出力レベルを調整するレベル調整回路５と、を備えて構成されている。
【選択図】図１

Description

本発明は、発振器に関し、さらに詳しくは、バッファー回路を備えた発振器の消費電力を低減する回路構成に関するものである。

バッファー回路を備えた発振器は、発振周波数、又は負荷の大小により出力レベルが変動する。即ち、発振周波数が低いとバッファー回路の負荷を駆動する能力が高いためその出力レベルが高くなり、逆に発振周波数が高いとバッファー回路の負荷を駆動する能力が低下するため出力レベルが低くなる。また、負荷が小さいほど出力レベルが高くなり、負荷が大きいほど出力レベルが低くなる。その結果、出力レベルの変動に伴って、消費電力も増減し、無駄な電力を消費するといった問題があった。
このような無駄な電力を抑制する従来技術として、特許文献１には、負荷キャパシタンスの少なくとも一部を切断し、且つ利得段への電流を最小振幅の発振を維持する値まで減少させるために、利得段と電流源との間に発振振幅調整器を接続した発振器について開示されている。また、特許文献２には、バッファー回路の最終段にＦＥＴを２つ縦続接続し、電源電圧と閾値電圧の差電圧により上限周波数より低い周波数での振幅を制限する出力バッファー回路について開示されている。

特表２００５−５２９５３４公報特開平９−２９４０６６号公報

しかし、特許文献１に開示されている従来技術は、発振回路に発振振幅調整器を接続するため、位相雑音特性が悪くなると共に、発振器の回路構成が複雑となるといった問題がある。
また、特許文献２に開示されている従来技術は、出力電圧のレベルがトランジスタの閾値電圧により一義的に決定されるため、任意のレベルを設定することができないといった問題がある。
本発明は、かかる課題に鑑みてなされたものであり、レベル設定された電圧に基づいて、最終段バッファー回路の電圧、又は電流をフィードバック制御することにより、発振器の発振周波数、又は負荷の大小によるバッファー回路の出力レベル変動を抑制して、バッファー回路の消費電力を低減する発振器を提供することを目的とする。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。

［適用例１］発振回路と、該発振回路の発振信号を増幅するバッファー回路と、該バッファー回路の出力電圧レベルを検出するレベル検出回路と、前記レベル検出回路の出力電圧を増幅する増幅回路と、該増幅回路の出力電圧に基づき前記バッファー回路の電源端子に流れる電流を制御して前記バッファー回路の出力レベルを調整するレベル調整回路と、を備えことを特徴とする。

発振回路の出力信号を負荷に接続するためには、インピーダンス変換するためのバッファー回路が必要となる。また、発振周波数により出力レベルが変動するため、それを安定化するための機能も必要となる。そこで本発明では、出力レベルを検出してフィードバックして、最終段のバッファー回路の電圧、又は電流レベルを一定にするレベル調整回路を設ける。これにより、発振周波数、又は負荷変動による出力レベルを安定化することができる。

［適用例２］前記増幅回路は、入力されたレベル設定電圧に応じて抵抗値が変化する可変抵抗器と、第１のトランジスタとを含み、該第１のトランジスタのドレイン端子が前記可変抵抗器の一端に接続され、前記第１のトランジスタのソース端子が接地され、前記レベル検出回路の出力電圧が前記第１のトランジスタのゲート端子に供給され、基準電圧が前記可変抵抗器の他端に供給され、前記第１のトランジスタのドレイン端子の出力電圧が前記レベル調整回路に供給された構成を備えたことを特徴とする。

レベル調整回路にフィードバック信号を入力するためには、その信号を増幅する必要がある。そこで本発明では、増幅回路として、入力されたレベル設定電圧に応じて抵抗値が変化する可変抵抗器と、第１のトランジスタとを含み、該第１のトランジスタのドレイン端子が前記可変抵抗器の一端に接続され、前記第１のトランジスタのソース端子が接地され、前記レベル検出回路の出力電圧が前記第１のトランジスタのゲート端子に供給され、基準電圧が前記可変抵抗器の他端に供給され、前記第１のトランジスタのドレイン端子の出力電圧が前記レベル調整回路に供給された構成を備える。これにより、バッファー回路を制御することができる。

［適用例３］前記増幅回路は、第１の演算増幅器を含み、入力されたレベル設定電圧が該第１の演算増幅器の一方の入力端子に供給され、前記レベル検出回路の出力電圧が前記第１の演算増幅器の他方の入力端子に供給され、前記第１の演算増幅器の出力電圧が前記レベル調整回路に供給された構成を備えたことを特徴とする。

本発明は、増幅回路を他の方法で構成したものである。即ち、レベル検出回路の電圧を第１の演算増幅器の一方の入力端子に供給し、バッファー回路の出力電圧が高くなると、増幅回路の電圧が低くなるように制御する。これにより、レベル設定電圧に応じた信号を容易に出力することができる。

［適用例４］前記レベル調整回路は、第２の演算増幅器と、第２のトランジスタとを含み、前記増幅回路の出力電圧が前記第２の演算増幅器の入力端子に供給され、前記第２のトランジスタのドレイン端子が電源に接続され、前記第２の演算増幅器の出力電圧が前記第２のトランジスタのゲート端子に供給され、前記第２のトランジスタのソース端子が前記バッファー回路の電源端子に接続された構成を備えたことを特徴とする。

本発明のレベル調整回路は、バッファー回路の電源に流す電流を制御するものである。即ち、第２の演算増幅器と、第２のトランジスタとを含み、前記増幅回路の出力電圧が前記第２の演算増幅器の入力端子に供給され、前記第２のトランジスタのドレイン端子が電源に接続され、前記演算増幅器の出力電圧が前記第２のトランジスタのゲート端子に供給され、前記第２のトランジスタのソース端子が前記バッファー回路の電源端子に接続された構成を備えたものである。これにより、バッファー回路に出力される電圧に基づいて、バッファー回路の電源電流をフィードバック制御することができる。

［適用例５］前記レベル調整回路は、第２の演算増幅器と、第２のトランジスタと、カレントミラー回路とを含み、前記増幅回路の出力電圧が前記第２の演算増幅器の入力端子に供給され、前記第２の演算増幅器の出力電圧が前記第２のトランジスタのゲート端子に供給され、前記第２のトランジスタのドレイン端子が前記カレントミラー回路の入力端子に接続され、前記第２のトランジスタのソース端子が抵抗器を介して接地され、前記カレントミラー回路の出力端子が前記バッファー回路の電源端子に接続された構成を備えたことを特徴とする。

本発明のレベル調整回路は、最終段のバッファー回路の電源に流す電流を制御するものである。即ち、第２の演算増幅器、第２のトランジスタ、及びカレントミラー回路により構成し、第２の演算増幅器と第２のトランジスタにより入力電流を生成し、その入力電流と同一となる出力電流を生成しバッファー回路の電源電流とするものである。これにより、バッファー回路に出力される電圧に基づいて、バッファー回路の電源電流をフィードバック制御することができる。

［適用例６］前記レベル調整回路は、第２の演算増幅器と、第２のトランジスタとを含み、前記増幅回路の出力電圧が前記第２の演算増幅器の入力端子に供給され、前記第２の演算増幅器の出力電圧が前記第２のトランジスタのゲート端子に供給され、前記第２のトランジスタのソース端子が接地され、前記第２のトランジスタのドレイン端子が前記バッファー回路の接地端子に接続された構成を備えたことを特徴とする。

本発明のレベル調整回路は、バッファー回路の接地端子に第２のトランジスタのドレイン端子を接続してソース端子を接地する。これにより、バッファー回路に流れる電源電流を、第２のトランジスタのゲート電圧に応じて制御することができる。

本発明の実施形態に係る発振器の構成を示すブロック図である。本発明の第１の実施形態に係る出力レベル安定化回路の構成を示す図である。本発明の第２の実施形態に係る出力レベル安定化回路の構成を示す図である。本発明の第３の実施形態に係る出力レベル安定化回路の構成を示す図である。本発明の第４の実施形態に係る出力レベル安定化回路の構成を示す図である。

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。

図１は本発明の実施形態に係る発振器の構成を示すブロック図である。この発振器１００は、発振回路１８と、発振回路１８の発振信号を増幅するプリバッファー回路１９と、最終段のバッファー回路１１と、バッファー回路１１の出力電圧レベルを検出して増幅回路１にフィードバックするレベル検出回路８と、レベル設定部２に応じてレベル検出回路８のレベルを増幅する増幅回路１と、増幅回路１から出力したレベル検出回路８の検出レベルに基づいて出力信号（ＯＵＴ）の電圧、又は電流を制御してバッファー回路１１の出力レベルを調整するレベル調整回路５と、を備えて構成されている。尚、増幅回路１、レベル調整回路５、及びレベル検出回路８を出力レベル安定化回路２４と呼ぶ。また、プリバッファー回路１９は、直流阻止用コンデンサ２０、バッファーンプ２２、２３、及び抵抗器２１で構成されている。従って、バッファー回路１１は、信号レベルを増幅するのではなく、インピーダンス変換を行って、負荷２５に流す電流を制御する。
即ち、発振回路１８の出力信号を負荷２５に接続するためには、インピーダンス変換するためのバッファー回路が必要となる。また、発振周波数により出力レベルが変動するため、それを安定化するための機能も必要となる。そこで本実施形態では、出力レベル（ＯＵＴ）を検出してフィードバックして、最終段のバッファー回路１１の電圧、又は電流レベルを一定にするレベル調整回路５を設ける。これにより、発振周波数、又は負荷変動による出力レベルを安定化することができる。

図２は本発明の第１の実施形態に係る出力レベル安定化回路の構成を示す図である。本発明に係る出力レベル安定化回路５０は、所定の基準電圧（ＲＥＧ電圧）に接続されレベル設定部２からの設定電圧（バッファー回路１１の出力レベルを設定するための電圧）に応じて抵抗値が変化する可変抵抗器３、及び可変抵抗器３とドレイン端子（Ｄ）とを接続し、ソース端子（Ｓ）を接地した第１のトランジスタ４により構成される増幅回路１と、第１のトランジスタ４のゲート端子（Ｇ）とレベル検出回路８の出力端子とを接続したフィードバック回路２６と、を備え、レベル調整回路５は、第１のトランジスタ４のドレイン端子（Ｄ）の電圧を一方向に伝達する演算増幅器６と、電源（Ｖｃｃ）にドレイン端子（Ｄ）を接続し、ソース端子（Ｓ）を最終段のバッファー回路１１の電源端子に接続した第２のトランジスタ７と、を備え、演算増幅器６の出力端子を第２のトランジスタ７のゲート端子（Ｇ）に接続することにより、演算増幅器６の出力電圧が第２のトランジスタ７の閾値電圧（ＶＴｈ）となり、最終段のバッファー回路１１を電源電圧（Ｖｃｃ）と閾値電圧（ＶＴｈ）との差電圧により制御する。尚、レベル検出回路８は、バッファー回路１１の出力信号を抵抗器９とコンデンサ１０により積分して直流電圧に変換する。
即ち、レベル調整回路５にフィードバック信号を入力するためには、その信号を増幅する必要がある。そこで本実施形態では、増幅回路１として、レベル設定が可能な可変抵抗器３と、レベル検出回路８からの出力された直流電圧により、電流を制御する第１のトランジスタ４を備える。また、本実施形態のレベル調整回路５を、増幅回路１の出力電圧を一方向に伝達する演算増幅器６と、演算増幅器６の出力電圧を閾値電圧（ＶＴｈ）とする第２のトランジスタ７により構成する。そして、第２のトランジスタ７のソース端子（Ｓ）を最終段のバッファー回路１１の電源と接続する。これにより、演算増幅器６の出力電圧が第２のトランジスタ７の閾値電圧（ＶＴｈ）となり、最終段のバッファー回路１１を電源電圧（Ｖｃｃ）と閾値電圧（ＶＴｈ）との差電圧により制御することができる。

図３は本発明の第２の実施形態に係る出力レベル安定化回路の構成を示す図である。本発明に係る出力レベル安定化回路５１は、図２の増幅回路１の構成が異なるが、他の構成は同一である。即ち、本実施形態の増幅回路１２は、レベル設定部２からの設定電圧を増幅する演算増幅器１５により構成され、演算増幅器１５の反転入力端子（−）とレベル検出回路８の出力端子とを接続した構成を備えている。
本実施形態は、増幅回路１２を他の方法で構成したものであり、第１の実施形態と比較すると、増幅回路１２の利得（フィードバック利得）を抵抗１３及び抵抗１４によって高精度に調整可能にしたところに特徴がある。即ち、レベル検出回路８の出力電圧を反転入力端子（−）に接続し、バッファー回路１１の出力電圧が高くなると、増幅回路１２の出力電圧、すなわち第２のトランジスタ７のゲート端子の電圧が低くなるように制御する。これにより、レベル設定部２からの設定電圧に応じてバッファー回路１１の出力レベルを高精度にフィードバック制御することができる。

図４は本発明の第３の実施形態に係る出力レベル安定化回路の構成を示す図である。本発明に係る出力レベル安定化回路５２は、電源（ＲＥＧ電圧）に接続されレベル設定部２に応じて抵抗値が変化する可変抵抗器３、及び可変抵抗器３とドレイン端子（Ｄ）とを接続し、ソース端子（Ｓ）を接地した第１のトランジスタ４により構成される増幅回路１と、第１のトランジスタ４のゲート端子（Ｇ）とレベル検出回路８の出力端子とを接続したフィードバック回路２６と、を備え、レベル調整回路５は、第１のトランジスタ４のドレイン端子（Ｄ）の電圧を一方向に伝達する演算増幅器１７と、入力した電流と同じ大きさの電流を出力するカレントミラー回路１６と、カレントミラー回路１６の入力端子（図示せず）にドレイン端子（Ｄ）を接続し、ソース端子（Ｓ）を抵抗器２０を介して接地した第２のトランジスタ１９と、を備え、演算増幅器１７の出力端子を第２のトランジスタ１９のゲート端子（Ｇ）に接続することにより、演算増幅器１７の出力電圧が第２のトランジスタ１９の閾値電圧（ＶＴｈ）となり、閾値電圧（ＶＴｈ）により抵抗器２０に電流ｉが流れて、カレントミラー回路１６の入力電流ｉを生成し、入力電流ｉと同じ大きさの出力電流Ｉが、最終段のバッファー回路１１の電源端子に流れるように構成した。
即ち、本発明のレベル調整回路５は、最終段のバッファー回路１１の電源に流す電流を制御するものである。即ち、演算増幅器１７、トランジスタ１９、及びカレントミラー回路１６により構成し、演算増幅器１７とトランジスタ１９により入力電流ｉを生成し、その入力電流ｉと同じ大きさの出力電流Ｉをカレントミラー回路１６の出力端子（図示せず）から供給し、最終段のバッファー回路１１の電源電流とするものである。これにより、最終段のバッファー回路１１に出力される電圧（ＯＵＴ）に基づいて、バッファー回路１１の電流をフィードバック制御することができる。

図５は本発明の第４の実施形態に係る出力レベル安定化回路の構成を示す図である。本発明に係る出力レベル安定化回路５３は、電源に接続されレベル設定部２に応じて抵抗値が変化する可変抵抗器３、及び可変抵抗器３とドレイン端子（Ｄ）とを接続しソース端子（Ｓ）を接地した第１のトランジスタ４により構成される増幅回路１と、第１のトランジスタ４のゲート端子（Ｇ）とレベル検出回路８の出力端子を接続したフィードバック回路２６と、を備え、レベル調整回路５は、第１のトランジスタ４のドレイン端子（Ｄ）の電圧を一方向に伝達する演算増幅器６と、ドレイン端子（Ｄ）を最終段のバッファー回路１１の接地端子に接続しソース端子（Ｓ）を接地した第２のトランジスタ７と、を備え、演算増幅器６の出力端子を第２のトランジスタ７のゲート端子（Ｇ）に接続することにより、演算増幅器６の出力電圧が第２のトランジスタ７の閾値電圧（ＶＴｈ）となり、閾値電圧（ＶＴｈ）に基づいて最終段のバッファー回路１１に流れる電流を制御する。
即ち、本実施形態のレベル調整回路５は、最終段のバッファー回路１１の接地端子に第２のトランジスタ７のドレイン端子（Ｄ）を接続してソース端子（Ｓ）を接地する。これにより、最終段のバッファー回路１１に流れる電流を、第２のトランジスタ７のゲート電圧（Ｇ）に応じて制御することができる。

なお、本発明にあっては図２、３、４、５で示した実施例に限定されない。即ち、図２、図３に開示された増幅回路のいずれかと、図３、図４、図５に開示されたレベル調整回路のいずれかとを適宜組み合せることが可能である。

１増幅回路、２レベル設定値、３可変抵抗器、４第１のトランジスタ、５レベル調整回路、６演算増幅器、７第２のトランジスタ、８レベル検出回路、９抵抗器、１０コンデンサ、１１最終段のバッファー回路、１２増幅回路、１３、１４抵抗器、１５演算増幅器、１６カレントミラー回路、１７演算増幅器、１８発振回路、１９プリバッファー回路、２０コンデンサ、２１抵抗器、２２、２３バッファー回路、２４出力レベル安定化回路、２５負荷、２６フィードバック回路、５０第１の実施形態に係る発振器、５１第２の実施形態に係る発振器、５２第３の実施形態に係る発振器、５３第４の実施形態に係る発振器、１００発振器

Claims

発振回路と、
該発振回路の発振信号を増幅するバッファー回路と、
該バッファー回路の出力電圧レベルを検出するレベル検出回路と、
前記レベル検出回路の出力電圧を増幅する増幅回路と、
該増幅回路の出力電圧に基づき前記バッファー回路の電源端子に流れる電流を制御して前記バッファー回路の出力レベルを調整するレベル調整回路と、を備えことを特徴とする発振器。
前記増幅回路は、入力されたレベル設定電圧に応じて抵抗値が変化する可変抵抗器と、第１のトランジスタとを含み、該第１のトランジスタのドレイン端子が前記可変抵抗器の一端に接続され、前記第１のトランジスタのソース端子が接地され、前記レベル検出回路の出力電圧が前記第１のトランジスタのゲート端子に供給され、基準電圧が前記可変抵抗器の他端に供給され、前記第１のトランジスタのドレイン端子の出力電圧が前記レベル調整回路に供給された構成を備えたことを特徴とする請求項１に記載の発振器。
前記増幅回路は、第１の演算増幅器を含み、入力されたレベル設定電圧が該第１の演算増幅器の一方の入力端子に供給され、前記レベル検出回路の出力電圧が前記第１の演算増幅器の他方の入力端子に供給され、前記第１の演算増幅器の出力電圧が前記レベル調整回路に供給された構成を備えたことを特徴とする請求項１に記載の発振器。
前記レベル調整回路は、第２の演算増幅器と、第２のトランジスタとを含み、前記増幅回路の出力電圧が前記第２の演算増幅器の入力端子に供給され、前記第２のトランジスタのドレイン端子が電源に接続され、前記第２の演算増幅器の出力電圧が前記第２のトランジスタのゲート端子に供給され、前記第２のトランジスタのソース端子が前記バッファー回路の電源端子に接続された構成を備えたことを特徴とする請求項２または３のいずれかに記載の発振器。
前記レベル調整回路は、第２の演算増幅器と、第２のトランジスタと、カレントミラー回路とを含み、前記増幅回路の出力電圧が前記第２の演算増幅器の入力端子に供給され、前記第２の演算増幅器の出力電圧が前記第２のトランジスタのゲート端子に供給され、前記第２のトランジスタのドレイン端子が前記カレントミラー回路の入力端子に接続され、前記第２のトランジスタのソース端子が抵抗器を介して接地され、前記カレントミラー回路の出力端子が前記バッファー回路の電源端子に接続された構成を備えたことを特徴とする請求項２または３のいずれかに記載の発振器。
前記レベル調整回路は、第２の演算増幅器と、第２のトランジスタとを含み、前記増幅回路の出力電圧が前記第２の演算増幅器の入力端子に供給され、前記第２の演算増幅器の出力電圧が前記第２のトランジスタのゲート端子に供給され、前記第２のトランジスタのソース端子が接地され、前記第２のトランジスタのドレイン端子が前記バッファー回路の接地端子に接続された構成を備えたことを特徴とする請求項２または３のいずれかに記載の発振器。