JP2008507031A - 適応処理による周波数補償を行なう定電圧電源 - Google Patents
適応処理による周波数補償を行なう定電圧電源 Download PDFInfo
- Publication number
- JP2008507031A JP2008507031A JP2007521476A JP2007521476A JP2008507031A JP 2008507031 A JP2008507031 A JP 2008507031A JP 2007521476 A JP2007521476 A JP 2007521476A JP 2007521476 A JP2007521476 A JP 2007521476A JP 2008507031 A JP2008507031 A JP 2008507031A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- constant voltage
- voltage power
- amplification stage
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
定電圧電源(300)は第1及び第2増幅段(301,303)と、出力段(307)と、そして可変ゼロ点調整回路(318)と、を備える。第1増幅段は基準電圧(VREF)を入力するように接続され、かつ第1増幅段によって定電圧電源が第1の極(P1)を持つようになる。第2増幅段は第1増幅段に接続され、かつ第2増幅段によって定電圧電源が第2の極(P2)を持つようになる。出力段は第2増幅段に接続され、かつ出力ドライバ(308)を有し、更には出力電圧(VOUT)を基準電圧に基づいて供給するように接続される。可変ゼロ点調整回路(311)は第1増幅段、第2増幅段、及び出力段に接続される。可変ゼロ点調整回路(311)は、ゼロ点が構成されるようにすることにより定電圧電源の第1の極または第2の極の内の少なくとも一つの極を、出力ドライバのゲート−ソース電圧(VS)、及び出力ドライバのドレイン−ソース電圧に基づいて相殺する。
Description
本発明は概して定電圧電源に関し、特に適応処理による周波数補償を行なう定電圧電源に関する。
多くの電気系では、回路に接続される負荷インピーダンスに関係なく、電気系の安定性を維持することが望ましい。例えば、定電圧電源に接続される可変負荷によって電気系が不安定になるので、電気系に接続される定電圧電源の出力は、定電圧電源に接続される負荷のインピーダンスが経時変化しても安定状態を維持する機能を備える必要がある。
定電圧電源の出力の電圧を一定に維持するために使用される公知の方法の多くは、設定されるゼロの周波数を固定する方法(fixed frequency zero)を使用して定電圧電源の各段に関連する極を「ゼロ点で相殺する」ように構成される。しかしながら、例えば定電圧電源に接続される負荷が可変負荷である場合、可変負荷の影響を受ける各段の伝達関数の極の周波数も変わる。影響を受ける極を相殺するために設定されるゼロの周波数が固定され、そして該当する極の周波数が変化する場合、形成される極の影響を、ゼロを導入することによって厳密に除去することはできない。
図1は先行技術による定電圧電源10を示している。定電圧電源10はアンプ12と、バッファアンプ14と、PMOSトランジスタ16と、帰還回路18と、そして負荷20と、を含む。定電圧電源10の出力に接続される負荷20は抵抗素子及び容量素子を含む。アンプ12には基準電圧及び(帰還回路18から)帰還信号が入力され、そしてアンプ12は基準電圧と帰還信号との間の差を増幅する。基準電圧及び帰還信号の両方を使用して定電圧電源10の出力に供給される電圧を一定に維持する。アンプ12の出力はバッファアンプ14への入力として供給される。バッファアンプ14はアンプ12の出力を増幅し、そしてバッファアンプの出力をPMOSトランジスタ16のゲート端子に供給する。PMOSトランジスタ16はアンプ14の出力を使用して、負荷20に供給される電流の大きさを制御する。
図2は、利得−周波数プロット及び位相−周波数プロットを示し、これらのプロットは、図1における定電圧電源10の各段に関連する極1の極2、及び極3に対応する(それぞれP1,P2,及びP3の記号が付されている)。図2に示すように、周波数が高くなると、定電圧電源10の各段に関連する各極の利得が小さくなり、そして定電圧電源10の各極に関連する位相が遅れる。しかしながら、利得が0dBに達する前に位相が遅れ過ぎると(例えば、−180度を負の方向に超える場合のように)、不安定状態が生じる恐れがある。定電圧電源10内部の各極によって位相が遅れることに注目されたい。従って、図示の例では、極3において、位相が225度遅れ、定電圧電源が不安定系になる。
図1によれば、帰還回路18はドレイン電流のみを使用して定電圧電源10の不安定性を抑える。しかしながら、定電圧電源10が線形領域(飽和領域とは逆の)で動作する場合、ドレイン電圧(VD)が少し変化するだけで、ドレイン電流が大きく変化するので、ドレイン電流を使用することによって定電圧電源10の不安定性を効果的に抑えるということができない。すなわち、ドレイン電圧のみを使用することによって、定電圧電源10の極を十分に相殺するということができないので、クロスオーバー周波数での位相余裕が、不安定状態をもたらすレベルにまで小さくなる。
従って、負荷が変化する状態においても安定な出力電圧を維持するように定電圧電源を改良する必要がある。
本発明の一の実施形態では、可変負荷に供給される電圧を一定に維持する定電圧電源が提供される。複数の段を設けることによって一つ以上の極を持つようになる定電圧電源、及び定電圧電源に接続される可変負荷に通常生じる不安定化の問題を解決する。一の実施形態では、定電圧電源の可変ゼロ点調整回路(以下に説明する)に可変負荷の種々のインピーダンスを調整させることにより、定電圧電源が前述の極を持つことによる不安定を無くすことができる。
本発明の一の実施形態では、定電圧電源は第1増幅段と、第2増幅段と、出力段と、そして可変ゼロ点調整回路と、を含む。第1増幅段は基準電圧を入力するように接続され、そして第1増幅段によって定電圧電源は第1の極を持つようになる。第2増幅段は第1増幅段に接続され、そして第2増幅段によって定電圧電源は第2の極を持つようになる。出力段は第2増幅段に接続される。出力段は出力ドライバを有し、出力電圧を基準電圧に基づいて供給するように接続される。可変ゼロ点調整回路は第1増幅段、第2増幅段、及び出力段に接続される。可変ゼロ点調整回路は、ゼロ点が構成されるようにすることにより定電圧電源の第1の極または第2の極の内の少なくとも一つを、出力ドライバのゲート−ソース電圧、及び出力ドライバのドレイン−ソース電圧に基づいて相殺する。
一の実施形態では、定電圧電源は第1増幅段と、出力段と、そして可変ゼロ点調整回路と、を含む。第1増幅段は基準電圧を入力するように接続される。出力段は第1増幅段に接続され、出力ドライバを有し、そして出力電圧を基準電圧に基づいて供給するように接続される。可変ゼロ点調整回路は第1増幅段及び出力段に接続される。可変ゼロ点調整回路は、ゼロ点が構成されるようにすることにより定電圧電源の第1の極を、出力ドライバのゲート−ソース電圧、及び出力ドライバのドレイン−ソース電圧に基づいて相殺する。
一の実施形態では、定電圧電源は第1増幅段と、第2増幅段と、出力段と、可変抵抗−キャパシタ(RC)回路と、抵抗素子と、第1トランジスタと、そして第2トランジスタと、を含む。第1増幅段は基準電圧を入力するように接続される。第2増幅段は第1増幅段に接続される。出力段は第2増幅段に接続され、出力ドライバを有し、そして出力電圧を基準電圧に基づいて供給するように接続される。抵抗素子は第1供給電圧に接続される第1端子を有する。第1トランジスタは、抵抗素子の第2端子に接続される第1電流電極と、出力ドライバの第1電流電極に接続される第2電流電極と、そして出力ドライバの制御電極に接続される制御電極と、を有する。第2トランジスタは、抵抗素子の第2端子に接続される第1電流電極と、出力ドライバの制御電極に接続される制御電極と、そして可変RC回路に接続される第2電流電極と、を有する。
一の実施形態では、出力電圧を供給する方法が開示される。基準電圧は定電圧電源の第1増幅段に供給される。出力電圧は基準電圧に基づいて生成される。出力電圧は定電圧電源の出力ドライバによって供給される。出力ドライバのゲート−ソース電圧、及びドレイン−ソース電圧に基づいて、ゼロ点が構成されて定電圧電源の第1の極を相殺する。
本発明は例を通して示され、そして添付の図によって制限されるものではなく、これらの図では、同様の参照記号は同様の構成要素を指す。当業者であれば、これらの図における構成要素が説明を簡単かつ明瞭にするために示され、そして必ずしも寸法通りには描かれていないことが分かるであろう。例えば、これらの図における幾つかの構成要素の寸法を他の構成要素に対して誇張して描いて本発明の実施形態を理解し易くしている。
図3は、本発明の一の実施形態による定電圧電源300を示している。定電圧電源300は増幅段301と、増幅段303と、出力段307と、可変ゼロ点調整回路318と、可変利得回路321と、そして帰還回路314と、を含む。一の実施形態では、増幅段301はアンプ302を含み、増幅段303はアンプ305を含み、そして出力段307はトランジスタ308(出力ドライバ308)及び負荷315を含む。一の実施形態では、トランジスタ308はPMOSトランジスタとすることができる。負荷315は抵抗素子440(抵抗体440)及び容量素子443(キャパシタ443)を含む。可変ゼロ点調整回路318は可変抵抗−キャパシタ(RC)回路317及び可変ゼロ点調整コントローラ311を含む。
一の実施形態では、アンプ302の出力はアンプ305の入力、可変利得回路321の出力、及び可変RC回路317の出力に接続される。アンプ305の出力は出力ドライバ308の制御電極、可変利得回路321の入力、及び可変ゼロ点調整コントローラ311の入力に節点306で接続される。電圧源(図示せず)は、電圧VDDをアンプ302の入力、可変利得回路321の入力、アンプ305の入力、可変ゼロ点調整コントローラ311の入力、及び出力ドライバ308の第1電流電極に節点322を供給点として供給するように接続される。出力ドライバ308の第1電流電極も可変ゼロ点調整コントローラ311の入力に節点322で接続される。出力ドライバ308の第2電流電極は可変ゼロ点調整コントローラ311の入力、帰還回路314の入力、及び負荷315の入力に節点310で接続される。可変ゼロ点調整コントローラ311の出力は可変RC回路317の入力に接続される。帰還回路314の出力はアンプ302の入力に接続される。
定電圧電源300が正常に動作している間、アンプ302は電圧源及び接地(図示せず)に接続される。更に、負荷インピーダンスが可変である負荷315は出力段307の節点310に接続される。アンプ302は基準電圧(VREF)を基準電圧源(図示せず)から、そして帰還電圧(VFB)を帰還回路314から入力し、そして増幅出力を節点331に出力する。アンプ302の増幅出力は、差動利得を基準電圧VREFと帰還電圧VFBとの間の差に乗算したものである。一の実施形態では、アンプ302は、例えば演算増幅器とすることができる。
一の実施形態では、アンプ302の出力を可変ゼロ点調整回路318及び可変利得回路321の出力と一緒に使用して、一定に保たれた出力電圧を節点310で維持する。別の実施形態では、アンプ302の出力を可変ゼロ点調整回路318の出力と一緒に使用して、一定に保たれた出力電圧を節点310で維持する。すなわち、一の実施形態では、可変利得回路321は、定電圧電源300の中の設けるかどうかが任意の構成要素とすることができる。
一の実施形態では、節点306を通したアンプ305の出力によって変わる可変利得回路321の出力は節点331に供給されてアンプ302の出力に関連する差動利得を調整する。アンプ302の出力、可変利得回路321の出力、及び 可変ゼロ点調整回路318の出力はアンプ305に供給されて更に増幅される。一の実施形態では、アンプ305は、例えばバッファアンプとすることができる。アンプ305の出力は可変利得回路321の入力、可変ゼロ点調整回路318の入力、及び出力ドライバ308の制御電極に供給される。出力ドライバ308の制御電極では、アンプ305の出力を使用して負荷315、帰還回路314、及び可変ゼロ点調整コントローラ311に供給される電流の大きさが節点310で一定になるように電流の大きさを維持する。節点310に供給される電流の大きさを一定に維持することにより、定電圧電源300は、例えば負荷315が可変負荷である場合の負荷315に供給される出力電圧VOUTを一定に維持する機能を備えることができる。
図3に示すように、定電圧電源300の各段の電気的構成要素によって極が定電圧電源300の該当する各段に発生する恐れがある。例えば、増幅段301のアンプ302は極P2を発生させ、増幅段303のアンプ305は極P3を発生させ、そして出力段307の負荷315は極P1を発生させる可能性がある。
公知のことであるが、新たに形成される極が十分に相殺されることがない場合には、定電圧電源の伝達関数が一つ以上の極を持つことによって、定電圧電源が不安定になる恐れがある。例えば、図2を参照しながら上に説明したように、クロスオーバー周波数の位相が−180度を超えて負の方向に回ってしまうと、不安定状態が生じる恐れがある。これらの極を十分に相殺する(例えば、位相余裕を大きくするためにゼロを追加することにより)ことにより、クロスオーバー周波数の位相を所望の範囲に(例えば、クロスオーバー周波数の位相が−180度よりも正の側に位置するように)維持することができるので、不安定状態を回避することができる。更に、定電圧電源に接続される負荷のインピーダンスが変化する場合、設定されるゼロの周波数を固定する処理のような標準の相殺方法は、新たに形成される極を相殺するためには十分ではない、というのは、設定される固定のゼロ周波数は通常、新たに形成される極の周波数に十分に近く位置することがなく、これらの極が存在することによる不安定化の問題を解消することができないからである。
一の実施形態では、定電圧電源300の増幅段301により生じる極P2、及び増幅段303により生じる極P3が定電圧電源300の伝達関数の有効周波数範囲に位置する場合、可変ゼロ点調整回路318を利用して、これらの極の内の少なくとも一つの極を相殺することができる。すなわち、可変ゼロ点調整回路318を使用して、ゼロ点を定電圧電源300の伝達関数に持たせることにより、定電圧電源300の伝達関数に、増幅段301または増幅段302、或いは両方の増幅段により生じる極を相殺することができるので、定電圧電源300が不安定になるのを防止することができる。
一の実施形態では、ゼロ点を節点331において構成して極P2及び極P3を相殺する。節点331において構成されるゼロ点は出力ドライバ308の抵抗によって変わる。別の実施形態では、節点331において構成されるゼロ点を使用して、定電圧電源300に追加することができる追加段によって定電圧電源が新たに持つようになる極を相殺することができる。出力ドライバ308の抵抗を検出するために、可変ゼロ点調整コントローラ311は第1電流電極電圧、第2電流電極電圧、及び制御電極電圧を出力ドライバ308から入力する。図示の実施形態では、第1電流電極電圧はソース電圧(VS)を指し、第2電流電極電圧はドレイン電圧(VD)を指し、そして制御電極電圧はゲート電圧(VG)を指すことに留意されたい。別の実施形態では、第1電流電極電圧をドレイン電圧(VD)とし、第2電流電極電圧をソース電圧(VS)とし、そして制御電極電圧をゲート電圧(VG)とすることができる。
一の実施形態では、可変ゼロ点調整コントローラ311は、出力ドライバ308の第1電流電極電圧、第2電流電極電圧、及び制御電極電圧を使用して、可変RC回路317に供給される制御電圧を生成する。可変RC回路317に供給される制御電圧は出力ドライバ308の抵抗に基づいて変化する。可変RC回路317は制御電圧を入力し、そしてゼロ点を節点331において構成し、ゼロ点によって極P2及び極P3を相殺することができる。出力ドライバ308の抵抗を使用して節点331において構成されるゼロ点を設けることにより、ゼロ点を、PMOSトランジスタ308の第2電極に接続される負荷315のインピーダンスに基づいて調整することができる。負荷315のインピーダンスに基づくゼロ点の調整は、出力ドライバ308の抵抗が負荷315に供給される電流の大きさによって変わる結果として行なわれる。更に、アンプ305の出力は節点331において構成されるゼロ点によって変わるので、可変利得回路321はアンプ302の出力の差動利得を出力ドライバ308の抵抗に基づいて調整する機能を備える。
駆動されると主として飽和領域で動作する定電圧電源の場合、ゲート−ソース電圧にのみに依存させるだけで、安定性を十分に阻害することができる。しかしながら、駆動されると主として線形領域で動作する、または線形領域の近くで動作する定電圧電源の場合、ゲート−ソース電圧にのみに依存させること自体が、定電圧電源が不安定になるのを防止する動作としては十分ではなくなる。ここに説明する可変ゼロ点調整コントローラ311が出力ドライバ308の抵抗を出力ドライバ308のドレイン−ソース電圧及びゲート−ソース電圧を使用して検出する機能によって、定電圧電源300は線形領域で、または線形領域の近くで動作しながら安定状態を維持することができる。
図4は本発明の一の実施形態による定電圧電源400を示す模式図である。図4は、可変RC回路317、可変ゼロ点調整コントローラ311、帰還回路314、可変利得回路321、アンプ305、及びアンプ302を更に詳細に示している。
既に述べたように、正常動作状態では、アンプ302は基準電圧VREFを基準電圧源(図示せず)から、そして帰還電圧信号(VFB)を帰還回路314から入力するように接続される。帰還回路314は、抵抗体417に直列接続される抵抗体421を含む。抵抗体421は節点310に接続される端子を有し、この端子に出力ドライバ308からの電流を入力する。抵抗体417は接地に接続される端子を有する。帰還電圧VFBは演算増幅器302の非反転入力に、抵抗体421を抵抗体417に接続する節点から供給される。一の実施形態では、アンプ302は演算増幅器とすることができ、この演算増幅器の構成要素及び機能はこの技術分野では公知であるので詳細については議論しない。可変RC回路317、アンプ305、及び可変利得回路321に節点331で接続されるアンプ302は増幅出力を節点331に出力する。既に述べたように、節点331における増幅出力の利得は可変利得回路321によって調整することができる。一の実施形態では、可変利得回路321は出力ドライバ308のゲート−ソース電圧(VGS)を使用してアンプ302の利得を調整する。
一の実施形態では、可変利得回路321はPMOSトランジスタ427及びPMOSトランジスタ430を含む。PMOSトランジスタ427の第1電流電極は、電圧源の電圧VDDを節点322から入力するように接続される。PMOSトランジスタ427の第2電流電極及びPMOSトランジスタ427の制御電極は、PMOSトランジスタ430の第1電流電極に節点306で接続される。一の実施形態では、PMOSトランジスタ427の第1電流電極はソースであり、PMOSトランジスタ427の第2電流電極はドレインであり、そしてPMOSトランジスタ427の制御電極はゲートである。PMOSトランジスタ430の第2電流電極及びPMOSトランジスタ430の制御電極は、PMOSトランジスタ424の制御電極に節点331で接続される。一の実施形態では、PMOSトランジスタ430の制御電極はゲートであり、PMOSトランジスタ430の第1電流電極はソースであり、そしてPMOSトランジスタ430の第2電流電極はドレインである。
PMOSトランジスタ430の制御電極は、アンプ302の出力を節点331から入力し、かつPMOSトランジスタ430の第2電流電極に接続される。PMOSトランジスタ430の第2電流電極からの電流、及び節点331における電圧を使用して、アンプ302の出力の利得を調整する。更に、節点331におけるアンプ302の出力、及びPMOSトランジスタ430の第2電流電極からの電流を使用して、極P2及びP3の内の少なくとも一つの極をシフトさせることができる。一の実施形態では、極P2及びP3をシフトさせることにより、定電圧電源300の極P2及びP3の位置が極P1の位置の後になるようにすることができる。既に述べたように、可変利得回路321によってアンプ302の出力において制御される利得の大きさは出力ドライバ308の抵抗に基づく。
一の実施形態では、定電圧電源400の可変RC回路317は容量素子414(キャパシタ414)及びNMOSトランジスタ411を含む。可変ゼロ点調整コントローラ311はNMOSトランジスタ408と、PMOSトランジスタ402と、PMOSトランジスタ405と、そして抵抗体406と、を含む。一の実施形態では、抵抗体406はトランジスタとすることができる。可変RC回路317のキャパシタ414は節点331に接続される端子、及びNMOSトランジスタ411の第2電流電極に接続される端子を有する。NMOSトランジスタ411の第1電流電極は接地に接続される。
NMOSトランジスタ411の制御電極は、制御電圧を入力するためにNMOSトランジスタ408の制御電極及びPMOSトランジスタ402の第2電流電極に接続され、この制御電圧によって節点331において構成されるゼロ点の周波数を制御するようになっている。一の実施形態では、PMOSトランジスタ411の制御電極に供給される制御電圧は、PMOSトランジスタ402の第2電流電極から供給される電流に基づく。一の実施形態では、NMOSトランジスタ411の制御電極に供給される制御電圧を使用してアンプ302の利得を調整することができる。すなわち、NMOSトランジスタ411の制御電極に供給される制御電圧をアンプ302における電流源が使用することにより、アンプ302における電流源に影響を及ぼすことができる。従って、可変RC回路317は制御電圧を使用してゼロ点を節点331において構成して、アンプ302の出力における極P2及びアンプ305の出力における極P3を相殺する。
一の実施形態では、PMOSトランジスタ402の第2電流電極は可変RC回路317にNMOSトランジスタ408を通して接続され、この場合、NMOSトランジスタ408は電流−電圧変換器として動作する。別の実施形態では、PMOSトランジスタ402の第2電流電極は可変RC回路317にカレントミラー回路を介して接続することができる。
一の実施形態では、可変ゼロ点調整コントローラ311は節点306を通して可変利得回路321、アンプ305、及び出力ドライバ308に接続される。抵抗体406は電圧源に接続される端子、及びPMOSトランジスタ405の第1電流電極及びPMOSトランジスタ402の第1電流電極に接続される端子を有する。PMOSトランジスタ402の第2電流電極はNMOSトランジスタ408の第2電流電極、NMOSトランジスタ408の制御電極、及びNMOSトランジスタ411の制御電極に接続される。PMOSトランジスタ405の第2電流電極は出力ドライバ308の第2電流電極に節点310で接続される。既に述べたように、PMOSトランジスタ402の第2電流電極は制御電圧をNMOSトランジスタ411の制御電極に、出力ドライバ308のゲート−ソース電圧、及びドレイン−ソース電圧の両方に基づいて供給する。PMOSトランジスタ402の制御電極、及びPMOSトランジスタ405の制御電極は、アンプ305の出力を節点306から入力するように接続される。
一の実施形態では、アンプ305は電流源425及びPMOSトランジスタ424を含む。電流源425は電圧源に接続される端子、及びPMOSトランジスタ424の第1電流電極に節点306で接続される端子を有する。PMOSトランジスタ424の第2電流電極は接地に接続される。PMOSトランジスタ424の制御電極はPMOSトランジスタ430の制御電極、PMOSトランジスタ430の第2電流電極、アンプ302、及びキャパシタ414に節点331で接続される。PMOSトランジスタ424の制御電極には、アンプ302の出力が節点331から入力され、そして当該制御電極によってアンプ302の出力が電流源425を使用して増幅される。増幅出力はPMOSトランジスタ402及びPMOSトランジスタ405の制御電圧に供給されてNMOSトランジスタ411の制御電極に現われる電圧を調整する。更に、増幅出力は出力ドライバ308の制御電圧に供給されて、出力ドライバ308の第2電流電極から負荷315に供給される電圧を一定に維持する。
一の実施形態では、可変RC回路317及び可変ゼロ点調整コントローラ311が組み合わされて可変ゼロ点調整回路318を構成する。可変ゼロ点調整回路318は出力ドライバ308のゲート−ソース電圧及びドレイン−ソース電圧を使用して増幅段301の極P2及び増幅段303の極P3を、ゼロ点が節点331において構成されるようにすることにより相殺する。節点331において構成されるゼロ点は出力ドライバ308の抵抗によって変わり、この抵抗は、出力ドライバ308のゲート−ソース電圧及びドレイン−ソース電圧に基づいて決定される。その結果、定電圧電源400は複数の極及び種々の負荷インピーダンスの両方を使用して安定状態を維持することができる。
ここで、本明細書において使用するように、トランジスタ(または素子)の第1電流電極はトランジスタのソースまたはドレインを指し、トランジスタの第2電流電極はトランジスタのソースまたはドレインの内の他方を指し、そしてトランジスタの制御電極はトランジスタのゲートまたはゲート電極を指すことができることに留意されたい。
これまでの明細書では、本発明について特定の実施形態を参照しながら記載してきた。しかしながら、この技術分野の当業者であれば、種々の変形及び変更を、以下の請求項に示す本発明の技術範囲から逸脱しない範囲において加え得ることが分かるであろう。従って、明細書及び図は、本発明を制限するものとしてではなく例示として捉えられるべきであり、そしてこのような変更の全てが本発明の技術範囲に含まれるべきものである。
効果、他の利点、及び技術的問題に対する解決法について、特定の実施形態に関連する形で上に記載してきた。しかしながら、効果、利点、及び問題解決法、及びいずれかの効果、利点、または問題解決法をもたらし、またはさらに顕著にし得る全ての要素(群)が、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。本明細書で使用されるように、「comprises」、「comprising」という用語、または他の全てのこれらの変形は包括的な意味で適用されるものであり、一連の要素を備えるプロセス、方法、製品、または装置がこれらの要素のみを含むのではなく、明らかには列挙されていない、またはそのようなプロセス、方法、製品、または装置に固有の他の要素を含むことができる。
Claims (31)
- 定電圧電源であって、
基準電圧を入力するように接続される第1増幅段と、
第1増幅段に接続され、かつ出力ドライバを有して、基準電圧に基づいて出力電圧を供給するように接続される出力段と、
第1増幅段及び出力段に接続される可変ゼロ点調整回路であって、出力ドライバのゲート−ソース電圧、及び出力ドライバのドレイン−ソース電圧に基づいて、定電圧電源の第1の極を相殺するためのゼロ点を供給する前記可変ゼロ点調整回路と、
からなる定電圧電源。 - 第1増幅段によって定電圧電源が第1の極を持つようになる請求項1記載の定電圧電源。
- 第1増幅段と出力段との間に接続される第2増幅段を更に備え、同第2増幅段によって定電圧電源が第2の極を持つようになる請求項1記載の定電圧電源。
- 第1増幅段によって定電圧電源が第2の極を持つようになり、そして出力段によって定電圧電源が第3の極を持つようになる請求項3記載の定電圧電源。
- 可変ゼロ点調整回路は可変抵抗−キャパシタ(RC)回路を含み、可変ゼロ点調整回路は、出力ドライバのゲート−ソース電圧及びドレイン−ソース電圧を検出し、そして可変RC回路を制御する制御電圧を生成する請求項1記載の定電圧電源。
- 制御電圧はゲート−ソース電圧及びドレイン−ソース電圧に基づいて生成される請求項5記載の定電圧電源。
- 可変RC回路はキャパシタに接続される第1トランジスタを含み、同キャパシタは第1増幅段に接続され、そして制御電圧は第1トランジスタの制御電極に供給される請求項6記載の定電圧電源。
- 第1増幅段及び出力段に接続され、かつ第1増幅段の利得を出力ドライバのゲート−ソース電圧に基づいて調整する可変利得回路、を更に備える請求項1記載の定電圧電源。
- 可変利得回路は定電圧電源の第1の極をシフトさせる請求項8記載の定電圧電源。
- 基準電圧を入力するように接続される第1増幅段であって、それによって定電圧電源が第1の極を持つ、前記第1増幅段と、
第1増幅段に接続される第2増幅段であって、それによって定電圧電源が第2の極を持つ前記第2増幅段と、
第2増幅段に接続され、かつ出力ドライバを有して、基準電圧に基づいて出力電圧を供給するように接続される出力段と、
第1増幅段、第2増幅段、及び出力段に接続される可変ゼロ点調整回路であって、出力ドライバのゲート−ソース電圧、及び出力ドライバのドレイン−ソース電圧に基づいて、定電圧電源の第1の極または第2の極の内の少なくとも一つの極を相殺するためのゼロ点を供給する、前記可変ゼロ点調整回路と、
からなる定電圧電源。 - 前記可変ゼロ点調整回路は、
可変抵抗−キャパシタ(RC)回路と、
第1端子が第1供給電圧に接続される構成の抵抗素子と、
第1電流電極が抵抗素子の第2端子に接続され、第2電流電極が出力ドライバの第1電流電極に接続され、そして制御電極が出力ドライバの制御電極に接続される構成の第1トランジスタと、
第1電流電極が抵抗素子の第2端子に接続され、制御電極が出力ドライバの制御電極に接続され、そして第2電流電極が可変RC回路に接続される構成の第2トランジスタと、
を含む請求項10記載の定電圧電源。 - 可変RC回路は、
容量素子と、
第2トランジスタの第2電流電極が供給する電流に基づく制御電圧を入力するように接続される制御電極、第2供給電圧に接続される第1電流電極、及び容量素子の第1端子に接続される第2電流電極を有する第3トランジスタと、
を含む請求項11記載の定電圧電源。 - 容量素子の第2端子は第1増幅段の出力に接続される請求項12記載の定電圧電源。
- 容量素子の第2端子は第2増幅段の出力に接続される請求項12記載の定電圧電源。
- 制御電圧を使用して第1増幅段の利得を調整する請求項12記載の定電圧電源。
- 可変ゼロ点調整回路は、ゼロ点が構成されるようにすることにより定電圧電源の第1の極を相殺する請求項10記載の定電圧電源。
- 可変ゼロ点調整回路は、ゼロ点が構成されるようにすることにより定電圧電源の第2の極を相殺する請求項10記載の定電圧電源。
- 第1増幅段及び出力段に接続され、かつ、出力ドライバのゲート−ソース電圧に基づいて第1増幅段の利得を調整する可変利得回路を更に備える請求項10記載の定電圧電源。
- 可変利得回路は定電圧電源の第1の極及び第2の極の内の少なくとも一つの極をシフトさせる請求項18記載の定電圧電源。
- 基準電圧を入力するように接続される第1増幅段と、
第1増幅段に接続される第2増幅段と、
第2増幅段に接続され、かつ出力ドライバを有して、出力電圧を基準電圧に基づいて供給するように接続される出力段と、
可変抵抗−キャパシタ(RC)回路と、
第1端子が第1供給電圧に接続される構成の抵抗素子と、
第1電流電極が抵抗素子の第2端子に接続され、第2電流電極が出力ドライバの第1電流電極に接続され、そして制御電極が出力ドライバの制御電極に接続される構成の第1トランジスタと、
第1電流電極が抵抗素子の第2端子に接続され、制御電極が出力ドライバの制御電極に接続され、そして第2電流電極が可変RC回路に接続される構成の第2トランジスタと、
を備える定電圧電源。 - 可変RC回路は、ゼロ点が構成して、定電圧電源の少なくとも第1の極を相殺する請求項20記載の定電圧電源。
- 可変RC回路は第1増幅段に接続され、そして第1増幅段によって定電圧電源が第1の極を持つようになる請求項21記載の定電圧電源。
- 可変RC回路は第2増幅段に接続され、そして第2増幅段によって定電圧電源が第1の極を持つようになる請求項21記載の定電圧電源。
- 可変RC回路は、
容量素子と、
第2トランジスタの第2電流電極が供給する電流に基づく制御電圧を入力するように接続される制御電極、第2供給電圧に接続される第1電流電極、及び容量素子の第1端子に接続される第2電流電極を有する第3トランジスタと、
を含む請求項20記載の定電圧電源。 - 第2トランジスタの第2電流電極に接続される第1電流電極、第2供給電圧に接続される第2電流電極、及び第4トランジスタの第1電流電極に接続され、かつ制御電圧を可変RC回路に供給するように接続される制御電極を有する、第4トランジスタを更に備える請求項24記載の定電圧電源。
- 容量素子はキャパシタ及びトランジスタの内の少なくとも1つを含む請求項24記載の定電圧電源。
- 制御電圧を使用して第1増幅段の利得を調整する請求項24記載の定電圧電源。
- 抵抗素子は抵抗体及びトランジスタの内の少なくとも一つを含む請求項20記載の定電圧電源。
- 出力電圧を供給する方法であって、
基準電圧を定電圧電源の第1増幅段に供給する工程と、
定電圧電源の出力ドライバが供給する出力電圧を基準電圧に基づいて生成する工程と、
出力ドライバのゲート−ソース電圧及びドレイン−ソース電圧に基づいて、ゼロ点を構成して定電圧電源の第1の極を相殺する工程と、
からなる方法。 - 定電圧電源は、第1増幅段を設けることによって第1の極を持つようになる請求項29記載の方法。
- 第2増幅段を設け、定電圧電源は、第2増幅段を設けることにより第1の極を持つようになる請求項29記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/891,811 US7268524B2 (en) | 2004-07-15 | 2004-07-15 | Voltage regulator with adaptive frequency compensation |
PCT/US2005/021497 WO2006019486A2 (en) | 2004-07-15 | 2005-06-16 | Voltage regulator with adaptive frequency compensation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008507031A true JP2008507031A (ja) | 2008-03-06 |
Family
ID=35598794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007521476A Pending JP2008507031A (ja) | 2004-07-15 | 2005-06-16 | 適応処理による周波数補償を行なう定電圧電源 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7268524B2 (ja) |
EP (1) | EP1766489A4 (ja) |
JP (1) | JP2008507031A (ja) |
KR (1) | KR20070029805A (ja) |
CN (1) | CN1985226A (ja) |
WO (1) | WO2006019486A2 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070070672A1 (en) * | 2005-09-29 | 2007-03-29 | Hynix Semiconductor Inc. | Semiconductor device and driving method thereof |
KR101278951B1 (ko) * | 2006-05-24 | 2013-06-26 | 페어차일드코리아반도체 주식회사 | 혼합형 주파수 보상회로, 제어회로, dc-dc 컨버터 및 이들의 제어 방법 |
US7170264B1 (en) * | 2006-07-10 | 2007-01-30 | Micrel, Inc. | Frequency compensation scheme for a switching regulator using external zero |
US7825642B1 (en) | 2007-05-09 | 2010-11-02 | Zilker Labs, Inc. | Control system optimization via independent parameter adjustment |
US7598716B2 (en) * | 2007-06-07 | 2009-10-06 | Freescale Semiconductor, Inc. | Low pass filter low drop-out voltage regulator |
US8294438B2 (en) * | 2007-06-30 | 2012-10-23 | Intel Corporation | Circuit and method for phase shedding with reverse coupled inductor |
US7821238B1 (en) | 2008-06-09 | 2010-10-26 | National Semiconductor Corporation | Feedback loop compensation for buck/boost switching converter |
US8143868B2 (en) * | 2008-09-15 | 2012-03-27 | Mediatek Singapore Pte. Ltd. | Integrated LDO with variable resistive load |
US8378652B2 (en) * | 2008-12-23 | 2013-02-19 | Texas Instruments Incorporated | Load transient response time of LDOs with NMOS outputs with a voltage controlled current source |
US8319548B2 (en) * | 2009-02-18 | 2012-11-27 | Freescale Semiconductor, Inc. | Integrated circuit having low power mode voltage regulator |
US7825720B2 (en) | 2009-02-18 | 2010-11-02 | Freescale Semiconductor, Inc. | Circuit for a low power mode |
US20100283445A1 (en) * | 2009-02-18 | 2010-11-11 | Freescale Semiconductor, Inc. | Integrated circuit having low power mode voltage regulator |
US8400819B2 (en) * | 2010-02-26 | 2013-03-19 | Freescale Semiconductor, Inc. | Integrated circuit having variable memory array power supply voltage |
US8575905B2 (en) | 2010-06-24 | 2013-11-05 | International Business Machines Corporation | Dual loop voltage regulator with bias voltage capacitor |
US8502514B2 (en) * | 2010-09-10 | 2013-08-06 | Himax Technologies Limited | Voltage regulation circuit |
US8537625B2 (en) | 2011-03-10 | 2013-09-17 | Freescale Semiconductor, Inc. | Memory voltage regulator with leakage current voltage control |
CN102200791A (zh) * | 2011-03-15 | 2011-09-28 | 上海宏力半导体制造有限公司 | 低压差线性稳压器结构 |
US9035629B2 (en) | 2011-04-29 | 2015-05-19 | Freescale Semiconductor, Inc. | Voltage regulator with different inverting gain stages |
CN102290991B (zh) * | 2011-05-27 | 2013-09-18 | 武汉大学 | 一种电流模式的dc-dc变换器的频率补偿装置 |
US20130320944A1 (en) * | 2012-06-04 | 2013-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voltage regulator, amplification circuit, and compensation circuit |
KR20140028210A (ko) * | 2012-08-27 | 2014-03-10 | 주식회사 만도 | 차량 주변 환경 인식 시스템 |
US20140266103A1 (en) * | 2013-03-15 | 2014-09-18 | Qualcomm Incorporated | Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator |
US9256233B2 (en) | 2013-06-12 | 2016-02-09 | Stmicroelectronics International N.V. | Generating a root of an open-loop freqency response that tracks an opposite root of the frequency response |
US9595929B2 (en) | 2013-10-11 | 2017-03-14 | Texas Instruments Incorporated | Distributed pole-zero compensation for an amplifier |
CN103576734B (zh) * | 2013-10-21 | 2015-06-17 | 电子科技大学 | 一种双环控制自适应电压调节方法及装置 |
KR102395466B1 (ko) * | 2015-07-14 | 2022-05-09 | 삼성전자주식회사 | 리플 감소 속도를 제고한 레귤레이터 회로 |
KR102369532B1 (ko) * | 2015-10-29 | 2022-03-03 | 삼성전자주식회사 | 레귤레이터 회로 |
CN106155162B (zh) * | 2016-08-09 | 2017-06-30 | 电子科技大学 | 一种低压差线性稳压器 |
US10254778B1 (en) * | 2018-07-12 | 2019-04-09 | Infineon Technologies Austria Ag | Pole-zero tracking compensation network for voltage regulators |
CN109116906B (zh) * | 2018-10-31 | 2024-07-16 | 上海海栎创科技股份有限公司 | 一种基于自适应零点补偿的低压差线性稳压器 |
US10845834B2 (en) * | 2018-11-15 | 2020-11-24 | Nvidia Corp. | Low area voltage regulator with feedforward noise cancellation of package resonance |
US10775819B2 (en) * | 2019-01-16 | 2020-09-15 | Avago Technologies International Sales Pte. Limited | Multi-loop voltage regulator with load tracking compensation |
WO2021232426A1 (en) * | 2020-05-22 | 2021-11-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Circuit and method for compensating output of voltage source, and voltage source |
US11726514B2 (en) | 2021-04-27 | 2023-08-15 | Stmicroelectronics International N.V. | Active compensation circuit for a semiconductor regulator |
TWI830445B (zh) * | 2022-10-18 | 2024-01-21 | 群聯電子股份有限公司 | 穩壓電路模組、記憶體儲存裝置及電壓控制方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4887278A (en) * | 1986-07-29 | 1989-12-12 | Integrated Network Corporation | Equalizer for digital transmission systems |
US5867014A (en) * | 1997-11-20 | 1999-02-02 | Impala Linear Corporation | Current sense circuit having multiple pilot and reference transistors |
US6300749B1 (en) * | 2000-05-02 | 2001-10-09 | Stmicroelectronics S.R.L. | Linear voltage regulator with zero mobile compensation |
US6373233B2 (en) * | 2000-07-17 | 2002-04-16 | Philips Electronics No. America Corp. | Low-dropout voltage regulator with improved stability for all capacitive loads |
US6246221B1 (en) * | 2000-09-20 | 2001-06-12 | Texas Instruments Incorporated | PMOS low drop-out voltage regulator using non-inverting variable gain stage |
US6556083B2 (en) | 2000-12-15 | 2003-04-29 | Semiconductor Components Industries Llc | Method and apparatus for maintaining stability in a circuit under variable load conditions |
US6977490B1 (en) * | 2002-12-23 | 2005-12-20 | Marvell International Ltd. | Compensation for low drop out voltage regulator |
-
2004
- 2004-07-15 US US10/891,811 patent/US7268524B2/en not_active Expired - Fee Related
-
2005
- 2005-06-16 JP JP2007521476A patent/JP2008507031A/ja active Pending
- 2005-06-16 EP EP05761247A patent/EP1766489A4/en not_active Withdrawn
- 2005-06-16 CN CNA2005800230708A patent/CN1985226A/zh active Pending
- 2005-06-16 KR KR1020077001025A patent/KR20070029805A/ko not_active Application Discontinuation
- 2005-06-16 WO PCT/US2005/021497 patent/WO2006019486A2/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP1766489A2 (en) | 2007-03-28 |
KR20070029805A (ko) | 2007-03-14 |
EP1766489A4 (en) | 2007-12-26 |
WO2006019486A3 (en) | 2006-11-09 |
CN1985226A (zh) | 2007-06-20 |
US7268524B2 (en) | 2007-09-11 |
WO2006019486A2 (en) | 2006-02-23 |
US20060012356A1 (en) | 2006-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008507031A (ja) | 適応処理による周波数補償を行なう定電圧電源 | |
KR101004851B1 (ko) | 출력 제어 기능을 갖는 전력증폭기 시스템 | |
JP5053061B2 (ja) | ボルテージレギュレータ | |
US20040021450A1 (en) | Amplifier circuit for adding a laplace transform zero in a linear integrated circuit | |
JP2019507427A (ja) | 改善された電源除去を有する低ドロップアウト電圧レギュレータ | |
JP6316632B2 (ja) | ボルテージレギュレータ | |
US6724257B2 (en) | Error amplifier circuit | |
US9110488B2 (en) | Wide-bandwidth linear regulator | |
US10775822B2 (en) | Circuit for voltage regulation and voltage regulating method | |
US9973156B2 (en) | Generation of voltage reference signals in a hybrid switched mode amplifier | |
US20070146075A1 (en) | Analog multistage amplification circuit in the field of sensor | |
CN108334149A (zh) | 一种低静态电流高psrr低压差线性稳压器电路 | |
JP2007128457A (ja) | リップルフィルタ回路 | |
JP6253481B2 (ja) | ボルテージレギュレータ及びその製造方法 | |
WO2020250349A1 (ja) | 定電圧回路及び電子機器 | |
US7298125B1 (en) | Right half-plane zero compensation and cancellation for switching regulators | |
US20050253651A1 (en) | Stability compensation for adjustable gain amplifier | |
JP2003177829A (ja) | レギュレータ回路 | |
US9231525B2 (en) | Compensating a two stage amplifier | |
JP2007295566A (ja) | 演算増幅器 | |
EP1387478B1 (en) | Adding a Laplace transform zero to a linear integrated circuit for frequency stability | |
JP2008059541A (ja) | 定電圧回路 | |
JP2007318723A (ja) | 電力増幅器 | |
US20240045456A1 (en) | Noise cancellation for power supply rejection | |
JP4867066B2 (ja) | 増幅回路 |