TWI830445B - 穩壓電路模組、記憶體儲存裝置及電壓控制方法 - Google Patents

穩壓電路模組、記憶體儲存裝置及電壓控制方法 Download PDF

Info

Publication number
TWI830445B
TWI830445B TW111139459A TW111139459A TWI830445B TW I830445 B TWI830445 B TW I830445B TW 111139459 A TW111139459 A TW 111139459A TW 111139459 A TW111139459 A TW 111139459A TW I830445 B TWI830445 B TW I830445B
Authority
TW
Taiwan
Prior art keywords
circuit
voltage
voltage stabilizing
compensation
compensation circuit
Prior art date
Application number
TW111139459A
Other languages
English (en)
Other versions
TW202418028A (zh
Inventor
顧博智
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW111139459A priority Critical patent/TWI830445B/zh
Priority to US18/079,900 priority patent/US20240126313A1/en
Application granted granted Critical
Publication of TWI830445B publication Critical patent/TWI830445B/zh
Publication of TW202418028A publication Critical patent/TW202418028A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

一種穩壓電路模組、記憶體儲存裝置及電壓控制方法。所述方法包括：由驅動電路根據輸入電壓產生輸出電壓；根據所述輸出電壓產生回饋電壓；由穩壓電路根據所述回饋電壓控制所述驅動電路調整所述輸出電壓；由補償電路對所述穩壓電路的輸出進行補償；以及根據開關電路的輸入偏壓啟動或關閉所述補償電路。

Description

穩壓電路模組、記憶體儲存裝置及電壓控制方法
本發明是有關於一種電壓控制技術，且特別是有關於一種穩壓電路模組、記憶體儲存裝置及電壓控制方法。
隨著記憶體控制晶片的體積越來越小，無電容低壓差穩壓器(capacitor less low dropout regulator, Capless LDO)等穩壓電路模組逐漸被應用於記憶體控制晶片的封裝結構中。一般來說，各式穩壓電路模組所使用的電性參數在出廠前就會被預先設置，以滿足大多數的使用需求。但是，實務上，當穩壓電路模組運作在不同的負載條件下時，穩壓電路模組使輸出電壓保持穩定的效能可能會降低。
本發明提供一種穩壓電路模組、記憶體儲存裝置及電壓控制方法，可有效提高穩壓電路模組運作在不同的負載條件下的工作效能。
本發明的範例實施例提供一種穩壓電路模組，其包括驅動電路、回饋電路、穩壓電路、補償電路及開關電路。所述回饋電路耦接至所述驅動電路。所述穩壓電路耦接至所述驅動電路與所述回饋電路。所述補償電路耦接至所述驅動電路與所述穩壓電路。所述開關電路耦接至所述驅動電路、所述穩壓電路及所述補償電路。所述驅動電路用以根據輸入電壓產生輸出電壓。所述回饋電路用以根據所述輸出電壓產生回饋電壓。所述穩壓電路用以根據所述回饋電壓控制所述驅動電路調整所述輸出電壓。所述補償電路用以對所述穩壓電路的輸出進行補償。所述開關電路用以根據所述開關電路的輸入偏壓啟動或關閉所述補償電路，且所述開關電路的所述輸入偏壓受所述穩壓電路的所述輸出影響。
在本發明的一範例實施例中，所述開關電路根據所述開關電路的所述輸入偏壓啟動或關閉所述補償電路的操作包括：在重載模式下，啟動所述補償電路；以及在輕載模式下，關閉所述補償電路。
在本發明的一範例實施例中，所述開關電路根據所述所述開關電路的所述輸入偏壓啟動或關閉所述補償電路的操作包括：響應於所述開關電路的所述輸入偏壓符合臨界條件，啟動所述補償電路；以及響應於所述開關電路的所述輸入偏壓不符合所述臨界條件，關閉所述補償電路。
在本發明的一範例實施例中，所述開關電路根據所述開關電路的所述輸入偏壓啟動或關閉所述補償電路的操作包括：在重載模式下，將所述補償電路導通至所述穩壓電路的輸出端；以及在輕載模式下，將所述補償電路從所述穩壓電路的所述輸出端斷開。
在本發明的一範例實施例中，在重載模式下，所述驅動電路的驅動電壓同時受所述穩壓電路與所述補償電路控制，並且在輕載模式下，所述驅動電路的驅動電壓受所述穩壓電路控制且不受所述補償電路控制。
在本發明的一範例實施例中，所述開關電路包括電晶體元件，所述電晶體元件的第一端耦接至所述穩壓電路的輸出端，所述電晶體元件的第二端耦接至所述補償電路，且所述電晶體元件的第三端耦接至所述輸出電壓。
在本發明的一範例實施例中，所述開關電路根據所述開關電路的所述輸入偏壓啟動或關閉所述補償電路的操作包括：根據所述第一端與所述第三端之間的電壓差是否達到臨界值，啟動或關閉所述補償電路。
在本發明的一範例實施例中，所述電晶體元件包括P型金氧半場效電晶體。
在本發明的一範例實施例中，所述穩壓電路包括誤差放大器。所述誤差放大器用以比較參考電壓與所述回饋電壓並根據比較結果調整所述輸出電壓。
在本發明的一範例實施例中，所述補償電路用以補償所述穩壓電路的高頻響應。所述穩壓電路更包括訊號放大器，所述訊號放大器耦接在所述驅動電路的輸出端與所述誤差放大器的輸出端之間。所述訊號放大器用以補償所述穩壓電路的低頻響應。
在本發明的一範例實施例中，所述補償電路包括阻抗元件與電容元件。所述阻抗元件串接在所述開關電路與所述電容元件之間。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組、記憶體控制電路單元及穩壓電路模組。所述連接介面單元用以耦接至主機系統。所述穩壓電路模組耦接至所述連接介面單元、所述可複寫式非揮發性記憶體模組及所述記憶體控制電路單元的至少其中之一。所述穩壓電路模組用以：由驅動電路根據輸入電壓產生輸出電壓；根據所述輸出電壓產生回饋電壓；由穩壓電路根據所述回饋電壓控制所述驅動電路調整所述輸出電壓；由補償電路對所述穩壓電路的輸出進行補償；以及根據開關電路的輸入偏壓啟動或關閉所述補償電路，且所述開關電路的所述輸入偏壓受所述穩壓電路的所述輸出影響。
本發明的範例實施例另提供一種電壓控制方法，其用於記憶體儲存裝置。所述電壓控制方法包括：由驅動電路根據輸入電壓產生輸出電壓；根據所述輸出電壓產生回饋電壓；由穩壓電路根據所述回饋電壓控制所述驅動電路調整所述輸出電壓；由補償電路對所述穩壓電路的輸出進行補償；以及根據開關電路的輸入偏壓啟動或關閉所述補償電路，且所述開關電路的所述輸入偏壓受所述穩壓電路的所述輸出影響。
在本發明的一範例實施例中，根據所述開關電路的所述輸入偏壓啟動或關閉所述補償電路的步驟包括：在重載模式下，啟動所述補償電路；以及在輕載模式下，關閉所述補償電路。
在本發明的一範例實施例中，根據所述開關電路的所述輸入偏壓啟動或關閉所述補償電路的步驟包括：響應於所述開關電路的所述輸入偏壓符合臨界條件，啟動所述補償電路；以及響應於所述開關電路的所述輸入偏壓不符合所述臨界條件，關閉所述補償電路。
在本發明的一範例實施例中，根據所述輸出電壓啟動或關閉所述補償電路的步驟包括：在重載模式下，將所述補償電路導通至所述穩壓電路的輸出端；以及在輕載模式下，將所述補償電路從所述穩壓電路的所述輸出端斷開。
在本發明的一範例實施例中，所述記憶體儲存裝置包括所述開關電路，所述開關電路用以根據所述開關電路的所述輸入偏壓啟動或關閉所述補償電路，所述開關電路包括電晶體元件，所述電晶體元件的第一端耦接至所述穩壓電路的輸出端，所述電晶體元件的第二端耦接至所述補償電路，且所述電晶體元件的第三端耦接至所述輸出電壓。
在本發明的一範例實施例中，根據所述開關電路的所述輸入偏壓啟動或關閉所述補償電路的步驟包括：由所述電晶體元件根據所述第一端與所述第三端之間的電壓差是否達到臨界值，啟動或關閉所述補償電路。
在本發明的一範例實施例中，由所述穩壓電路根據所述回饋電壓控制所述驅動電路調整所述輸出電壓的步驟包括：比較參考電壓與所述回饋電壓並根據比較結果調整所述輸出電壓。
在本發明的一範例實施例中，所述補償電路用以補償所述穩壓電路的高頻響應，且所述電壓控制方法更包括：由訊號放大器補償所述穩壓電路的低頻響應，其中所述訊號放大器耦接至所述驅動電路的輸出端與所述穩壓電路的輸出端之間。
基於上述，在驅動電路根據輸入電壓產生輸出電壓後，回饋電路可根據所述輸出電壓產生回饋電壓，且穩壓電路可根據所述回饋電壓控制所述驅動電路調整所述輸出電壓。此外，根據所述輸出電壓，用於對所述穩壓電路的輸出進行補償的補償電路可被啟動或關閉。藉此，可有效提高穩壓電路模組運作在不同的負載條件下的工作效能。
以下提出多個範例實施例來說明本發明，然而本發明不僅限於所例示的多個範例實施例。又範例實施例之間也允許有適當的結合。在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、或任何其他一或多個訊號。
圖1是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。請參照圖1，穩壓電路模組10可包括無輸出串聯電阻的低壓差穩壓器(low dropout regulator, Capless LDO)或類似的電壓控制電路模組。
穩壓電路模組10包括驅動電路11、回饋電路12、穩壓電路13、補償電路14及開關電路15。驅動電路11可根據電壓(亦稱為輸入電壓)V(in)產生電壓(亦稱為輸出電壓)V(out)。電壓V(out)可提供給外部負載。此外，阻抗元件R與電容元件C可耦接至驅動電路11的輸出端。在一範例實施例中，電容元件C的電容量(例如為100皮法拉(pF))可小於常規的低壓差穩壓器所採用的尺寸較大的電容元件C的電容量(例如為1微法拉(μF))。然而，本發明不限制電容元件C的實際電容量。
回饋電路12耦接至驅動電路11。回饋電路12可根據電壓V(out)產生電壓(亦稱為回饋電壓)V(fb)。電壓V(fb)可反映電壓V(out)的當前狀態。例如，電壓V(fb)的電壓值可正相關於電壓V(out)的電壓值。此外，電壓V(fb)也可反映電流I(out)的變化。電流I(out)也會提供給外部負載。
穩壓電路13耦接至驅動電路11與回饋電路12。穩壓電路13可接收電壓V(fb)。特別是，穩壓電路13可根據電壓V(fb)來控制驅動電路11調整電壓V(out)。例如，穩壓電路13可根據電壓V(fb)來監測電壓V(out)的變化並嘗試克服此變化而使電壓V(out)回復至穩定狀態。例如，響應於電壓V(out)的電壓值下降，穩壓電路13可控制驅動電路11調整電壓V(out)，使電壓V(out)回復至穩定狀態(例如使電壓V(out)的電壓值拉升至預設值)。或者，響應於電壓V(out)的電壓值上升，穩壓電路13同樣可控制驅動電路11調整電壓V(out)，使電壓V(out)回復至穩定狀態(例如使電壓V(out)的電壓值下降至預設值)。
在一範例實施例中，穩壓電路13可根據電壓V(fb)產生電壓(亦稱為控制電壓)V(d)。例如，電壓V(d)可產生於穩壓電路13的輸出端。電壓V(d)可影響驅動電路11的驅動電壓。例如，電壓V(d)可正相關於驅動電路11的驅動電壓。因此，透過調整電壓V(d)，驅動電路11所輸出的電壓V(out)可被同步調整。
補償電路14可經由開關電路15耦接至穩壓電路13。補償電路14可用以對穩壓電路13的輸出進行補償。例如，補償電路14可經由開關電路15耦接至穩壓電路13的輸出端並對穩壓電路13的輸出進行高頻補償。
開關電路15耦接至驅動電路11、穩壓電路13及補償電路14。開關電路15可同步接收電壓V(d)與V(out)。開關電路15可根據開關電路15的輸入偏壓來啟動或關閉補償電路14。特別是，此輸入偏壓可受電壓V(d)與V(out)影響。例如，開關電路15的輸入偏壓可等於或正相關於電壓V(d)與V(out)之間的電壓差。亦即，若電壓V(d)與V(out)之間的電壓差越大，則表示開關電路15的輸入偏壓也越大。在一範例實施例中，開關電路15可根據所述輸入偏壓將補償電路14導通至穩壓電路13的輸出端，以啟動補償電路14。或者，在一範例實施例中，開關電路15也可根據所述輸入偏壓將補償電路14從穩壓電路13的輸出端斷開，以關閉補償電路14。
在一範例實施例中，穩壓電路模組10可運作於重載(heavy-load)模式與輕載(light-load)模式的其中之一。在重載模式下，開關電路15可啟動補償電路14。例如，在重載模式下，開關電路15可將補償電路14導通至穩壓電路13的輸出端。響應於補償電路14被導通至穩壓電路13的輸出端(即補償電路14被啟動)，補償電路14可對穩壓電路13的輸出進行高頻補償。此外，在輕載模式下，開關電路15可將補償電路14從穩壓電路13的輸出端斷開。響應於補償電路14被從穩壓電路13的輸出端斷開(即補償電路14被關閉)，補償電路14停止對穩壓電路13的輸出進行補償。
在一範例實施例中，當外部負載相對較大(即電流I(out)的電流值增加)時，表示穩壓電路模組10當前是操作在重載模式。相對的，當外部負載相對較小(即電流I(out)的電流值減少)時，表示穩壓電路模組10當前是操作在輕載模式。在一範例實施例中，在重載模式下由補償電路14對穩壓電路13的輸出進行高頻補償，可優化穩壓電路13的高頻響應。但是，在輕載模式下由補償電路14對穩壓電路13的輸出進行補償，則可能會讓穩壓電路13的高頻響應更糟糕。因此，在一範例實施例中，透過動態地啟動或關閉補償電路14，無論當前穩壓電路模組10是操作在重載模式或輕載模式，皆可有效優化(或至少維持)穩壓電路13的高頻響應。
在一範例實施例中，電壓V(fb)可將外部負載的負載狀況回饋給穩壓電路13，進而影響開關電路15的輸入偏壓。在一範例實施例中，開關電路15可根據所述輸入偏壓是否符合臨界條件，來啟動或關閉啟動補償電路14。例如，響應於所述輸入偏壓符合臨界條件，開關電路15可啟動補償電路14。此外，響應於所述輸入偏壓不符合所述臨界條件，開關電路15可關閉補償電路14。
在一範例實施例中，在重載模式下，電流I(out)的電流值增加。此時，根據電壓V(fb)的變化，開關電路15的輸入偏壓會符合臨界條件(即電壓V(d)與V(out)之間的電壓差大於臨界值)。響應於所述輸入偏壓符合臨界條件，開關電路15可啟動補償電路14。反之，在輕載模式下，電流I(out)的電流值減少。此時，根據電壓V(fb)的變化，開關電路15的輸入偏壓不符合臨界條件(即電壓V(d)與V(out)之間的電壓差不大於臨界值)。響應於所述輸入偏壓不符合臨界條件，開關電路15可關閉補償電路14。
從另一角度而言，在重載模式下，響應於電壓V(d)與V(out)之間的電壓差大於臨界值，補償電路14會被耦接至驅動電路11與穩壓電路13之間的訊號傳遞路徑上。因此，在重載模式下，驅動電路11的驅動電壓可同時受穩壓電路13與補償電路14控制。然而，在輕載模式下，響應於電壓V(d)與V(out)之間的電壓差不大於臨界值，補償電路14被從驅動電路11與穩壓電路13之間的訊號傳遞路徑上斷開。因此，在輕載模式下，驅動電路11的驅動電壓可受穩壓電路13控制但不受補償電路14控制。
圖2是根據本發明的範例實施例中所繪示的在穩壓電路模組中啟動補償電路的示意圖。
請參照圖2，在重載模式下，開關電路15可將補償電路14導通至穩壓電路13的輸出端。藉此，補償電路14可補償穩壓電路13的高頻響應。補償後的電壓V(d)可被傳送至驅動電路11，以控制驅動電路11調整(或維持)輸出電壓V(out)。
圖3是根據本發明的範例實施例中所繪示的在穩壓電路模組中關閉補償電路的示意圖。
請參照圖3，在輕載模式下，開關電路15可將補償電路14從穩壓電路13的輸出端斷開。在斷開補償電路14後，補償電路14將無法對穩壓電路13的輸出(即電壓V(d))進行補償。此時，未經補償電路14補償的電壓V(d)可被傳送至驅動電路11，以控制驅動電路11調整(或維持)輸出電壓V(out)。
圖4是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。
請參照圖4，穩壓電路模組40可包括圖1的穩壓電路模組10。驅動電路11可包括訊號放大器401與電晶體元件402。電晶體元件402可包括N型金氧半場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor, N MOSFET)或其他類型的電晶體。電晶體元件402的汲極(D)可耦接至電壓V(in)。電晶體元件402的源極(S)可耦接至電壓V(out)。訊號放大器401可耦接至電晶體元件402的閘極(G)。因此，電壓V(d)可經過訊號放大器401放大後傳送至電晶體元件402的閘極(G)。電晶體元件402可受閘極(G)的電壓(即驅動電壓)控制而根據電壓V(in)產生電壓V(out)。特別是，閘極(G)的電壓(即驅動電壓)可用以控制或調整電壓V(out)的電壓值。此外，阻抗元件R(1)與電容元件C(1)可耦接至驅動電路11的輸出端。例如，阻抗元件R(1)與電容元件C(1)可分別包括圖1的阻抗元件R與電容元件C，在此不多加贅述。須注意的是，一般來說，驅動電路11的輸出端與外部負載之間可串接一或多個串聯電阻。然而，如圖4所示，驅動電路11的輸出端未耦接至任何串聯電阻。藉此，可增加穩壓電路模組40的泛用性。
回饋電路12可包括阻抗元件R(2)與R(3)。阻抗元件R(2)與R(3)可相互串接以形成分壓電路。此分壓電路可根據電壓V(out)產生電壓V(fb)。電壓V(fb)的電壓值可正相關於電壓V(out)的電壓值。同時，電壓V(fb)可反映電流I(out)的變化及/或當前穩壓電路模組40的負載狀況。
穩壓電路13可包括誤差放大器411、訊號放大器412、阻抗元件R(4)、阻抗元件R(5)、電容元件C(2)及電容元件C(3)。誤差放大器411可接收電壓V(fb)與電壓(亦稱為參考電壓)V(ref)。誤差放大器411可比較電壓V(ref)與V(fb)並根據比較結果產生電壓V(d)，進而透過電壓V(d)來調整電壓V(out)。訊號放大器412、阻抗元件R(5)及電容元件C(3)可耦接至誤差放大器411的輸出端與驅動電路11的輸出端之間(或電壓V(out)與V(d)之間)，以在驅動電路11與穩壓電路13之間形成另一條訊號回饋通道。此訊號回饋通道可用以補償穩壓電路13的低頻響應。此外，阻抗元件R(4)與電容元件C(2)耦接至誤差放大器411的輸出端(或電壓V(d))。
補償電路14包括阻抗元件R(Z)與電容元件C(Z)。阻抗元件R(Z)與電容元件C(Z)相互串接以形成頻率補償電路。例如，阻抗元件R(Z)可串接在開關電路15與電容元件C(Z)之間。藉此，補償電路14可用以對誤差放大器411的輸出(即電壓V(d))進行高頻補償。
開關電路15包括電晶體元件421。電晶體元件421可包括P型金氧半場效電晶體(P MOSFET)或其他類型的電晶體。電晶體元件421的源極(S)(亦稱為第一端)可耦接至誤差放大器411的輸出端(或電壓V(d))。電晶體元件421的汲極(D)(亦稱為第二端)可耦接至補償電路14(或阻抗元件R(Z))。電晶體元件421的閘極(G)(亦稱為第三端)可耦接至驅動電路11的輸出端(或電壓V(out))。藉此，電晶體元件421可根據電壓V(d)與V(out)之間的電壓差來啟動或關閉補償電路14。
在一範例實施例中，電晶體元件421可根據所述第一端(即源極(S))與所述第三端(即閘極(G))之間的電壓差是否達到臨界值，來啟動或關閉補償電路14。例如，在重載模式下，響應於所述第一端與所述第三端之間的電壓差達到(例如大於)臨界值，電晶體元件421可將補償電路14導通至穩壓電路13(或誤差放大器411)的輸出端，以對電壓V(d)進行補償。或者，在輕載模式下，響應於所述第一端與所述第三端之間的電壓差未達到(例如不大於)所述臨界值，電晶體元件421可將補償電路14從穩壓電路13(或誤差放大器411)的輸出端斷開，以避免穩壓電路13的工作效能受補償電路14影響而下降。
圖5是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。
請參照圖5，穩壓電路模組50可包括圖1的穩壓電路模組10。驅動電路11可包括訊號放大器501與電晶體元件502。訊號放大器501與電晶體元件502可相同或相似於圖4的訊號放大器401與電晶體元件402。電壓V(d)可經過訊號放大器501放大後傳送至電晶體元件502的閘極(G)。電晶體元件502可受閘極(G)的電壓(即驅動電壓)控制而根據電壓V(in)產生電壓V(out)。阻抗元件R(1)與電容元件C(1)可耦接至驅動電路11的輸出端。此外，回饋電路12可包括阻抗元件R(2)與R(3)以根據電壓V(out)產生電壓V(fb)。須注意的是，類似於圖4的範例實施例，在圖5的範例實施例中，驅動電路11的輸出端同樣未耦接至任何串聯電阻。藉此，可增加穩壓電路模組50的泛用性。
穩壓電路13可包括誤差放大器511、阻抗元件R(4)及電容元件C(2)。誤差放大器511可比較電壓V(ref)與V(fb)並根據比較結果產生電壓V(d)，進而透過電壓V(d)來調整電壓V(out)。阻抗元件R(4)可串接於誤差放大器511的輸出端與驅動電路11之間。電容元件C(2)可耦接至阻抗元件R(4)與驅動電路11之間。此外，補償電路14可包括阻抗元件R(Z)與電容元件C(Z)以形成頻率補償電路。
開關電路15包括電晶體元件521。電晶體元件521可相同或相似於圖4的電晶體元件421。亦即，電晶體元件521可根據電壓V(d)與V(out)之間的電壓差來啟動或關閉補償電路14。例如，在重載模式下，響應於電壓V(d)與V(out)之間的電壓差達到(例如大於)臨界值，電晶體元件521可將補償電路14導通至穩壓電路13(或誤差放大器511)的輸出端，以對電壓V(d)進行補償。此外，在輕載模式下，響應於電壓V(d)與V(out)之間的電壓差未達(例如不大於)所述臨界值，電晶體元件521可將補償電路14從穩壓電路13(或誤差放大器511)的輸出端斷開，以避免穩壓電路13的工作效能受補償電路14影響而下降。
須注意的是，在圖1至圖4的範例實施例中，各個電子電路(或電子元件)相互間的耦接關係皆可根據實務需求調整，本發明不加以限制。或者，更多有用的電子電路(或電子元件)亦可被適當地加入至穩壓電路模組10、40或50中或者用以取代穩壓電路模組10、40或50中特定的電子電路(或電子元件)，本發明不加以限制。
在一範例實施例中，圖1的穩壓電路模組10、圖4的穩壓電路模組40或圖5的穩壓電路模組50可設置記憶體儲存裝置中。或者，在一範例實施例中，圖1的穩壓電路模組10、圖4的穩壓電路模組40或圖5的穩壓電路模組50亦可設置其他類型的電子裝置中。
圖6是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。
請參照圖6，記憶體儲存裝置60包括連接介面單元61、記憶體控制電路單元62、可複寫式非揮發性記憶體模組63及穩壓電路模組64。
連接介面單元61用以將記憶體儲存裝置60耦接主機系統。記憶體儲存裝置60可經由連接介面單元61與主機系統通訊。在一範例實施例中，連接介面單元61是相容於高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準。在一範例實施例中，連接介面單元61亦可以是符合序列先進附件(Serial Advanced Technology Attachment, SATA)標準、並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元61可與記憶體控制電路單元62封裝在一個晶片中，或者連接介面單元61是佈設於一包含記憶體控制電路單元62之晶片外。
記憶體控制電路單元62耦接至連接介面單元61與可複寫式非揮發性記憶體模組63。記憶體控制電路單元62用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統的指令在可複寫式非揮發性記憶體模組63中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組63用以儲存主機系統所寫入之資料。可複寫式非揮發性記憶體模組63可包括單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell, TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell, QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組63中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組63中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在一範例實施例中，可複寫式非揮發性記憶體模組63的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit, LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit, MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在一範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁(page)或是實體扇(sector)。若實體程式化單元為實體頁，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在一範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
穩壓電路模組64可包括圖1的穩壓電路模組10、圖4的穩壓電路模組40或圖5的穩壓電路模組50。穩壓電路模組64可設置於記憶體儲存裝置60內部並耦接至連接介面單元61、記憶體控制電路單元62及可複寫式非揮發性記憶體模組63的至少其中之一，以執行相關的穩壓操作。或者，穩壓電路模組64亦可設置於連接介面單元61、記憶體控制電路單元62及可複寫式非揮發性記憶體模組63的至少其中之一內部。穩壓電路模組64的實施細節請參照圖1至圖5的範例實施例，在此不重複贅述。
圖7是根據本發明的範例實施例所繪示的電壓控制方法的流程圖。
請參照圖7，在步驟S701中，由驅動電路根據輸入電壓產生輸出電壓。在步驟S702中，根據所述輸出電壓產生回饋電壓。在步驟S703中，由穩壓電路根據所述回饋電壓控制所述驅動電路調整所述輸出電壓。在步驟S704中，由補償電路對所述穩壓電路的輸出進行補償。在步驟S705中，根據開關電路的輸入偏壓啟動或關閉所述補償電路。特別是，所述開關電路的輸入偏壓受所述穩壓電路的輸出影響。
然而，圖7中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖7中各步驟可以實作為多個程式碼或是電路，本案不加以限制。此外，圖7的方法可以搭配以上範例實施例使用，也可以單獨使用，本案不加以限制。
綜上所述，本發明實施例提供的穩壓電路模組、記憶體儲存裝置及電壓控制方法，可在驅動電路根據輸入電壓產生輸出電壓的期間，根據當前的負載狀況(例如為重載或輕載)，動態啟動或關閉可用以對穩壓電路的輸出進行補償的補償電路。藉此，可有效提高穩壓電路模組運作在不同的負載條件下的工作效能。
雖然本案已以實施例揭露如上，然其並非用以限定本案，任何所屬技術領域中具有通常知識者，在不脫離本案的精神和範圍內，當可作些許的更動與潤飾，故本案的保護範圍當視後附的申請專利範圍所界定者為準。
10,40,50,64:穩壓電路模組 11:驅動電路 12:回饋電路 13:穩壓電路 14:補償電路 15:開關電路 V(in),V(out),V(fb),V(d),V(ref):電壓 I(out):電流 R,R(1)~R(5),R(Z):阻抗元件 C,C(1)~C(3),C(Z):電容元件 401,412,501:訊號放大器 411,511:誤差放大器 402,421,502,521:電晶體 60:記憶體儲存裝置 61:連接介面單元 62:記憶體控制電路單元 63:可複寫式非揮發性記憶體模組 S701:步驟(由驅動電路根據輸入電壓產生輸出電壓) S702:步驟(根據所述輸出電壓產生回饋電壓) S703:步驟(由穩壓電路根據所述回饋電壓控制所述驅動電路調整所述輸出電壓) S704:步驟(由補償電路對所述穩壓電路的輸出進行補償) S705:步驟(根據開關電路的輸入偏壓啟動或關閉所述補償電路)
圖1是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。 圖2是根據本發明的範例實施例中所繪示的在穩壓電路模組中啟動補償電路的示意圖。 圖3是根據本發明的範例實施例中所繪示的在穩壓電路模組中關閉補償電路的示意圖。 圖4是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。 圖5是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。 圖6是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。 圖7是根據本發明的範例實施例所繪示的電壓控制方法的流程圖。
10:穩壓電路模組
11:驅動電路
12回饋電路
13:穩壓電路
14:補償電路
15:開關電路
V(in),V(out),V(fb),V(d):電壓
I(out):電流
R:阻抗元件
C:電容元件

Claims (33)

  1. 一種穩壓電路模組，包括： 驅動電路； 回饋電路，耦接至該驅動電路； 穩壓電路，耦接至該驅動電路與該回饋電路； 補償電路；以及 開關電路，耦接至該驅動電路、該穩壓電路及該補償電路， 其中該驅動電路用以根據輸入電壓產生輸出電壓， 該回饋電路用以根據該輸出電壓產生回饋電壓， 該穩壓電路用以根據該回饋電壓控制該驅動電路調整該輸出電壓， 該補償電路用以對該穩壓電路的輸出進行補償，並且 該開關電路用以根據該開關電路的輸入偏壓啟動或關閉該補償電路，且該開關電路的該輸入偏壓受該穩壓電路的該輸出影響。
  2. 如請求項1所述的穩壓電路模組，其中該開關電路根據該開關電路的該輸入偏壓啟動或關閉該補償電路的操作包括： 在重載模式下，啟動該補償電路；以及 在輕載模式下，關閉該補償電路。
  3. 如請求項1所述的穩壓電路模組，其中該開關電路根據該該開關電路的該輸入偏壓啟動或關閉該補償電路的操作包括： 響應於該開關電路的該輸入偏壓符合臨界條件，啟動該補償電路；以及 響應於該開關電路的該輸入偏壓不符合該臨界條件，關閉該補償電路。
  4. 如請求項1所述的穩壓電路模組，其中該開關電路根據該開關電路的該輸入偏壓啟動或關閉該補償電路的操作包括： 在重載模式下，將該補償電路導通至該穩壓電路的輸出端；以及 在輕載模式下，將該補償電路從該穩壓電路的該輸出端斷開。
  5. 如請求項1所述的穩壓電路模組，其中在重載模式下，該驅動電路的驅動電壓同時受該穩壓電路與該補償電路控制，並且 在輕載模式下，該驅動電路的驅動電壓受該穩壓電路控制且不受該補償電路控制。
  6. 如請求項1所述的穩壓電路模組，其中該開關電路包括電晶體元件，該電晶體元件的第一端耦接至該穩壓電路的輸出端，該電晶體元件的第二端耦接至該補償電路，且該電晶體元件的第三端耦接至該輸出電壓。
  7. 如請求項6所述的穩壓電路模組，其中該開關電路根據該開關電路的該輸入偏壓啟動或關閉該補償電路的操作包括： 根據該第一端與該第三端之間的電壓差是否達到臨界值，啟動或關閉該補償電路。
  8. 如請求項6所述的穩壓電路模組，其中該電晶體元件包括P型金氧半場效電晶體。
  9. 如請求項1所述的穩壓電路模組，其中該穩壓電路包括誤差放大器，並且 該誤差放大器用以比較參考電壓與該回饋電壓並根據比較結果調整該輸出電壓。
  10. 如請求項9所述的穩壓電路模組，其中該補償電路用以補償該穩壓電路的高頻響應， 該穩壓電路更包括訊號放大器，該訊號放大器耦接在該驅動電路的輸出端與該誤差放大器的輸出端之間，並且 該訊號放大器用以補償該穩壓電路的低頻響應。
  11. 如請求項1所述的穩壓電路模組，其中該補償電路包括阻抗元件與電容元件，且該阻抗元件串接在該開關電路與該電容元件之間。
  12. 一種記憶體儲存裝置，包括： 連接介面單元，用以耦接至主機系統； 可複寫式非揮發性記憶體模組； 記憶體控制電路單元；以及 穩壓電路模組，耦接至該連接介面單元、該可複寫式非揮發性記憶體模組及該記憶體控制電路單元的至少其中之一， 其中該穩壓電路模組用以： 由驅動電路根據輸入電壓產生輸出電壓； 根據該輸出電壓產生回饋電壓； 由穩壓電路根據該回饋電壓控制該驅動電路調整該輸出電壓； 由補償電路對該穩壓電路的輸出進行補償；以及 根據開關電路的輸入偏壓啟動或關閉該補償電路，且該開關電路的該輸入偏壓受該穩壓電路的該輸出影響。
  13. 如請求項12所述的記憶體儲存裝置，其中該穩壓電路模組根據該開關電路的該輸入偏壓啟動或關閉該補償電路的操作包括： 在重載模式下，啟動該補償電路；以及 在輕載模式下，關閉該補償電路。
  14. 如請求項12所述的記憶體儲存裝置，其中該穩壓電路模組根據該開關電路的該輸入偏壓啟動或關閉該補償電路的操作包括： 響應於該開關電路的該輸入偏壓符合臨界條件，啟動該補償電路；以及 響應於該開關電路的該輸入偏壓不符合該臨界條件，關閉該補償電路。
  15. 如請求項12所述的記憶體儲存裝置，其中該穩壓電路模組根據該開關電路的該輸入偏壓啟動或關閉該補償電路的操作包括： 在重載模式下，將該補償電路導通至該穩壓電路的輸出端；以及 在輕載模式下，將該補償電路從該穩壓電路的該輸出端斷開。
  16. 如請求項12所述的記憶體儲存裝置，其中在重載模式下，該驅動電路的驅動電壓同時受該穩壓電路與該補償電路控制，並且 在輕載模式下，該驅動電路的驅動電壓受該穩壓電路控制且不受該補償電路控制。
  17. 如請求項12所述的記憶體儲存裝置，其中該穩壓電路模組包括該開關電路，該開關電路用以根據該開關電路的該輸入偏壓啟動或關閉該補償電路， 該開關電路包括電晶體元件，該電晶體元件的第一端耦接至該穩壓電路的輸出端，該電晶體元件的第二端耦接至該補償電路，且該電晶體元件的第三端耦接至該輸出電壓。
  18. 如請求項17所述的記憶體儲存裝置，其中該開關電路根據該開關電路的該輸入偏壓啟動或關閉該補償電路的操作包括： 由該電晶體元件根據該第一端與該第三端之間的電壓差是否達到臨界值，啟動或關閉該補償電路。
  19. 如請求項17所述的記憶體儲存裝置，其中該電晶體元件包括P型金氧半場效電晶體。
  20. 如請求項12所述的記憶體儲存裝置，其中該穩壓電路包括誤差放大器，並且 該誤差放大器用以比較參考電壓與該回饋電壓並根據比較結果調整該輸出電壓。
  21. 如請求項12所述的記憶體儲存裝置，其中該補償電路用以補償該穩壓電路的高頻響應， 該穩壓電路更包括訊號放大器，該訊號放大器耦接在該驅動電路的輸出端與該誤差放大器的輸出端之間，並且 該訊號放大器用以補償該穩壓電路的低頻響應。
  22. 如請求項12所述的記憶體儲存裝置，其中該補償電路包括阻抗元件與電容元件，且該阻抗元件串接在該開關電路與該電容元件之間。
  23. 一種電壓控制方法，用於記憶體儲存裝置，該電壓控制方法包括： 由驅動電路根據輸入電壓產生輸出電壓； 根據該輸出電壓產生回饋電壓； 由穩壓電路根據該回饋電壓控制該驅動電路調整該輸出電壓； 由補償電路對該穩壓電路的輸出進行補償；以及 根據開關電路的輸入偏壓啟動或關閉該補償電路，且該開關電路的該輸入偏壓受該穩壓電路的該輸出影響。
  24. 如請求項23所述的電壓控制方法，其中根據該開關電路的該輸入偏壓啟動或關閉該補償電路的步驟包括： 在重載模式下，啟動該補償電路；以及 在輕載模式下，關閉該補償電路。
  25. 如請求項23所述的電壓控制方法，其中根據該開關電路的該輸入偏壓啟動或關閉該補償電路的步驟包括： 響應於該開關電路的該輸入偏壓符合臨界條件，啟動該補償電路；以及 響應於該開關電路的該輸入偏壓不符合該臨界條件，關閉該補償電路。
  26. 如請求項23所述的電壓控制方法，其中根據該輸出電壓啟動或關閉該補償電路的步驟包括： 在重載模式下，將該補償電路導通至該穩壓電路的輸出端；以及 在輕載模式下，將該補償電路從該穩壓電路的該輸出端斷開。
  27. 如請求項23所述的電壓控制方法，其中在重載模式下，該驅動電路的驅動電壓同時受該穩壓電路與該補償電路控制，並且 在輕載模式下，該驅動電路的驅動電壓受該穩壓電路控制且不受該補償電路控制。
  28. 如請求項23所述的電壓控制方法，其中該記憶體儲存裝置包括該開關電路，該開關電路用以根據該開關電路的該輸入偏壓啟動或關閉該補償電路， 該開關電路包括電晶體元件，該電晶體元件的第一端耦接至該穩壓電路的輸出端，該電晶體元件的第二端耦接至該補償電路，且該電晶體元件的第三端耦接至該輸出電壓。
  29. 如請求項28所述的電壓控制方法，其中根據該開關電路的該輸入偏壓啟動或關閉該補償電路的步驟包括： 由該電晶體元件根據該第一端與該第三端之間的電壓差是否達到臨界值，啟動或關閉該補償電路。
  30. 如請求項28所述的電壓控制方法，其中該電晶體元件包括P型金氧半場效電晶體。
  31. 如請求項23所述的電壓控制方法，其中由該穩壓電路根據該回饋電壓控制該驅動電路調整該輸出電壓的步驟包括： 比較參考電壓與該回饋電壓並根據比較結果調整該輸出電壓。
  32. 如請求項23所述的電壓控制方法，其中該補償電路用以補償該穩壓電路的高頻響應，且該電壓控制方法更包括： 由訊號放大器補償該穩壓電路的低頻響應，其中該訊號放大器耦接至該驅動電路的輸出端與該穩壓電路的輸出端之間。
  33. 如請求項23所述的電壓控制方法，其中該補償電路包括阻抗元件與電容元件，且該阻抗元件串接在該開關電路與該電容元件之間。
TW111139459A 2022-10-18 2022-10-18 穩壓電路模組、記憶體儲存裝置及電壓控制方法 TWI830445B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111139459A TWI830445B (zh) 2022-10-18 2022-10-18 穩壓電路模組、記憶體儲存裝置及電壓控制方法
US18/079,900 US20240126313A1 (en) 2022-10-18 2022-12-13 Regulator circuit module, memory storage device and voltage control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111139459A TWI830445B (zh) 2022-10-18 2022-10-18 穩壓電路模組、記憶體儲存裝置及電壓控制方法

Publications (2)

Publication Number Publication Date
TWI830445B true TWI830445B (zh) 2024-01-21
TW202418028A TW202418028A (zh) 2024-05-01

Family

ID=90459216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111139459A TWI830445B (zh) 2022-10-18 2022-10-18 穩壓電路模組、記憶體儲存裝置及電壓控制方法

Country Status (2)

Country Link
US (1) US20240126313A1 (zh)
TW (1) TWI830445B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201619732A (zh) * 2014-11-24 2016-06-01 華邦電子股份有限公司 汲極穩壓器
TW201734694A (zh) * 2016-03-31 2017-10-01 瑞昱半導體股份有限公司 穩壓器
US20220147085A1 (en) * 2020-11-09 2022-05-12 Ali Corporation Voltage regulator
US20220147080A1 (en) * 2020-11-09 2022-05-12 Ali Corporation Voltage regulator
US20220197321A1 (en) * 2020-12-19 2022-06-23 Intel Corporation Dual loop voltage regulator

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600299B2 (en) * 2001-12-19 2003-07-29 Texas Instruments Incorporated Miller compensated NMOS low drop-out voltage regulator using variable gain stage
US7268524B2 (en) * 2004-07-15 2007-09-11 Freescale Semiconductor, Inc. Voltage regulator with adaptive frequency compensation
US7106032B2 (en) * 2005-02-03 2006-09-12 Aimtron Technology Corp. Linear voltage regulator with selectable light and heavy load paths
US7589507B2 (en) * 2005-12-30 2009-09-15 St-Ericsson Sa Low dropout regulator with stability compensation
CN106557106B (zh) * 2015-09-30 2018-06-26 意法半导体(中国)投资有限公司 用于调节器电路的补偿网络
EP3872973B1 (en) * 2019-12-26 2022-09-21 Shenzhen Goodix Technology Co., Ltd. Regulator and chip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201619732A (zh) * 2014-11-24 2016-06-01 華邦電子股份有限公司 汲極穩壓器
TW201734694A (zh) * 2016-03-31 2017-10-01 瑞昱半導體股份有限公司 穩壓器
US20220147085A1 (en) * 2020-11-09 2022-05-12 Ali Corporation Voltage regulator
US20220147080A1 (en) * 2020-11-09 2022-05-12 Ali Corporation Voltage regulator
US20220197321A1 (en) * 2020-12-19 2022-06-23 Intel Corporation Dual loop voltage regulator

Also Published As

Publication number Publication date
US20240126313A1 (en) 2024-04-18
TW202418028A (zh) 2024-05-01

Similar Documents

Publication Publication Date Title
US9164836B2 (en) Cycling endurance extending for memory cells of a non-volatile memory array
CN106340318B (zh) 上电复位电路和包括其的半导体存储器件
US10998058B2 (en) Adjustment circuit for partitioned memory block
US9496041B2 (en) Memory programming method, memory control circuit unit and memory storage device
US11024345B2 (en) Power management integrated circuit load switch driver with dynamic biasing
KR101728586B1 (ko) 인에이블 회로를 구비하는 디바이스 및 시스템
US20210074336A1 (en) Memory system and power supply circuit
TWI634408B (zh) 參考電壓產生電路、記憶體儲存裝置及參考電壓產生方法
TWI830445B (zh) 穩壓電路模組、記憶體儲存裝置及電壓控制方法
CN113852042B (zh) 过电流保护电路、存储器存储装置及过电流保护方法
CN115437445B (zh) 稳压电路模块、存储器存储装置及电压控制方法
TWI833381B (zh) 穩壓電路模組、記憶體儲存裝置及電壓控制方法
CN107545918B (zh) 存储器控制电路单元与存储装置及参考电压产生方法
US20240264620A1 (en) Regulator circuit module, memory storage device, and voltage control method
CN115437444B (zh) 稳压电路模块、存储器存储装置及电压控制方法
WO2021021574A1 (en) Capacitor-based power converter
CN108399933B (zh) 参考电压产生电路、存储器储存装置及参考电压产生方法
TWI802054B (zh) 過電流保護電路、記憶體儲存裝置及過電流保護方法
TW202433220A (zh) 穩壓電路模組、記憶體儲存裝置及電壓控制方法
CN111949321A (zh) 固件码执行方法、存储器存储装置及存储器控制电路单元
CN115933796A (zh) 稳压电路模块、存储器存储装置及电压控制方法
JP2006216147A (ja) 不揮発性メモリ回路
US11869603B2 (en) Voltage regulation
US10789999B1 (en) Spread spectrum clock generator, memory storage device and signal generation method
US20220051748A1 (en) Execution method of firmware code, memory storage device and memory control circuit unit