TW201619732A - 汲極穩壓器 - Google Patents

汲極穩壓器 Download PDF

Info

Publication number
TW201619732A
TW201619732A TW104118090A TW104118090A TW201619732A TW 201619732 A TW201619732 A TW 201619732A TW 104118090 A TW104118090 A TW 104118090A TW 104118090 A TW104118090 A TW 104118090A TW 201619732 A TW201619732 A TW 201619732A
Authority
TW
Taiwan
Prior art keywords
voltage
current
coupled
gate
node
Prior art date
Application number
TW104118090A
Other languages
English (en)
Other versions
TWI537701B (zh
Inventor
科穎 黃
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW201619732A publication Critical patent/TW201619732A/zh
Application granted granted Critical
Publication of TWI537701B publication Critical patent/TWI537701B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一汲極穩壓器，適用於非或閘快閃式記憶體，包括泵源、通過電晶體、分壓電路、垂直路徑閘、放大器以及電流偵測器。泵源將供應電壓升壓至高電壓，通過電晶體耦接於高電壓以及位元線之間，通過電晶體係由控制信號控制而於位元線產生位元線電壓。分壓電路將位元線電壓除上除數而於回授節點產生回授電壓，垂直路徑閘耦接於位元線以及所選擇的單元之間，並以汲極電壓偏壓所選擇的單元。放大器接收高電壓且比較回授電壓以及參考電壓而產生控制信號。電流偵測器偵測流經垂直路徑閘之編程電流，而產生偵測信號至回授節點以將汲極電壓保持定值。

Description

汲極穩壓器
本發明係有關於用於非或閘快閃式記憶體之一種汲極穩壓器，特別係有關於提供固定輸出電壓之一種汲極穩壓器，用以有效率地編程非或閘快閃式記憶體之所選擇的單元。
記憶體裝置通常都位於電腦或其他電子裝置之內部、半導體或積體電路中，現今具有許多不同類型的記憶體，包括隨機存取記憶體(random-access memory)、唯讀記憶體(read-only memory)、動態隨即存取記憶體(dynamic random-access memory)、同步動態隨機存取記憶體(synchronous dynamic random-access memory)及快閃記憶體。
快閃記憶體裝置已經發展成為廣泛運用於電子應用之非揮發性記憶體之普遍來源，快閃式記憶體裝置通常使用單一電晶體之記憶體單元，單一電晶體之記憶體單元提供高記憶體密度、高穩定度以及低功率損耗。快閃式記憶體之常見用途包括個人電腦、個人數位助理、數位相機以及蜂巢式行動電話。編程碼以及系統資料，如基本輸入輸出系統，通常皆儲存於快閃式記憶體裝置，以供個人電腦系統使用。
當電子系統以及軟體變得更佳複雜時，便需要額外的記憶體容量。然而，當快閃式記憶體裝置之大小增加時，編程快閃式記憶體所需的時間以及功率損耗也隨之增加，而這 樣的情況卻降低了系統效能。
非或閘類型之快閃式記憶體裝置通常使用通道熱電子(CHE)方法來編程。通道熱電子方法涉及位元線上之大電流，且該大電流通過被編程之單元的汲極以及源極。該位元線電流也包括位於相同位元線上之所有其他應處於不導通狀態卻依然漏些許電流之單元的寄生電流，這些漏電流增加了自位元線電荷泵所抽取之整體電流，也增加了位元線上因額外的電阻電位降所造成之電壓降，這使得編程的效率降低。
基於以上所述的理由，在本領域中有必要對快閃記憶體之電晶體更有效率地編程。
有鑑於此，本發明提出一種汲極穩壓器，適用於一非或閘快閃式記憶體，包括：一泵源、一通過電晶體、一分壓電路、一垂直路徑閘、一放大器以及一電流偵測器。上述泵源用以將一供應電壓升壓至位於一高電壓節點之一高電壓，上述通過電晶體，耦接於上述高電壓節點以及一位元線之間，其中上述通過電晶體係由一控制信號所控制而於上述位元線產生一位元線電壓。上述分壓電路將上述位元線電壓除上一除數而於一回授節點產生一回授電壓，上述垂直路徑閘耦接於上述位元線以及上述非或閘快閃式記憶體之一所選擇的單元之間，並且以一汲極電壓偏壓上述所選擇的單元，上述放大器接收上述高電壓且比較上述回授電壓以及一參考電壓而產生上述控制信號，上述電流偵測器偵測流經上述垂直路徑閘之一編程電流而產生一偵測信號至上述回授節點以將上述汲極電壓 保持定值。
根據本發明之一實施例，上述分壓電路包括：一第一電阻單元以及一第二電阻單元。上述第一電阻單元包括一第一電阻值，並且耦接於上述位元線以及上述回授節點之間。上述第二電阻單元，包括一第二電阻值，並且耦接於上述回授節點以及一接地端之間，其中上述除數係為上述第二電阻值除上上述第一電阻值以及上述第二電阻值之總和。
根據本發明之一實施例，上述垂直路徑閘係為一欄解碼器，上述欄解碼器係用以選擇上述位元線。
根據本發明之一實施例，上述通過電晶體係為一第一N型電晶體，其中上述電流偵測器包括：一第二N型電晶體以及一電流鏡。上述第二N型電晶體包括耦接至上述控制信號之閘極端、耦接至上述位元線之汲極端以及源極端。上述電流鏡包括一電流吸入節點以及一電流參考節點，其中上述電流吸入節點抽取一吸入電流，上述電流參考節點抽取一參考電流，其中上述電流吸入節點係耦接至上述回授節點，上述電流參考節點係耦接至上述第二N型電晶體之源極端，其中上述吸入電流係為上述參考電流乘上一既定數字。
根據本發明之一實施例，上述電流鏡包括：一第一P型電晶體、一第三N型電晶體以及一第四N型電晶體。上述第一P型電晶體包括接收一偏壓電壓之閘極端、汲極端以及耦接至上述第二型電晶體之源極端之源極端。上述第三N型電晶體包括耦接至汲極端之閘極端以及耦接至一接地端之源極端。上述第四N型電晶體包括耦接至上述第三N型電晶體之閘 極端之閘極端、耦接至回授節點之汲極端以及耦接至上述接地端之源極端。
本發明更提出一種汲極穩壓器，適用於一非或閘快閃式記憶體，包括：一泵源、一通過電晶體、一分壓電路、一垂直路徑閘、一放大器以及一電流偵測器。上述泵源用以將一供應電壓升壓至位於一高電壓節點之一高電壓，上述通過電晶體耦接於上述高電壓節點以及一位元線之間，其中上述通過電晶體係由一控制信號所控制而於上述位元線產生一位元線電壓。上述分壓電路將上述位元線電壓除上一除數而於一回授節點產生一回授電壓。上述垂直路徑閘耦接於上述位元線以及上述非或閘快閃式記憶體之一所選擇的單元之間，並且以一汲極電壓偏壓上述所選擇的單元，其中流經上述垂直路徑閘之一編程電流係由上述通過電晶體之一驅動電壓所決定。上述放大器，接收上述高電壓且比較上述回授電壓以及一參考電壓而產生上述控制信號，上述電流偵測器偵測上述通過電晶體之上述驅動電壓而自上述回授節點抽取一吸入電流至一接地端。
根據本發明之一實施例，上述分壓電路包括：一第一電阻單元以及一第二電阻單元。上述第一電阻單元包括一第一電阻值，並且耦接於上述位元線以及上述回授節點之間。上述第二電阻單元，包括一第二電阻值，並且耦接於上述回授節點以及一接地端之間，其中上述除數係為上述第二電阻值除上上述第一電阻值以及上述第二電阻值之總和。
根據本發明之一實施例，上述垂直路徑閘係為一欄解碼器，上述欄解碼器係用以選擇上述位元線。
根據本發明之一實施例，上述通過電晶體係為一第一N型電晶體，其中上述電流偵測器包括：一第二N型電晶體以及一電流鏡。上述第二N型電晶體包括耦接至上述控制信號之閘極端、耦接至上述位元線之汲極端以及源極端。上述電流鏡包括一電流吸入節點以及一電流參考節點，其中上述電流吸入節點抽取一吸入電流，上述電流參考節點抽取一參考電流，其中上述電流吸入節點係耦接至上述回授節點，上述電流參考節點係耦接至上述第二N型電晶體之源極端，其中上述吸入電流係為上述參考電流乘上一既定數字。
根據本發明之一實施例，上述電流鏡包括：一第一P型電晶體、一第三N型電晶體以及一第四N型電晶體。上述第一P型電晶體包括接收一偏壓電壓之閘極端、汲極端及耦接至上述第二型電晶體源極端之源極端。上述第三N型電晶體包括耦接至汲極端之閘極端以及耦接至一接地端之源極端。上述第四N型電晶體包括耦接至上述第三N型電晶體閘極端之閘極端、耦接至回授節點之汲極端及耦接至上述接地端之源極端。
110、210、310、410‧‧‧泵源
120‧‧‧電流模組
130、230、330、430‧‧‧分壓電路
140、240、340、440‧‧‧垂直路徑閘
150、250、350‧‧‧放大器
170、270、370、470‧‧‧非或閘快閃式記憶體
220、320‧‧‧通過電晶體
260、360、460‧‧‧電流偵測器
420‧‧‧N型功率電晶體
431‧‧‧第一二極體連接之P型電晶體
432‧‧‧第二二極體連接之P型電晶體
433‧‧‧第三二極體連接之P型電晶體
434‧‧‧第四二極體連接之P型電晶體
450‧‧‧運算放大器
461‧‧‧第一N型電晶體
462‧‧‧第一P型電晶體
463‧‧‧第二N型電晶體
464‧‧‧第三N型電晶體
510‧‧‧第一多工器
511‧‧‧第一開關
520‧‧‧第二多工器
521‧‧‧第二開關
VCC‧‧‧供應電壓
HV‧‧‧高電壓節點
VHV‧‧‧高電壓
SC‧‧‧控制信號
BL‧‧‧位元線
VBL‧‧‧位元線電壓
DL‧‧‧汲極線
VD‧‧‧汲極電壓
I‧‧‧編程電流
SS‧‧‧偵測信號
FB‧‧‧回授節點
VFB‧‧‧回授電壓
VREF‧‧‧參考電壓
SC‧‧‧控制信號
IS‧‧‧吸入電流
IR‧‧‧參考電流
IA‧‧‧第一電流
IB‧‧‧第二電流
DL2‧‧‧第二汲極線
DL1~DLM‧‧‧汲極線
W2‧‧‧第二字元線
W1~WN‧‧‧字元線
CS‧‧‧共同源極
第1圖係顯示根據本發明之一實施例所述之非或閘快閃式記憶體之汲極穩壓器之方塊圖；第2圖係顯示根據本發明之另一實施例所述之非或閘快閃式記憶體之汲極穩壓器之方塊圖；第3圖係顯示根據本發明之一實施例所述之非或閘快閃式記憶體之汲極穩壓器之方塊圖； 第4圖係顯示根據本發明之一實施例所述之非或閘快閃式記憶體之汲極穩壓器之電路圖；第5圖係顯示根據本發明之第4圖之一實施例所述之欄解碼器之電路圖；以及第6圖係顯示根據本發明之第4圖之非或閘快閃式記憶體之一實施例所述之非或閘快閃式記憶體陣列。
為使本發明之上述目的、特徵和優點能更明顯易懂，特例舉一較佳實施例，並配合圖式，來作詳細說明如下：以下將介紹本發明所述之較佳實施例。本發明提供許多可應用之發明概念，所揭露之特定實施例，僅用於說明達成與運用本發明之特定方式，而不可用以侷限本發明範圍。
第1圖係顯示根據本發明之一實施例所述之非或閘快閃式記憶體之汲極穩壓器之方塊圖。如第1圖所示，汲極穩壓器100包括泵源110、電流模組120、分壓電路130、垂直路徑閘(Y-path gate)140以及放大器150。泵源110用以將供應電壓VCC升壓為位於高電壓節點HV之高電壓VHV。
電流模組120係耦接於高電壓節點HV以及位元線BL之間，且經由控制信號SC所控制而於位元線BL上產生位元線電壓VBL。此外，為了維持汲極線DL之汲極電壓VD為定值以藉由提高位元線BL之位元線電壓VBL而對非或閘快閃式記憶體170之所選擇的單元進行編程之目的，電流模組120也偵測流經垂直路徑閘140之編程電流I，而產生偵測信號SS至回授節點FB。汲極線DL之汲極電壓VD，等於位元線電壓VBL減去位元線 BL以及垂直路徑閘140之寄生電阻R乘上編程電流I，也就是VD=VBL-I×R。偵測編程電流I之方法，將於以下敘述中詳細說明。
分壓電路130用以將位元線BL之位元線電壓VBL分壓而產生回授節點FB之回授電壓VFB。垂直路徑閘140耦接於位元線BL以及非或閘快閃式記憶體170之所選擇的單元之間，並且垂直路徑閘140利用汲極線DL之汲極電壓VD而對所選擇的單元偏壓。接收高電壓VHV之放大器150，比較回授節點FB之回授電壓VFB以及參考電壓VREF而產生控制信號SC。
第2圖係顯示根據本發明之一實施例所述之非或閘快閃式記憶體之汲極穩壓器之方塊圖。如第2圖所示，汲極穩壓器200幾乎與第1圖之汲極穩壓器100相同。在第2圖中，第1圖之電流模組120更包括通過電晶體220以及電流偵測器260，通過電晶體220耦接至高電壓節點HV，且由控制信號SC所控制而產生流經垂直路徑閘240之編程電流I。
電流偵測器260耦接於通過電晶體220以及垂直路徑閘240之間來偵測編程電流I，當電流偵測器260偵測到編程電流I變大時，代表汲極電壓VD會因垂直路徑閘240以及位元線BL之電壓壓降而變小，將導致在對非或閘快閃式記憶體270之所選擇的單元編程時的編程效率低落。為了維持汲極線DL之汲極電壓VD，電流偵測器260輸出偵測信號SS至回授節點FB，用以通知放大器250提高位元線電壓VBL以及汲極電壓VD，使得汲極電壓VD幾乎維持定值。
第3圖係顯示根據本發明之另一實施例所述之非 或閘快閃式記憶體之汲極穩壓器之方塊圖。如第3圖所示，汲極穩壓器300與第2圖之汲極穩壓器200有些許的不同，汲極穩壓器300也包括泵源310、通過電晶體320、分壓電路330、垂直路徑閘340、放大器350以及電流偵測器360，但是電流偵測器360與第2圖之電流偵測器260有些許的差異。
根據本發明之另一實施例，電流偵測器360偵測通過電晶體320之驅動電壓(drive voltage)，而自回授節點FB抽取吸入電流IS至接地端。根據本發明之一實施例，通過電晶體320係為N型電晶體，通過電晶體320之驅動電壓係為閘極至源極之跨壓。根據本發明之另一實施例，通過電晶體320係為P型電晶體，通過電晶體320之驅動電壓也是閘極至源極之跨壓。因為流經垂直路徑閘340之編程電流I係由通過電晶體320所決定，電流偵測器360偵測通過電晶體320之驅動電壓等同於直接偵測流經垂直路徑閘340之編程電流I。
第4圖係顯示根據本發明之一實施例所述之非或閘快閃式記憶體之汲極穩壓器之電路圖。汲極穩壓器400係為第3圖之汲極穩壓器300之一實施例，泵源410將供應電壓VCC升壓至高電壓節點HV之高電壓VHV。根據本發明之一實施例，第3圖之通過電晶體320係由N型功率電晶體420所取代。
分壓電路430包括第一二極體連接之P型電晶體431、第二二極體連接之P型電晶體432、第三二極體連接之P型電晶體433以及第四二極體連接之P型電晶體434。為確保第一電晶體連接之P型電晶體431、第二二極體連接之P型電晶體432、第三二極體連接之P型電晶體433以及第四二極體連接之P 型電晶體434皆為相同元件，其基體端分別耦接至各自源極端。
根據本發明之一實施例，位元線BL之位元線電壓VBL係除以一除數而產生回授電壓VFB。在第4圖之實施例中，除數係為4。然而，除數可由設計者決定而為任意自然數。根據本發明之一實施例，分壓電路330包括具有第一電阻值之第一電阻單元以及具有第二電阻值之第二電阻單元。位元線電壓VBL係乘上第二電阻值對第一電阻值以及第二電阻值之總和的比例，而產生回授電壓VFB。
根據本發明之一實施例，第3圖之放大器350係為接收高電壓VHV之運算放大器450。運算放大器450比較回授節點FB之回授電壓VFB以及參考電壓VREF，而產生控制信號SC。N型功率電晶體420根據控制信號SC以及位元線電壓VBL之電壓差而決定流經垂直路徑閘440之編程電流I，該領域具有通常知識者知道控制信號SC以及位元線電壓VBL之電壓差係稱為N型功率電晶體420之驅動電壓。
電流偵測器460包括第一N型電晶體461、第一P型電晶體462、第二N型電晶體463以及第三N型電晶體464。第一N型電晶體461由控制信號SC所控制，且耦接至位元線BL。第一N型電晶體461根據控制信號SC，而自N型功率電晶體420抽取參考電流IR。第一P型電晶體462係耦接至第一N型電晶體461，且由第一二極體連接之P型電晶體431之閘極端來偏壓。根據本發明之另一實施例，第一型電晶體462可由額外的偏壓電路來偏壓。
第二N型電晶體463以及第三N型電晶體464形成一 電流鏡，第二N型電晶體463係連接為二極體，並且第二N型電晶體463之閘極端係耦接至第三N型電晶體464之閘極端。第三N型電晶體464自回授節點FB抽取吸入電流IS，吸入電流IS對參考電流IR的比例係與第三N型電晶體464對第二N型電晶體463之尺寸的比例。為了方便說明，吸入電流IS對參考電流IR的比例係為1，也就是，吸入電流IS等於參考電流IR。
根據本發明之一實施例，第3圖之垂直路徑閘340係為欄解碼器440。第5圖係顯示根據本發明之第4圖之一實施例所述之欄解碼器之電路圖。如第5圖所示，欄解碼器440包括第一多工器510以及第二多工器520。當要選擇第5圖之第二汲極線DL2時，第一多工器510之第一開關511以及第二多工器520之第二開關521會被施加高電壓VHV，而其他的開關則會被施加0V或是任何負電壓作為反相選擇，因而選擇了所選擇的單元。因此，欄解碼器440在編程時可視為兩個電晶體串接。
第6圖係顯示根據本發明之第4圖之非或閘快閃式記憶體之一實施例所述之非或閘快閃式記憶體陣列。如第6圖所示，非或閘快閃式記憶體470包括M條汲極線DL1~DLM以及N條字元線W1~WN，第6圖之共同源極CS係耦接至接地端。當選擇第二汲極線DL2以及第二字元線W2時，則選擇了所選擇的單元471。根據本發明之一實施例，除了第二字元線W2外之所有字元線接耦接至負電壓，用以降低所選擇之第二汲極線DL2上之未選擇的單元之漏電流。
如上所述，第4圖之欄解碼器440可視為兩個電晶體串接。然而，編程電流I流經欄解碼器440而至選擇的單元 471，使得第4圖之汲極線DL之汲極電壓VD較位元線電壓VBL低了一個壓降，而該壓降係為編程電流I乘上欄解碼器440之兩個電晶體以及位元線之總電阻。
再者，編程電流I的範圍非常廣。根據本發明之一實施例，當所選擇的汲極線之記憶體單元全部都是抹除單元(erase cell)時，編程電流I係為270A而汲極電壓VD係為3.4V。根據本發明之另一實施例，當所選擇的汲極線之記憶體單元全部都是編程單元(program cell)時，編程電流I係為70A而汲極電壓VD係為4.1V。也就是，編程電流I的範圍從70A至270A，而汲極電壓VD的範圍從3.4V至4.1V。根據本發明之一實施例，通常汲極電壓VD係為4V。當汲極電壓VD降低至3.4V時，編程效率絕對是差很多。
當編程電流I增加時，控制信號SC變得更高，並且驅動電壓(N型功率電晶體420之閘極至源極跨壓)也變得更高。第一N型電晶體461偵測控制信號SC而產生參考電流IR。當控制信號SC具有較高的電壓位準時，產生之參考電流IR也隨之增加。根據本發明之一實施例，參考電流IR對吸入電流IS的比率係為1，吸入電流IS等於參考電流IR。
由於第二電流IB流經第一二極體連接之P型電晶體431、第二二極體連接之P型電晶體432以及第三二極體連接之P型電晶體433，因此流經第一二極體連接之P型電晶體431、第二二極體連接之P型電晶體432以及第三二極體連接之P型電晶體433之電流由第一電流IA增加至第一電流IA加上吸入電流IS。假設第一二極體連接之P型電晶體431、第二二極體連接之 P型電晶體432以及第三二極體連接之P型電晶體433之電阻值維持不變，因為在第一二極體連接之P型電晶體431、第二二極體連接之P型電晶體432以及第三二極體連接之P型電晶體433之間具有較高的電壓壓降，使得位元線電壓VBL隨之提升，則流經欄解碼器440之編程電流I造成的電壓壓降即可受到補償。
根據本發明之一實施例，汲極電壓VD係因而由3.4V提升至4V。因此，編程效率的問題能夠利用第4圖之電流偵測器460而得到巨幅的改善。
以上敘述許多實施例的特徵，使所屬技術領域中具有通常知識者能夠清楚理解本說明書的形態。所屬技術領域中具有通常知識者能夠理解其可利用本發明揭示內容為基礎以設計或更動其他製程及結構而完成相同於上述實施例的目的及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解不脫離本發明精神和範圍的等效構造可在不脫離本發明精神和範圍內作任意之更動、替代與潤飾。
210‧‧‧泵源
220‧‧‧通過電晶體
230‧‧‧分壓電路
240‧‧‧垂直路徑閘
250‧‧‧放大器
260‧‧‧電流偵測器
270‧‧‧非或閘快閃式記憶體
VCC‧‧‧供應電壓
HV‧‧‧高電壓節點
SC‧‧‧控制信號
BL‧‧‧位元線
DL‧‧‧汲極線
I‧‧‧編程電流
SS‧‧‧偵測信號
FB‧‧‧回授節點
VREF‧‧‧參考電壓

Claims (10)

  1. 一種汲極穩壓器，適用於一非或閘快閃式記憶體，包括：一泵源，用以將一供應電壓升壓至位於一高電壓節點之一高電壓；一通過電晶體，耦接於上述高電壓節點以及一位元線之間，其中上述通過電晶體係由一控制信號所控制而於上述位元線產生一位元線電壓；一分壓電路，將上述位元線電壓除上一除數而於一回授節點產生一回授電壓；一垂直路徑閘，耦接於上述位元線以及上述非或閘快閃式記憶體之一所選擇的單元之間，並且以一汲極電壓偏壓上述所選擇的單元；一放大器，接收上述高電壓且比較上述回授電壓以及一參考電壓而產生上述控制信號；以及一電流偵測器，偵測流經上述垂直路徑閘之一編程電流而產生一偵測信號至上述回授節點以將上述汲極電壓保持定值。
  2. 如申請專利範圍第1項所述之汲極穩壓器，其中上述分壓電路包括：一第一電阻單元，包括一第一電阻值，並且耦接於上述位元線以及上述回授節點之間；以及一第二電阻單元，包括一第二電阻值，並且耦接於上述回授節點以及一接地端之間，其中上述除數係為上述第二電阻值除上上述第一電阻值以及上述第二電阻值之總和。
  3. 如申請專利範圍第1項所述之汲極穩壓器，其中上述垂直路徑閘係為一欄解碼器，上述欄解碼器係用以選擇上述位元線。
  4. 如申請專利範圍第1項所述之汲極穩壓器，其中上述通過電晶體係為一第一N型電晶體，其中上述電流偵測器包括：一第二N型電晶體，包括耦接至上述控制信號之閘極端、耦接至上述位元線之汲極端以及源極端；以及一電流鏡，包括一電流吸入節點以及一電流參考節點，其中上述電流吸入節點抽取一吸入電流，上述電流參考節點抽取一參考電流，其中上述電流吸入節點係耦接至上述回授節點，上述電流參考節點係耦接至上述第二N型電晶體之源極端，其中上述吸入電流係為上述參考電流乘上一既定數字。
  5. 如申請專利範圍第4項所述之汲極穩壓器，其中上述電流鏡包括：一第一P型電晶體，包括接收一偏壓電壓之閘極端、汲極端以及耦接至上述第二型電晶體之源極端之源極端；一第三N型電晶體，包括耦接至汲極端之閘極端以及耦接至一接地端之源極端；以及一第四N型電晶體，包括耦接至上述第三N型電晶體之閘極端之閘極端、耦接至回授節點之汲極端以及耦接至上述接地端之源極端。
  6. 一種汲極穩壓器，適用於一非或閘快閃式記憶體，包括：一泵源，用以將一供應電壓升壓至位於一高電壓節點之一 高電壓；一通過電晶體，耦接於上述高電壓節點以及一位元線之間，其中上述通過電晶體係由一控制信號所控制而於上述位元線產生一位元線電壓；一分壓電路，將上述位元線電壓除上一除數而於一回授節點產生一回授電壓；一垂直路徑閘，耦接於上述位元線以及上述非或閘快閃式記憶體之一所選擇的單元之間，並且以一汲極電壓偏壓上述所選擇的單元，其中流經上述垂直路徑閘之一編程電流係由上述通過電晶體之一驅動電壓所決定；一放大器，接收上述高電壓且比較上述回授電壓以及一參考電壓而產生上述控制信號；以及一電流偵測器，偵測上述通過電晶體之上述驅動電壓而自上述回授節點抽取一吸入電流至一接地端。
  7. 如申請專利範圍第6項所述之汲極穩壓器，其中上述分壓電路包括：一第一電阻單元，包括一第一電阻值且耦接於上述位元線以及上述回授節點；以及一第二電阻單元，包括一第二電阻值且耦接於上述回授節點以及上述接地端，其中上述除數係為上述第二電阻值除上上述第一電阻值以及上述第二電阻值之總和。
  8. 如申請專利範圍第6項所述之汲極穩壓器，其中上述垂直路徑閘係為一欄解碼器，上述欄解碼器係用以選擇上述位元線。
  9. 如申請專利範圍第6項所述之汲極穩壓器，其中上述通過電晶體係為一第一N型電晶體，其中上述電流偵測器包括：一第二N型電晶體，包括耦接至上述控制信號之閘極端、耦接至上述位元線之汲極端以及源極端；以及一電流鏡，包括一電流吸入節點以及一電流參考節點，其中上述電流吸入節點抽取一吸入電流，上述電流參考節點抽取一參考電流，其中上述電流吸入節點係耦接至上述回授節點，上述電流參考節點係耦接至上述第二N型電晶體之源極端，其中上述吸入電流係為上述參考電流乘上一既定數字。
  10. 如申請專利範圍第9項所述之汲極穩壓器，其中上述電流鏡包括：一第一P型電晶體，包括接收一偏壓電壓之閘極端、汲極端以及耦接至上述第二型電晶體之源極端之源極端；一第三N型電晶體，包括耦接至汲極端之閘極端以及耦接至一接地端之源極端；以及一第四N型電晶體，包括耦接至上述第三N型電晶體之閘極端之閘極端、耦接至回授節點之汲極端以及耦接至上述接地端之源極端。
TW104118090A 2014-11-24 2015-06-04 汲極穩壓器 TWI537701B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/552,107 US9257194B1 (en) 2014-11-24 2014-11-24 Drain regulator for NOR flash memory

Publications (2)

Publication Number Publication Date
TW201619732A true TW201619732A (zh) 2016-06-01
TWI537701B TWI537701B (zh) 2016-06-11

Family

ID=55235657

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104118090A TWI537701B (zh) 2014-11-24 2015-06-04 汲極穩壓器

Country Status (3)

Country Link
US (1) US9257194B1 (zh)
CN (1) CN105632559B (zh)
TW (1) TWI537701B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830445B (zh) * 2022-10-18 2024-01-21 群聯電子股份有限公司 穩壓電路模組、記憶體儲存裝置及電壓控制方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10349161B2 (en) * 2016-10-19 2019-07-09 Fortemedia, Inc. Microphone circuits for canceling out the leakage characteristics of a transducer
US10319449B1 (en) 2017-12-12 2019-06-11 Macronix International Co., Ltd. Memory device and operation method thereof
CN110661425B (zh) * 2018-06-28 2021-07-27 立锜科技股份有限公司 电源供应电路与其中的协定控制电路
TWI744095B (zh) * 2020-11-18 2021-10-21 華邦電子股份有限公司 記憶體電路及記憶體編程方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160440A (en) * 1998-09-25 2000-12-12 Intel Corporation Scaleable charge pump for use with a low voltage power supply
US7085190B2 (en) * 2004-09-16 2006-08-01 Stmicroelectronics, Inc. Variable boost voltage row driver circuit and method, and memory device and system including same
KR100784861B1 (ko) * 2005-10-10 2007-12-14 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 전압 발생회로
KR20070109169A (ko) * 2006-05-10 2007-11-15 주식회사 하이닉스반도체 플래쉬 메모리 소자
KR100787940B1 (ko) * 2006-07-07 2007-12-24 삼성전자주식회사 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치
KR100744014B1 (ko) * 2006-07-31 2007-07-30 삼성전자주식회사 플래시 메모리 장치 및 그것의 멀티 블록 소거 방법
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
KR101435164B1 (ko) * 2008-05-14 2014-09-02 삼성전자주식회사 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830445B (zh) * 2022-10-18 2024-01-21 群聯電子股份有限公司 穩壓電路模組、記憶體儲存裝置及電壓控制方法

Also Published As

Publication number Publication date
TWI537701B (zh) 2016-06-11
CN105632559B (zh) 2019-06-28
US9257194B1 (en) 2016-02-09
CN105632559A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
TWI537701B (zh) 汲極穩壓器
US7504876B1 (en) Substrate bias feedback scheme to reduce chip leakage power
US9171856B2 (en) Bias generator for flash memory and control method thereof
US20070241736A1 (en) Reference voltage generator circuit
US9589630B2 (en) Low voltage current reference generator for a sensing amplifier
US7834680B2 (en) Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions
US11757356B2 (en) Charge pump system with low ripple output voltage
JP5467849B2 (ja) 基準電圧回路及び半導体装置
TWI672572B (zh) 電壓調節器
US9881654B2 (en) Power source for memory circuitry
US7714637B2 (en) Negative potential discharge circuit and method thereof
US9360877B2 (en) Negative voltage regulation circuit and voltage generation circuit including the same
US9953714B2 (en) Semiconductor device
KR100699824B1 (ko) 프로그램 효율을 향상시키고 메모리셀 스트레스를감소시키는 플래쉬 메모리장치의 승압전압 발생회로 및 방법
US9377799B2 (en) Voltage generating apparatus capable of recovering output voltage
US20100301819A1 (en) High voltage generating apparatus
KR101572263B1 (ko) 비휘발성 반도체 기억 장치
US10515686B1 (en) Low voltage reference current generator and memory device using same
US8582385B2 (en) Semiconductor memory device
CN109003634B (zh) 一种芯片启动方法和一种flash芯片
US20150070084A1 (en) Semiconductor device
US20130070542A1 (en) Replica Circuit and It's Applications
US20120200272A1 (en) Shunt regulator for high voltage output using indirect output voltage sensing
KR100922885B1 (ko) 내부전압 발생회로
JP2004164746A (ja) 不揮発性半導体メモリの内部電源回路及び不揮発性半導体メモリ装置