KR20070109169A - 플래쉬 메모리 소자 - Google Patents

플래쉬 메모리 소자 Download PDF

Info

Publication number
KR20070109169A
KR20070109169A KR1020060041766A KR20060041766A KR20070109169A KR 20070109169 A KR20070109169 A KR 20070109169A KR 1020060041766 A KR1020060041766 A KR 1020060041766A KR 20060041766 A KR20060041766 A KR 20060041766A KR 20070109169 A KR20070109169 A KR 20070109169A
Authority
KR
South Korea
Prior art keywords
high voltage
block
word line
signal
charge pump
Prior art date
Application number
KR1020060041766A
Other languages
English (en)
Inventor
이원희
이윤봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060041766A priority Critical patent/KR20070109169A/ko
Publication of KR20070109169A publication Critical patent/KR20070109169A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자에 관한 것으로, 차지 펌프에 의해 생성된 제 1 고전압보다 높은 제 2 고전압에 따라 고전압 전달부가 구동되도록 하여 제 1 고전압이 전압 강하없이 블럭 워드라인 노드에 전달되도록 하고, 패스 트랜지스터와 블럭 워드라인 노드 사이에 캐패시터를 연결하여 패스 트랜지스터의 캐패시턴스가 낮아지는 것을 방지함으로써 블럭 스위치 및 패스 트랜지스터를 구성하는 고전압 트랜지스터가 공정 변수등에 의해서도 일정한 캐패시턴스를 유지하도록 함으로써 프로그램 전압이 선택된 셀에 안정적으로 공급되도록 할 수 있어 느린 프로그램 셀에 의한 수율 저하를 방지할 수 있는 플래쉬 메모리 소자가 제시된다.
블럭 스위치, 패스 트랜지스터, 차지 펌프, 캐패시터, 프로그램

Description

플래쉬 메모리 소자{Flash memory device}
도 1은 일반적인 NAND형 플래쉬 메모리 소자의 구성도.
도 2는 종래의 블럭 스위치 및 패스 트랜지스터의 구성도.
도 3은 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 블럭 스위치 및 패스 트랜지스터의 구성도.
<도면의 주요 부분에 대한 부호의 설명>
410 : 차지 펌프 420 : 고전압 전달부
430 : 선택 신호 출력부 440 : 제어부
450 : 패스 트랜지스터
본 발명은 플래쉬 메모리 소자에 관한 것으로, 특히 프로그램 전압이 안정적으로 셀에 전달될 수 있도록 할 수 있는 플래쉬 메모리 소자에 관한 것이다.
도 1은 일반적인 NAND형 플래쉬 메모리 소자의 구성도로서, 다수의 셀 블럭(100)과 로우 디코더(200)를 포함하여 구성된다.
하나의 셀 블럭(100)은 다수의 셀이 직렬 연결된 다수의 셀 스트링(110), m개의 비트라인(BL), n개의 워드라인(WL), 셀 스트링(110)과 비트라인(BL) 사이에 접속된 드레인 선택 트랜지스터(120), 셀 스트링(110)과 공통 소오스 라인 사이에 접속된 소오스 선택 트랜지스터(130)를 포함하여 구성된다. 한편, 하나의 워드라인을 공유하는 다수의 메모리 셀은 하나의 페이지(140)를 구성한다. 그리고, 드레인 선택 트랜지스터(120)는 드레인 선택 라인(DSL)을 공유하고, 소오스 선택 트랜지스터(130)는 소오스 선택 라인(SSL)을 공유한다.
로우 디코더(200)는 프리디코더(210), 블럭 선택 회로(220) 및 다수의 패스 트랜지스터(230)로 구성된다. 프리디코더(210)는 소정의 동작을 수행하기 위해 다수의 글로벌 워드라인(GWL0 내지 GWLn-1)의 바이어스를 결정하는데, 다수의 글로벌 워드라인(GWL0 내지 GWLn-1)을 통해 선택 전압(Vsel) 또는 비선택 전압(Vunsel)을 공급한다.
블럭 선택 회로(220)는 셀 블럭(100)의 수에 대응되는 다수의 블럭 스위치(240)를 포함하여 구성되며, 선택된 블럭의 블럭 스위치(240)가 동작하여 블럭 선택 신호(Bsel)를 출력한다. 블럭 선택 신호(Bsel)는 선택된 셀 블럭의 패스 트랜지스터들(230)을 턴온시키고, 선택되지 않은 블럭의 패스 트랜지스터들(230)을 턴오프시킨다. 여기서, 블럭 스위치(240)는 프리디코더(210)로부터 글로벌 워드라인(GWL0 내지 GWLn-1)을 통해 입력되는 전압을 안정적으로 전달하기 위해 글로벌 워드라인(GWL0 내지 GWLn-1)을 통해 입력되는 전압보다 높은 전위로 블럭 선택 신호(Bsel)를 발생시킨다. 따라서, 선택된 셀 블럭에는 다수의 글로벌 워드라인(GWL0 내지 GWLn-1), 다수의 패스 트랜지스터(230) 및 워드라인(WL0 내지 WLn-1)을 통해 선택 전압(Vsel) 또는 비선택 전압(Vunsel)이 공급된다. 반면, 선택되지 않은 셀 블럭에는 패스 트랜지스터(230)가 턴오프되기 때문에 다수의 글로벌 워드라인(GWL0 내지 GWLn-1)을 통한 전압은 전달되지 않고, 워드라인(WL0 내지 WLn-1)은 플로팅 상태를 유지하게 된다.
한편, 패스 트랜지스터(230)는 셀 블록(100) 내의 워드라인(WL0 내지 WLn-1)에 글로벌 워드라인(GWL0 내지 GWLn-1)을 통한 소정의 전압을 인가하기 위한 스위치 역할을 하는데, 드레인 선택용 고전압 트랜지스터(250), 소오스 선택용 고전압 트랜지스터(270) 및 셀 선택용 고전압 트랜지스터(260)를 포함하여 구성된다.
상기의 구성에서 패스 트랜지스터를 구동시키기 위한 블럭 스위치는 글로벌 워드라인을 통해 입력되는 고전압을 문턱 전압 강하없이 선택된 블럭의 셀에 안정적으로 전달하기 위해 고전압보다 높은 전압을 발생시킨다.
이를 위해 기존의 블럭 스위치는 클럭을 이용한 차지 펌프와 같이 고전압을 발생시킨다. 그러나, 1.8V 이하의 낮은 전원 전압에서는 프로그램 바이어스인 18V 이상의 고전압을 발생시킬 수 없는 문제점을 갖는다.
이러한 문제를 극복하기 위해 도 2에 도시된 바와 같은 프리차지 및 셀프 부 스팅(self boosting) 방식을 이용한 블럭 스위치가 제시되었다. 도 2를 참조하여, 종래의 프리차지 및 셀프 부스팅 방식을 이용한 블럭 스위치의 구동 방법을 프로그램시를 예로들어 설명하면 다음과 같다.
신호(XA, XB, XC 및 XD)가 모두 하이 레벨로 인가되어 블럭이 선택되면 제 1 NAND 게이트(301)는 이들 신호를 논리 조합하여 로우 레벨의 신호를 출력한다. 선택된 블럭의 프로그램을 위해 프로그램 프리차지 바 신호(PGMPREb)가 로우 레벨로 인가되면, 제 2 NAND 게이트(302)는 프로그램 프리차지 바 신호(PGMPREb)와 제 1 NAND 게이트(301)의 출력 신호를 입력하여 하이 레벨의 신호를 출력한다. 제 2 NAND 게이트(302)로부터 출력된 하이 레벨의 신호는 제 3 NAND 게이트(303)의 한 입력 단자로 입력되고, 인에이블 신호(EN)가 하이 레벨로 제 3 NAND 게이트(303)의 다른 입력 단자로 입력되면 제 3 NAND 게이트(303)는 이들을 이용하여 로우 레벨의 신호를 출력한다. 제 3 NAND 게이트(303)를 통해 출력된 로우 레벨의 신호에 의해 제 5 및 제 6 NMOS 트랜지스터(N305 및 N306)가 턴오프되고, 제 8 NMOS 트랜지스터(N308)가 턴오프된다. 따라서, 드레인 선택 라인(DSL)이 플로팅된다. 이때, 프리차지 신호(PRE)가 하이 레벨로 인가되므로 제 7 NMOS 트랜지스터(N307)가 턴온되어 블럭 워드라인 노드(BLKWL)가 하이 레벨을 유지하게 된다.
또한, 프로그램 프리차지 바 신호(PGMPREb)가 로우 레벨이 되면 제 1 및 제 2 제어 신호(GA 및 GB)는 펌핑 전압(Vpp)까지 상승하게 된다. 펌핑 전압(Vpp) 레벨의 제 1 및 제 2 제어 신호(GA 및 GB)에 의해 제 1 및 제 2 NMOS 트랜지스터(N301 및 N302)는 각각 턴온된다. 따라서, 블럭 워드라인 노드(BLKWL)는 펌핑 전압(Vpp) 에서 제 1 및 제 2 NMOS 트랜지스터(N301 및 N302)의 문턱 전압(Vt)을 뺀 제 1 전압(Vpp-Vt)으로 프리차지된다.
프리차지 동작이 완료되고 프로그램 프리차지 바 신호(PGMPREb)가 하이 레벨이 되면 제 1 및 제 2 제어 신호(GA 및 GB)가 로우 레벨이 되어 제 1 및 제 2 NMOS 트랜지스터(N301 및 N302)가 턴오프되어 블럭 워드라인 노드(BLKWL)는 플로팅 상태가 된다. 이때, 글로벌 워드라인(GWL)을 통해 소정의 전압이 패스 트랜지스터(304)의 드레인 단자에 인가되면 패스 트랜지스터(304)의 드레인-게이트간의 오버랩 캐패시턴스(overlap capacitance)에 의해 블럭 워드라인 노드(BLKWL)는 셀프 부스팅된다. 따라서, 블럭 워드라인 노드(BLKWL)는 제 1 전압(Vpp-Vt)보다 ΔV의 전압이 더 상승하게 된다.
이러한 셀프 부스팅 동작은 패스 트랜지스터(304)의 수가 많고, 글로벌 워드라인(GWL)을 통해 인가되는 전압이 클수록 더 잘 발생된다. 부스팅 레벨, 즉 ΔV가 2Vt 이상이어야 하므로 셀프 부스팅 동작에 의해 블럭 워드라인 노드(BLKWL)는 제 1 전압(Vpp-Vt)에서 제 2 전압(Vpp+Vt)까지 상승하게 된다.
상기한 바와 같이 NAND형 플래쉬 메모리 소자의 프로그램 동작시 프리디코더로부터 공급되는 프로그램 전압이 셀에 안정적으로 공급되도록 하기 위해 블럭 스위치는 프로그램 전압보다 높은 전압을 공급하여 패스 트랜지스터를 구동시켜야 한다. 이러한 고전압을 공급하기 위해 고전압 NMOS 트랜지스터로 구성된 패스 트랜지스터의 셀프 부스팅을 이용한다. 즉, 패스 트랜지스터의 오버랩 캐패시턴스에 의해 프리차지된 전압을 유지하고, 또한 셀프 부스팅하여 프로그램 전압보다 높은 전압이 패스 트랜지스터에 공급되도록 한다.
그러나, NAND형 플래쉬 메모리 소자의 고집적화에 따라 주변 회로 영역의 트랜지스터의 게이트 사이즈도 줄어들면서 고전압 트랜지스터의 캐패시턴스가 줄어들게 된다. 이는 패스 트랜지스터 뿐만 아니라 제어 신호에 따라 고전압을 블럭 워드라인 노드에 공급하는 고전압 NMOS 트랜지스터에도 적용된다. 한편, 고전압 NMOS 트랜지스터의 임계 치수의 변형 또는 이온 주입 농도등의 제조 공정상의 문제로 인해서도 캐패시턴스가 줄어들게 된다. 이러한 문제에 따라, 프로그램 동작시 원하는 전압을 공급하여도 셀프 부스팅이 제대로 일어나지 않기 때문에 프로그램 전압보다 높은 전압을 생성하지 못하게 된다. 따라서, 프로그램 전압이 셀에 안정적으로 공급되지 못하게 되어 프로그램 페일을 발생시킬 수 있다.
본 발명의 목적은 프로그램시 안정적으로 프로그램 전압이 셀에 인가되도록 할 수 있는 플래쉬 메모리 소자를 제공하는데 있다.
본 발명의 다른 목적은 제어 신호에 따라 블럭 워드라인 노드에 고전압을 공급하는 고전압 트랜지스터의 게이트 단자에 차지 펌프를 연결하여 고전압 트랜지스터를 통해 블럭 워드라인 노드에 공급되는 전압보다 높은 전압으로 고전압 트랜지스터를 구동시켜 블럭 워드라인 노드에 고전압이 안정적으로 공급되도록 할 수 있는 플래쉬 메모리 소자를 제공하는데 있다.
본 발명의 또다른 목적은 글로벌 드레인 선택 라인과 연결된 패스 트랜지스터의 드레인과 게이트 사이에 캐패시터를 연결하여 공정 변수에 관계없이 일정한 캐패시턴스가 유지될 수 있도록 할 수 있는 플래쉬 메모리 소자를 제공하는데 있다.
본 발명의 일 실시 예에 따른 플래쉬 메모리 소자는 제 1 고전압의 전위를 유지하는 제어 신호를 펌핑하여 상기 제 1 고전압보다 높은 제 2 고전압을 생성하기 위한 차지 펌프; 상기 차지 펌프로부터 생성된 제 2 고전압에 따라 상기 제 1 고전압을 블럭 워드라인 노드로 전달하기 위한 고전압 전달부; 드레인 선택 라인에 소정의 신호를 공급하기 위한 선택 신호 출력부; 및 소정의 신호에 따라 블럭을 선택하고, 소정의 신호에 따라 상기 블럭 워드라인 노드의 전위 및 상기 선택 신호 출력부를 제어하기 위한 제어부를 포함한다.
상기 차지 펌프는 상기 제 1 제어 신호를 입력하고 다이오드 접속된 NMOS 트랜지스터; 및 상기 NMOS 트랜지스터와 상기 고전압 전달부 사이에 접속된 캐패시터를 포함한다.
상기 고전압 전달부는 제 1 고전압 단자와 상기 블럭 워드라인 노드 사이에 직렬 접속되어 상기 차지 펌프의 출력 신호에 따라 구동되는 제 1 및 제 2 NMOS 트랜지스터를 포함한다.
상기 고전압 전달부는 상기 제 1 고전압 단자와 상기 블럭 워드라인 단자 사 이에 직렬 다이오드 접속되어 상기 제 1 고전압보다 높은 전압을 유지하는 상기 블럭 워드라인 노드의 전위가 상기 제 1 고전압 단자로 역류하는 것을 방지하는 제 1 및 제 2 NMOS 트랜지스터를 더 포함한다.
상기 블럭 워드라인 노드의 전위에 따라 글로벌 라인과 로컬 라인을 연결시키기 위한 패스 트랜지스터; 및 상기 패스 트랜지스터의 상기 글로벌측 단자와 상기 블럭 워드라인 노드 사이에 접속된 캐패시터를 더 포함한다.
본 발명의 다른 실시 예에 따른 플래쉬 메모리 소자는 제 1 고전압의 전위를 유지하는 제어 신호를 펌핑하여 상기 제 1 고전압보다 높은 제 2 고전압을 생성하기 위한 차지 펌프; 상기 차지 펌프로부터 생성된 제 2 고전압에 따라 상기 제 1 고전압을 블럭 워드라인 노드로 전달하기 위한 고전압 전달부; 드레인 선택 라인에 소정의 신호를 공급하기 위한 선택 신호 출력부; 소정의 신호에 따라 블럭을 선택하고, 소정의 신호에 따라 상기 블럭 워드라인 노드의 전위 및 상기 선택 신호 출력부를 제어하기 위한 제어부; 상기 블럭 워드라인 노드의 전위에 따라 글로벌 라인과 로컬 라인을 연결시키기 위한 패스 트랜지스터; 및 상기 패스 트랜지스터의 상기 글로벌측 단자와 상기 블럭 워드라인 노드 사이에 접속된 캐패시터를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 구성을 설명하기 위한 회로도로서, 블럭 스위치 및 패스 트랜지스터의 구성을 설명하기 위한 회로도이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자는 차지 펌프(410), 고전압 전달부(420), 선택 신호 출력부(430) 및 제어부(440)을 포함하는 블럭 스위치와 패스 트랜지스터(450)으로 구성된다.
차지 펌프(410)는 제 1 고전압(Vpp)의 전위를 유지하는 제 1 또는 제 2 제어 신호(GA 또는 GB)에 따라 제 1 고전압(Vpp)보다 높은 제 2 고전압(Vpp+ΔV1)을 생성한다. 고전압 전달부(420)는 차지 펌프(410)로부터 생성된 제 2 고전압(Vpp+ΔV1)에 따라 제 1 고전압(Vpp)을 블럭 워드라인 노드(BLKWL)로 전달하고, 셀프 부스팅에 의해 제 3 고전압(Vpp+ΔV3)의 전위를 유지하는 블럭 워드라인 노드(BLKWL)의 전위가 제 1 고전압(Vpp) 단자로 역류하는 것을 방지한다. 선택 신호 출력부(430)는 드레인 선택 라인(DSL)에 신호(SELGND)를 인가한다. 또한, 제어부(440)는 신호(XA, XB, XC 및 XD)에 따라 블럭을 선택하고, 프리차지 신호(PRE) 및 프로그램 프리차지 바 신호(PGMPREb)에 따라 블럭 워드라인 노드(BLKWL)의 전위를 제어하며, 선택 신호 출력부(430)를 제어한다.
보다 상세한 블럭 스위치의 구성을 설명하면 다음과 같다.
제 1 및 제 2 PMOS 트랜지스터(P401 및 P402)는 게이트 단자에 접지 전압(Vss)이 인가되어 전원 전압(Vcc)을 공급한다. 제 1 NAND 게이트(401)는 신호들(XA, XB, XC 및 XD)을 입력하고 논리 조합하여 그 결과를 출력한다. 제 2 NAND 게이트(402)는 제 1 NAND 게이트(401)의 출력 신호 및 프로그램 프리차지 바(PGMPREb)를 입력하고 논리 조합하여 그 결과를 출력한다. 제 3 NAND 게이트(403)는 제 2 NAND 게이트(402)의 출력 신호 및 인에이블 신호(EN)를 입력하고 논리 조합하여 그 결과를 출력한다. 제 2 NAND 게이트(402)의 출력 단자와 블럭 워드라인 노드(BLKWL) 사이에 접속된 제 7 NMOS 트랜지스터(N407)는 프리차지 신호(PRE)에 따라 구동된다. 블럭 워드라인 노드(BLKWL)와 접지 단자(Vss) 사이에 접속된 제 8 NMOS 트랜지스터(N408)는 제 3 NAND 게이트(403)의 출력 신호에 따라 구동된다. 제 5 및 제 6 NMOS 트랜지스터(N405 및 N406)는 제 3 NAND 게이트(403)의 출력 신호에 따라 구동되어 신호(SELGND)를 드레인 선택 라인(DSL)으로 공급한다. 다이오드 접속된 제 10 NMOS 트랜지스터(N410)와 제 1 캐패시터(C401)로 구성된 차지 펌프(410)는 제 1 고전압(Vpp)의 전위를 유지하는 제 1 제어 신호(GA) 또는 제 2 제어 신호(GB)에 따라 펌핑하여 제 1 고전압(Vpp)보다 높은 제 2 고전압(Vpp+ΔV1)을 생성한다. 제 1 고전압(Vpp) 단자와 블럭 워드라인 노드(BLKWL) 사이에 직렬 접속된 제 1 및 제 2 NMOS 트랜지스터(N401 및 N402)는 차지 펌프(410)의 출력 신호에 따라 구동되어 블럭 워드라인 노드(BLKWL)에 제 1 고전압(Vpp)을 전압 강하없이 공급한다. 따라서, 차지 펌프(410)에 의해 생성되는 제 2 고전압(Vpp+ΔV1)은 제 1 고전압(Vpp)와 제 1 및 제 2 NMOS 트랜지스터의 문턱 전압(2Vt)의 합(Vpp+2Vt)보다 높은 전압이어야 한다. 또한, 직렬 연결된 제 1 및 제 2 NMOS 트랜지스터(N401 및 N402)와 병렬 접속되며, 제 1 고전압(Vpp) 단자와 블럭 워드라인 노드(BLKWL) 사이에 직렬 다이오드 접속된 제 3 및 제 4 NMOS 트랜지스터(N403 및 N404)는 셀프 부스팅에 의해 제 3 고전압(Vpp+ΔV2)을 유지하는 블럭 워드라인 노드(BLKWL)의 전위가 제 1 고전압(Vpp) 단자로 역류되는 것을 방지한다.
블럭 워드라인 노드(BLKWL)는 패스 트랜지스터(450)의 게이트 단자와 연결되며, 패스 트랜지스터(450)는 다수의 트랜지스터들로 구성되어 글로벌 드레인 선택 라인(GDSL)과 드레인 선택 라인(DSL)을 연결시키고, 글로벌 워드라인(GWL<0:15>)과 워드라인(WL<0:15>)을 연결시키며, 글로벌 소오스 선택 라인(GSSL)과 소오스 선택 라인(SSL)을 연결시킨다.
패스 트랜지스터(450)의 일부, 바람직하게는 글로벌 드레인 선택 라인(GDSL)과 드레인 선택 라인(DSL)을 연결시키는 NMOS 트랜지스터의 드레인 단자와 게이트 단자, 즉 NMOS 트랜지스터의 드레인 단자와 블럭 워드라인 노드(BLKWL) 사이에 제 2 캐패시터(C402)를 접속한다. 제 2 캐패시터(C402)에 의해 패스 트랜지스터(450)을 구성하는 고전압 트랜지스터의 공정 변수등에 의해 캐패시턴스가 낮아지는 것을 방지한다.
상기와 같이 구성되는 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 구동 방법을 설명하면 다음과 같다.
신호(XA, XB, XC 및 XD)가 모두 하이 레벨로 인가되어 블럭이 선택되면 제 1 NAND 게이트(401)는 이들 신호를 논리 조합하여 로우 레벨의 신호를 출력한다. 선택된 블럭의 프로그램을 위해 프로그램 프리차지 바 신호(PGMPREb)가 로우 레벨로 인가되면, 제 2 NAND 게이트(402)는 프로그램 프리차지 바 신호(PGMPREb)와 제 1 NAND 게이트(401)의 출력 신호를 입력하여 하이 레벨의 신호를 출력한다. 제 2 NAND 게이트(402)로부터 출력된 하이 레벨의 신호는 제 3 NAND 게이트(403)의 한 입력 단자로 입력되고, 인에이블 신호(EN)가 하이 레벨로 제 3 NAND 게이트(403)의 다른 입력 단자로 입력되면 제 3 NAND 게이트(403)는 이들을 이용하여 로우 레벨의 신호를 출력한다. 제 3 NAND 게이트(403)를 통해 출력된 로우 레벨의 신호에 의해 제 5 및 제 6 NMOS 트랜지스터(N405 및 N406)가 턴오프되고, 제 8 NMOS 트랜지스터(N408)가 턴오프된다. 따라서, 드레인 선택 라인(DSL)이 플로팅된다. 이때, 프리차지 신호(PRE)가 하이 레벨로 인가되므로 제 7 NMOS 트랜지스터(N407)가 턴온되어 블럭 워드라인 노드(BLKWL)가 하이 레벨을 유지하게 된다.
또한, 프로그램 프리차지 바 신호(PGMPREb)가 로우 레벨이 되면 제 1 또는 제 2 제어 신호(GA 또는 GB)는 제 1 고전압(Vpp)까지 상승하게 된다. 제 1 고전압(Vpp) 레벨의 제 1 또는 제 2 제어 신호(GA 또는 GB)에 의해 차지 펌프(410)가 제 2 고전압(Vpp+ΔV1)을 생성하게 된다. 여기서, 제 1 또는 제 2 제어 신호(GA 또는 GB)중 어느 하나의 신호를 이용하여 차지 펌프(410)가 동작하는 이유는 제 1 및 제 2 제어 신호(GA 및 GB)가 동시에 인가되기 때문이다. 차지 펌프(410)로부터 생성된 제 2 고전압(Vpp+ΔV1)에 의해 제 1 및 제 2 NMOS 트랜지스터(N401 및 N402)는 각각 턴온된다. 여기서, 제 2 고전압(Vpp+ΔV1)은 제 1 고전압(Vpp)과 제 1 및 제 2 NMOS 트랜지스터(N401 및 N402)의 문턱 전압의 합(Vpp+2Vt)보다 높은 전압이어야 제 1 고전압(Vpp)이 전압 강하없이 블럭 워드라인 노드(BLKWL)에 공급된다. 따라서, 블럭 워드라인 노드(BLKWL)는 제 1 고전압(Vpp)의 전위를 유지하게 된다.
프리차지 동작이 완료되고 프로그램 프리차지 바 신호(PGMPREb)가 하이 레벨이 되면 제 1 또는 제 2 제어 신호(GA 또는 GB)가 로우 레벨이 되어 제 1 및 제 2 NMOS 트랜지스터(N401 및 N402)가 턴오프되어 블럭 워드라인 노드(BLKWL)는 플로팅 상태가 된다. 이때, 글로벌 워드라인(GWL)을 통해 소정의 전압이 패스 트랜지스터(450)의 드레인 단자에 인가되면 패스 트랜지스터(450)의 드레인-게이트간의 오버랩 캐패시턴스(overlap capacitance)에 의해 블럭 워드라인 노드(BLKWL)는 셀프 부스팅된다. 따라서, 블럭 워드라인 노드(BLKWL)는 제 1 고전압(Vpp)보다 높은 제 3 고전압(Vpp+ΔV2)의 전위를 유지하게 된다.
한편, 패스 트랜지스터(450)와 블럭 워드라인 노드(BLKWL) 사이에 제 2 캐패시터(C402)를 접속하면, 블럭 워드라인 노드(BLKWL)에 일정량의 캐패시턴스를 제공하게 되어 패스 트랜지스터(450)의 공정 변수 등에 의해 캐패시턴스가 낮아져 셀프 부스팅에 의해 패스 트랜지스터(450)의 게이트 단자에 인가되는 전압이 강하되는 것을 방지할 수 있다.
상술한 바와 같이 본 발명에 의하면 차지 펌프에 의해 생성된 제 1 고전압보다 높은 제 2 고전압에 따라 고전압 전달부가 구동되도록 하여 제 1 고전압이 전압 강하없이 블럭 워드라인 노드에 전달되도록 하고, 패스 트랜지스터와 블럭 워드라인 노드 사이에 캐패시터를 연결하여 패스 트랜지스터의 캐패시턴스가 낮아지는 것을 방지함으로써 블럭 스위치 및 패스 트랜지스터를 구성하는 고전압 트랜지스터가 공정 변수등에 의해서도 일정한 캐패시턴스를 유지하도록 함으로써 프로그램 전압이 선택된 셀에 안정적으로 공급되도록 할 수 있어 느린 프로그램 셀에 의한 수율 저하를 방지할 수 있다.

Claims (6)

  1. 제 1 고전압의 전위를 유지하는 제어 신호를 펌핑하여 상기 제 1 고전압보다 높은 제 2 고전압을 생성하기 위한 차지 펌프;
    상기 차지 펌프로부터 생성된 제 2 고전압에 따라 상기 제 1 고전압을 블럭 워드라인 노드로 전달하기 위한 고전압 전달부;
    드레인 선택 라인에 소정의 신호를 공급하기 위한 선택 신호 출력부; 및
    소정의 신호에 따라 블럭을 선택하고, 소정의 신호에 따라 상기 블럭 워드라인 노드의 전위 및 상기 선택 신호 출력부를 제어하기 위한 제어부를 포함하는 플래쉬 메모리 소자.
  2. 제 1 항에 있어서, 상기 차지 펌프는 상기 제 1 제어 신호를 입력하고 다이오드 접속된 NMOS 트랜지스터; 및
    상기 NMOS 트랜지스터와 상기 고전압 전달부 사이에 접속된 캐패시터를 포함하는 플래쉬 메모리 소자.
  3. 제 1 항에 있어서, 상기 고전압 전달부는 제 1 고전압 단자와 상기 블럭 워드라인 노드 사이에 직렬 접속되어 상기 차지 펌프의 출력 신호에 따라 구동되는 제 1 및 제 2 NMOS 트랜지스터를 포함하는 플래쉬 메모리 소자.
  4. 제 1 항에 있어서, 상기 고전압 전달부는 상기 제 1 고전압 단자와 상기 블럭 워드라인 단자 사이에 직렬 다이오드 접속되어 상기 제 1 고전압보다 높은 전압을 유지하는 상기 블럭 워드라인 노드의 전위가 상기 제 1 고전압 단자로 역류하는 것을 방지하는 제 1 및 제 2 NMOS 트랜지스터를 더 포함하는 플래쉬 메모리 소자.
  5. 제 1 항에 있어서, 상기 블럭 워드라인 노드의 전위에 따라 글로벌 라인과 로컬 라인을 연결시키기 위한 패스 트랜지스터; 및
    상기 패스 트랜지스터의 상기 글로벌측 단자와 상기 블럭 워드라인 노드 사이에 접속된 캐패시터를 더 포함하는 플래쉬 메모리 소자.
  6. 제 1 고전압의 전위를 유지하는 제어 신호를 펌핑하여 상기 제 1 고전압보다 높은 제 2 고전압을 생성하기 위한 차지 펌프;
    상기 차지 펌프로부터 생성된 제 2 고전압에 따라 상기 제 1 고전압을 블럭 워드라인 노드로 전달하기 위한 고전압 전달부;
    드레인 선택 라인에 소정의 신호를 공급하기 위한 선택 신호 출력부;
    소정의 신호에 따라 블럭을 선택하고, 소정의 신호에 따라 상기 블럭 워드라인 노드의 전위 및 상기 선택 신호 출력부를 제어하기 위한 제어부;
    상기 블럭 워드라인 노드의 전위에 따라 글로벌 라인과 로컬 라인을 연결시키기 위한 패스 트랜지스터; 및
    상기 패스 트랜지스터의 상기 글로벌측 단자와 상기 블럭 워드라인 노드 사이에 접속된 캐패시터를 포함하는 플래쉬 메모리 소자.
KR1020060041766A 2006-05-10 2006-05-10 플래쉬 메모리 소자 KR20070109169A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060041766A KR20070109169A (ko) 2006-05-10 2006-05-10 플래쉬 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060041766A KR20070109169A (ko) 2006-05-10 2006-05-10 플래쉬 메모리 소자

Publications (1)

Publication Number Publication Date
KR20070109169A true KR20070109169A (ko) 2007-11-15

Family

ID=39063719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060041766A KR20070109169A (ko) 2006-05-10 2006-05-10 플래쉬 메모리 소자

Country Status (1)

Country Link
KR (1) KR20070109169A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101529974B1 (ko) * 2008-07-29 2015-06-18 삼성전자주식회사 스위칭 가변 저항부를 구비한 반도체 집적회로
CN105632559A (zh) * 2014-11-24 2016-06-01 华邦电子股份有限公司 漏极稳压器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101529974B1 (ko) * 2008-07-29 2015-06-18 삼성전자주식회사 스위칭 가변 저항부를 구비한 반도체 집적회로
CN105632559A (zh) * 2014-11-24 2016-06-01 华邦电子股份有限公司 漏极稳压器

Similar Documents

Publication Publication Date Title
KR100559714B1 (ko) 낸드 플래시 메모리 소자 및 이의 프로그램 방법
US7502263B2 (en) Non-volatile memory devices and methods of programming the same
US8363466B2 (en) Nonvolatile semiconductor memory device and method of reading data from nonvolatile semiconductor memory device
KR100609576B1 (ko) 플래쉬 메모리 소자의 블럭 스위치
KR102046073B1 (ko) 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법
US6560162B2 (en) Memory cell decoder not including a charge pump
US7289387B2 (en) Wordline decoder of non-volatile memory device using HPMOS
US20050036369A1 (en) Temperature compensated bit-line precharge
US6111808A (en) Semiconductor memory device
KR100395771B1 (ko) 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
JP2007157318A (ja) レベルシフタ及びこれを含む不揮発性半導体メモリ装置のブロックドライバー
JP2007323808A (ja) 半導体記憶装置用ｘデコーダ
KR20150121288A (ko) 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리
KR20120093052A (ko) Ｎａｎｄ 메모리용 디코더
KR100725993B1 (ko) 누설 전류를 방지하는 로우 디코더 회로 및 이를 구비하는반도체 메모리 장치
KR19990057911A (ko) 플래쉬 메모리 장치의 로우디코더
US10083755B2 (en) Discharge circuit and semiconductor memory device
JPWO2006090442A1 (ja) 半導体装置およびその制御方法
KR20060104834A (ko) 프로그램 시간을 감소시키는 플래시 메모리 장치의 로우디코더
US6519181B2 (en) Flash memory device
KR20070109169A (ko) 플래쉬 메모리 소자
KR20120037187A (ko) 반도체 메모리 장치 및 그의 동작 방법
US20130088284A1 (en) Semiconductor device
US7016233B2 (en) Wordline decoder and memory device
JP3705925B2 (ja) Ｍｏｓ集積回路および不揮発性メモリ

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination