KR20120093052A - Ｎａｎｄ 메모리용 디코더 - Google Patents

Ｎａｎｄ 메모리용 디코더 Download PDF

Info

Publication number
KR20120093052A
KR20120093052A KR1020110082760A KR20110082760A KR20120093052A KR 20120093052 A KR20120093052 A KR 20120093052A KR 1020110082760 A KR1020110082760 A KR 1020110082760A KR 20110082760 A KR20110082760 A KR 20110082760A KR 20120093052 A KR20120093052 A KR 20120093052A
Authority
KR
South Korea
Prior art keywords
voltage
level shifter
high voltage
output
voltage range
Prior art date
Application number
KR1020110082760A
Other languages
English (en)
Inventor
슈오-난 헝
장-팅 첸
치-유 헝
쳉-이 류
Original Assignee
매크로닉스 인터내셔널 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매크로닉스 인터내셔널 컴퍼니 리미티드 filed Critical 매크로닉스 인터내셔널 컴퍼니 리미티드
Publication of KR20120093052A publication Critical patent/KR20120093052A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 집적 회로 장치는 NAMD 메모리 셀의 복수의 블록과 고전압 스위치를 포함한다. 고전압 스위치는 디코더 출력 및 NAND 메모리 셀의 블록에 연결된다. 고전압 스위치는 양전압 및 음전압을 갖는 출력 전압 범위를 갖는다.

Description

ＮＡＮＤ 메모리용 디코더 {DECODER FOR NAND MEMORY}
관련 출원에 대한 상호 참조
본 출원은 2010년 12월 23일자 미국특허가출원 제61/427,040호에 기초하여 우선권을 주장하며, 그 내용은 본 발명에서 참고자료로 포함된다.
본 기술은 NAND 메모리 어레이용 디코더에 관한 것이다.
종래의 NAND 플래시 설계는 어떤 음전압도 갖지 않았다. 모든 바이어스는, 소가되는 셀 Vt 임계 전압 분포가 0 볼트 미만일 경우, 소거 검증을 수행할 때에도 0볼트보다 크거나 같다. 이러한 설계는 소위 역방향 읽기 작동을 구현한다.
NAND 플래시 메모리의 x-디코더에 대해 음전압이 필요하지 않기 때문에, NAND 플래시 메모리는 종래의 x-디코더 실렉터를 이용하는 경우가 자주 있다.
미국특허출원공보 제2008/0062760호에서는, 음 레벨 시프터가 NAND 메모리 어레이의 블록들을 선택 및 선택해제하기 위해 음전압을 제공하지만, 양 레벨 시프트를 위한 어떤 협력 회로도 갖지 않는다. 그 결과, 이러한 설계는 PMOS 트랜지스터를 위한 더욱 요청이 많은 작동 요건을 갖는다.
미국특허공보 제2009/0310405호에서는 양 레벨 시프터에 이어 음 레벨 시프터가 구성된다. 그러나, 이러한 설계는 PMOS 트랜지스터에 대해 여전히 요청이 많은 작동 요건을을 갖는다.
PMOS 트랜지스터에 대한 동작 요건들을 요청하지 않으면서 고전압 스위치가 넓은 양 및 음전압 범위를 가지는 것이 바람직하다.
다양한 실시예는 NAND 메모리 어레이용 음전압 입력을 할 수 있는 고전압 스위치를 소개한다.
이 기술의 일 형태는 고전압 스위치를 포함하는 집적 회로 장치다. 고전압 스위치는 디코더로부터 신호를 수신하고, 이러한 선택/선택해제 및 작동/작동 해제 신호는 특정 메모리 블록이 선택/선택해제되거나 작동/작동해제되는지는 표시하기 위한 로직 신호 값을 갖는다. 그 후 고전압 스위치는 메모리 블록을 선택 및 선택해제하기에 충분한 양 및 음의 전압으로 이러한 로직 신호들을 시프트시킨다. 고전압 스위치는 x-디코더 회로 또는 로우 디코더 회로와 같은 레벨 시프터 및 풀-업 회로를 포함한다. 레벨 시프터가 음 레벨 시프터일 수도 있다.
고전압 스위치는 NAND 메모리셀의 블곡에 연결되는 워드라인과 디코더에 연결된다. 디코더는 블록 디코더일 수도 있다. 고전압 스위치는 양전압 및 음전압을 갖는 출력 전압 범위의 고전압 스위치 출력 신호를 갖는다.
레벨 시프터는 디코더에 연결된다. 레벨 시프터는 다양한 실시예에서, 워드라인이 선택되었는지 또는 선택해제되었는 지를 표시하는, 디코더 신호를 수신한다. 디코더 신호는 제 1 전압 범위를 갖는다. 레벨 시프터는 풀-업 회로에 제 2 전압 범위를 갖는 레벨 시프터 출력 신호를 제공한다. 제 2 전압 범위는 제 1 전압 범위에 없는 더 큰 크기의 음전압을 포함시킴으로써, 제 1 전압 범위에 비해 폭이 넓다.
풀-업 회로는 레벨 시프터에 연결되고 워드라인에 연결된다. 풀-업 회로는 디코더 신호를 수신하고 레벨 시프터 출력 신호를 수신한다. 풀-업 회로는 다양한 실시예에서, 워드라인 파워 신호로부터 특정 워드 라인을 연결 또는 차단하는 풀-업 회로 출력 신호를 NAND 메모리 셀의 블록에 제공한다. 풀-업 회로는 제 1 전압 범위에 없는 더 큰 크기의 음전압과, 제 1 전압 범위에 없는 더 큰 크기의 양전압을 포함시킴으로써, 제 1 전압 범위에 비해 폭이 넓어진 출력 전압 범위를 갖는 고전압 스위치 출력 신호를 제공한다.
일반적으로, x-디코더 또는 로우 디코더 회로와 같은 풀-업 회로는 디코더로부터 작동/작동해제 신호와, 작동/작동해제 신호의 보완 신호, 또는, 이 신호들의 처리된 버전을 수신한다. 대안으로서, 디코더로부터 작동/작동해제 신호의 보완 신호를 수신하는 대신에, 풀-업 회로는 레벨 시프터로부터 음전압 참조를 수신한다. 풀-업 회로는 NAND 메모리 어레이에 전송되는 고전압 스위치 출력의 양전압 범위를 넓히기 위해 (VPP와 같은) 작동 신호보다 큰 전압을 출력한다. 작동해제 신호에 따라, 풀-업 회로는 레벨 시프터로부터 확대된 크기를 갖는 음전압 신호와 같은, 작동해제 신호를 출력한다.
일 실시예에서, 고전압 스위치 출력 신호의 출력 전압 범위는, 제 2 전압 범위에 없는 더 큰 크기의 양전압을 포함시킴으로써, 레벨 시프터 출력 신호의 제 2 전압 범위에 비해 폭이 넓다. 이는 좁은 범위와 상관된 트랜지스터가 작동 요건의 수요가 적고 더 소형일 수 있기 때문에 유리하다. 다른 실시예에서, 레벨 시프터 출력 신호의 제 2 전압 범위와 레벨 시프터 출력 신호의 제 2 전압 범위는 동일한 최대 전압 값을 갖는다.
일 실시예에서, 고전압 스위치 출력 신호의 출력 전압 범위는 프로그램, 소거, 및 읽기 작동 사이에서 디코더 신호의 선택 및 선택해제 상태로부터의 최대값 및 최소값들에 대응한다.
일 실시예에서, 레벨 시프터 출력 신호의 제 2 전압 범위는 프로그램, 소거, 및 읽기 작동 사이에서 디코더 신호의 선택 및 선택 해제 상태로부터 최대값 및 최소값에 대응한다.
일 실시예에서, 풀-업 회로는 고전압 스위치의 작동 중 고전압 스위치의 출력 전압 범위의 최대 전압을 수신하는 게이트를 갖춘 n-형 트랜지스터를 포함한다. 다른 실시예에서, 고전압 스위치는 고전압 스위치의 작동 중 고전압 스위치의 출력 전압 범위의 최대 전압을 수신하는 게이트를 갖는 n-형 트랜지스터를 포함한다. 고전압 스위치는 복수의 p-형 트랜지스터를 포함한다. 모든 복수의 p-형 트랜지스터는 고전압 스위치의 작동 중 고전압 스위치의 출력 전압 범위의 최대 전압을 수신하는데 실패하는 게이트를 갖는다.
일 실시예에서, 고전압 스위치는 고전압 스위치의 작동 중 고전압 스위치의 출력 전압 범위의 최대 전압을 수신하는 게이트를 갖는 n-형 트랜지스터를 포함하고, 고전압 스위치는 복수의 p-형 트랜지스터를 포함하며, 모든 복수의 p-형 트랜지스터는 고전압 스위치의 작동 중 고전압 스위치의 출력 전압 범위의 최대 전압을 수신하는데 실패하는 게이트를 갖는다.
이 기술의 한가지 형태는 집적 회로 장치의 NAND 메모리 셀의 블록에 연결되는 워드라인을 이용한 메모리 작동을 위한 어드레스 디코딩 방법이다. 이 방법은,
워드라인이 선택되었는지 선택해제되었는 지를 표시하는 디코더 신호를 레벨 시프터에서 수신하는 단계로서, 상기 디코더 신호는 제 1 전압 범위를 갖는, 단계와,
제 1 전압 범위에 없는 더 큰 크기의 음전압을 포함시킴으로써 상기 제 1 전압 범위에 비해 넓어진 제 2 전압 범위를 갖는 레벨 시프터 출력 신호를 상기 레벨 시프터로부터 풀-업 회로로 제공하는 단계와,
디코더 신호 및 레벨 시프터 출력 신호를 풀-업 회로에서 수신하는 단계로서, 상기 풀-업 회로는 다양한 실시예에서, 워드라인 파워 신호로부터 특정 워드라인을 연결 또는 연결해제하는 풀-업 회로 출력 신호를 NAND 메모리 셀의 블록에 제공하는, 단계와,
제 1 전압 범위에 없는 더 큰 크기의 음 전압과, 제 1 전압 범위에 없는 더 큰 크기의 양전압을 포함시킴으로써, 제 1 전압 범위에 비해 넓어진 출력 전압 범위를 갖는 고전압 스위치 출력 신호를 풀-업 회로로부터 제공하는 단계를 포함한다.
일 실시예에서, 고전압 스위치 출력 신호의 출력 전압 범위는, 제 2 전압 범위에 없는 더 큰 크기의 양전압을 포함시킴으로써 레벨 시프터 출력 신호의 제 2 전압 범위에 비해 넓다. 이는, 좁은 범위에 상관된 트랜지스터들이 작동 요건의 수요가 적고 더 소형일 수 있기 때문에 유리하다. 일 실시예에서, 레벨 시프터 출력 신호의 제 2 전압 범위 및 레벨 시프터 출력 신호의 제 2 전압 범위는 동일한 최대 전압 값을 갖는다.
일 실시예에서, 고전압 스위치 출력 신호의 출력 전압 범위는 프로그램, 소거, 및 읽기 작동 간에 디코더 신호의 선택 및 선택해제 상태로부터 최대값 및 최소값들에 대응한다.
일 실시예에서, 레벨 시프터 출력 신호의 제 2 전압 범위는 프로그램, 소거, 및 읽기 작동 간에 디코더 신호의 선택 및 선택해제 상태로부터 최대값 및 최소값들에 대응한다.
일 실시예는,
고전압 스위치의 작동 중 고전압 스위치의 출력 전압 범위의 최대 전압을, 풀-업 회로(다른 실시예에서, 고전압 스위치) 내 n-형 트랜지스터의 게이트에서 수신하는 단계와,
고전압 스위치의 작동 중 고전압 스위치의 출력 전압 범위의 최대 전압을 고전압 스위치 내 모든 p-형 트랜지스터의 게이트에서 수신에 실패하는 단계를 포함한다.
이 기술의 한가지 형태는 복수의 블록의 NAND 메모리 셀과 고전압 스위치를 포함하는 집적 회로 장치다. 고전압 스위치는 레벨 시프터와 풀-업 회로를 포함한다. 고전압 스위치는 디코더와, NAND 메모리 셀의 복수의 블록에 연결된다. 고전압 스위치는 양전압 및 음전압을 갖춘 출력 전압 범위를 갖는다.
레벨 시프터는 디코더에 연결된다.
풀-업 회로는 레벨 시프터에 연결되고, 메모리 셀들의 복수의 블록에 연결된다. 고전압 스위치는 NMOS 트랜지스터 및 PMSO 트랜지스터를 가지며, PMSO 트랜지스터의 작동 요건이 NMOS 트랜지스터에 비해 작다.
일 실시예에서, 고전압 스위치의 출력 전압 범위는 레벨 시프터의 전압 범위에 없는 더 큰 크기의 양전압을 포함시킴으로써, 레벨 시프터의 출력 전압 범위에 비해 폭이 넓다. 이는, 좁은 범위와 상관된 트랜지스터가 작동 요건의 수요가 적고 더 소형일 수 있기 때문에 유리하다. 일 실시예에서, 고전압 스위치의 출력 전압 범위와 레벨 시프터의 출력 전압 범위는 동일한 최대 전압 값을 갖는다.
일 실시예에서, 고전압 스위치의 출력 전압 범위는 프로그램, 소거, 및 읽기 작동 간에 디코더에 의해 표시되는 선택 및 선택해제 상태의 최대값 및 최소값에 대응한다.
일 실시예에서, 레벨 시프터의 출력 전압 범위는 프로그램, 소거, 및 읽기 작동 간에 디코더에 의해 표시되는 선택 및 선택해제 상태의 최대값 및 최소값에 대응한다.
일 실시예에서, 감소된 작동 요건의 경우, 풀-업 회로가 고전압 스위치의 작동 중 고전압 스위치의 출력 전압 범위의 최대 전압을 수신하는 게이트를 갖는 n-형 트랜지스터를 포함하고, 고전압 스위치는 복수의 p-형 트랜지스터를 포함하며, 복수의 p-형 트랜지스터 모두는 고전압 스위치의 작동 중 고전압 스위치의 출력 전압 범위의 최대 전압을 수신하는데 실패하는 게이트를 갖는다.
일 실시예에서, 작동 요건 감소의 경우, 고전압 스위치는 고전압 스위치의 작동 중 고전압 스위치의 출력 전압 범위의 최대 전압을 수신하는 게이트를 갖춘 n-형 트랜지스터를 포함하고, 고전압 스위치는 복수의 p-형 트랜지스터를 포함하며, 복수의 p-형 트랜지스터 모두는 고전압 스위치의 작동 중 고전압 스위치의 출력 전압 범위의 최대 전압을 수신하는데 실패하는 게이트를 갖는다.
본 기술의 한가지 형태는 NAND 메모리 셀의 복수의 블록과 고전압 스위치를 포함하는 집적 회로 장치다. 고전압 스위치는 디코더와 NAND 메모리 셀의 복수의 블록에 연결된다. 고전압 스위치는 양전압 및 음전압을 갖는 출력 전압 범위를 갖는다.
일부 실시예에서, 고전압 스위치는 디코더에 연결된 레벨 시프터와, 풀-업 회로를 포함한다. 풀-업 회로는 레벨 시프터에 연결되고, 메모리 셀의 복수의 어레이에 연결된다.
일부 실시예에서, 고전압 스위치는 디코더에 연결된 레벨 시프터와, 풀-업 회로를 포함한다. 풀-업 회로는 레벨 시프터에 연결되고, 메모리 셀의 복수의 어레이에 연결된다. 레벨 시프터 및 풀-업 회로는 고전압 스위치의 출력 전압 범위를 발생시키기에 충분하다. 예를 들어, 레벨 시프터 회로의 2개의 스테이지가 요구되지 않는다.
일부 실시예에서, 고전압 스위치는 디코더에 연결된 레벨 시프터와, 풀-업 회로를 포함한다. 풀-업 회로는 레벨 시프터에 연결되고, 메모리 셀의 복수의 블록에 연결된다. 고전압 스위치는 NMOS 트랜지스터 및 PMOS 트랜지스터를 가지며, PMOS 트랜지스터의 작동 요건이 NMOS 트랜지스터에 비해 감소한다.
도 1은 NAND 플래시 메모리에 사용되는 고전압 스위치의 도면.
도 2는 고전압 시프터로 도 1의 스위치를 구비한 NAND 플래시 메모리의 x-디코더 도면.
도 3은 고전압 시프터로 도 1의 스위치를 구비한, 제한된 블록 제어를 갖춘, NAND 플래시 메모리의 x-디코더 도면(특히, 선택된 블록을 도시).
도 4는 고전압 시프터로 도 1의 스위치를 구비한, 제한된 블록 제어를 갖춘 NAND 플래시 메모리의 x-디코더 도면(특히, 선택해제된 블록을 도시).
도 5는 개선된 고전압 스위치의 도면.
도 6은 고전압 시프터로 도 5의 스위치를 구비한, 개선형 블록 제어를 갖춘, NAND 플래시 메모리의 x-디코더 도면(선택해제된 블록을 도시).
도 7-10은 다양한 개선형 고전압 스위치의 도면.
도 11은 도 7의 개선형 고전압 스위치에 대한 노드 전압의 표.
도 12는 비휘발성 프로그래머블 저항 메모리 셀 어레이와, 다른 회로를 포함하는 집적 회로의 블록도표.
음의 임계 전압 Vt로 소거되는 셀 상의 소거 검증을 위한 순방향 읽기와 같은, 많은 경우에, 또는, 소거 검증과는 다른 일부 작동을 수행할 때 메모리 셀에 음 전압이 요구되는 경우에, 음 전압 실렉터가 유용하다.
도 1은 NAND 플래시 메모리에 사용되는 고전압 스위치를 도시한다.
M3는 공핍 NMOS 트랜지스터다. 일례에서, M2 및 M3의 임계 전압은 각각 -1V와 -0.8V다. 일 경우에, Vin은 낮고 Vsw = GND 접지 전위이다. M2는 오프이고, Vsb는 0.8V다(M3는 음의 Vth 임계 전압을 갖는다). M4는 오프이고 Vout은 Vhv에 독립적이다. Vin이 Vd에 접근하면, M2가 온 상태로 바뀌어서, 노드 Vsw의 전압을 상승시킨다. 트랜지스터 M1은 Vsw가 Vdd - Vth,M1과 같아질 때까지 Vsw의 상승에 기여한다. 이 지점에서, M1은 다이오드-연결되고, 인버터로 표시되는, 회로의 저-전압 섹션을 분리시킨다. (M2와 M3를 거치는) 노드 Vsb와 Vsw 사이의 양의 피드백은 전압 Vsw를 Vhv의 값으로 취한다.
도 2는 도 1의 스위치를 고전압 시프터로 갖는 NAND 플래시 메모리의 x-디코더를 도시한다.
메모리 집적 회로는 여러 블록의 메모리 셀들을 지닌다. 이러한 어레이의 모든 블록에는 x-디코더 유닛이 부속된다. 마찬가지로, 각각의 블록은 복수의 비트라인 및 워드라인에 의해 액세스되는 NAND 메모리의 여러 스트링이나 라인들을 지닌다. 전역 워드 라인 GWL[31:0], 전역 스트링 선택 라인 GSSL, 및 전역 접지 선택 라인 GGSL은, 모든 블록의 워드라인 WL[31:0], 스트링 선택 라인 SSL, 및 접지 선택 라인 GSL에 대해 파워를 제공하는 전역 신호다. 특정 블록이 선택되는 지 여부는 디코더 BLKDEC 회로에 의해 디코딩된다.
블록이 선택되면, 고전압 스위치 또는 고전압 레벨 시프터가 VPP를 출력하고, 따라서, NAND 스트링과 직렬 연결되는 트랜지스터(201, 202, 203, 204)를 온 상태로 만든다. 이 경우에, 선택된 블록의 워드라인 WL0는 GWL0에 연결될 것이고, 선택된 블록의 워드라인 WL1은 GWL1에 연결될 것이며, 전역 워드라인 GWL[31:0] 및 워드라인 WL[31:0]의 나머지들에 대해서도 마찬가지로 연결될 것이다. 워드라인 WL에 추가하여, 각 블록의 스트링 선택 라인 SL 및 접지 선택 GSL도 마찬가지로 작동할 것이다.
블록이 선택해제되면, 고전압 스위치는 GND를 출력하여, 선택해제된 블록의 워드라인 WL, 스트링 선택 라인 SSL, 및 접지 선택 라인 GSL을 차단할 것이다.
도 3은 도 1의 스위치를 고전압 레벨 시프터로 구비한, 제한된 블록 제어를 갖춘 NAND 플래시 메모리의 x-디코더를 도시하며, 특히, 선택된 블록을 도시한다.
일부 경우에, NAND 메모리 셀은 작동 중 음전압을 필요로한다. 일례에서, 워드라인 WL은 작동에 대해 -2.0V로 바이어스되는 것이 요구되며, 이는 일부 전통적인 형태의 고전압 스위치에서는 가능하지 않다.
예를 들어, 전역 워드라인 GWL0 = -2V이고, 선택된 블록의 트랜지스터(202)는 온 상태다(도 3 참조).
도 4는 도 1의 스위치를 고전압 시프터로 구비한, 제한된 블록 제어를 갖춘, NAND 플래시 메모리의 x-디코더를 도시한다.
다른 선택해제된 블록들의 트랜지스터(202)들은 여전히 온 상태이며, 이는 고전압 시프터의 최저 출력 전압이 GND이기 때문이다.
도 5는 개선형 고전압 스위치 또는 고전압 스위치를 도시한다.
개선형 고전압 스위치, 또는 고전압 스위치는 NAND 메모리에 음 전압 입력을 제공할 수 있어서 NAND 메모리 블록을 오프시킬 수 있다. 이 회로를 이용하여, 앞서 설명한 문제, 즉, NAND 어레이 내 오작동한 메모리 블록들의 문제가 발생하지 않을 것이다. 따라서, 개선형 고전압 스위치 또는 고전압 스위치가 음전압을 제공하여, 선택해제된 메모리 블록을 오프시킬 수 있다.
VNP는 작동 중 칩의 가장 큰 음전압이다. VPP는 작동 중 칩의 가장 큰 양전압이다.
고전압 스위치는 레벨 시프터와 풀-업 회로를 포함한다. 고전압 스위치의 입력은 NAND 어레이의 메모리 블록을 작동/작동해제시키는, 디코더로부터의 SEL 신호다.
레벨 시프터는, 높은 VDD 전압 참조와 낮은 VNP 전압 참조 사이에서 직렬 연결되는 두 쌍의 P-형 및 N-형 트랜지스터가 존재한다는 점에서, 크로스-연결 인버터와 유사하고, 각각의 N-형 트랜지스터의 게이트는 다른 N-형 트랜지스터의 드레인에 크로스-연결된다. 그러나, 인버터와는 달리, P-형 트랜지스터의 게이트들이 메모리 블록을 작동/작동해제시키는 디코더로부터의 SEL 신호와 보완 신호 SELB에 각각 연결된다. 출력은 P-형 및 N-형 트랜지스터의 직렬 연결 쌍 중 하나의 내부 모드다. 도시되는 실시예에서, 출력은 P-형 트랜지스터 및 N-형 트랜지스터의 직렬 연결 쌍 중 하나의 내부 모드이며, 메모리 블록을 작동/작동해제시키는 디코더로부터의 SEL 신호를 수신하는 게이트를 구비한 P-형 트랜지스터를 포함한다. 이러한 출력은 인버터에 의해 추가적으로 처리된다. 레벨 시프터의 출력은, VNP를 포함하도록, 레벨 시프터에 의해 넓어지는 음전압 범위를 갖는다.
폴-업 회로는 x-디코더 또는 로우 디코더 회로와 동일한, 풀-업 회로의 주부(primary part)와 레벨 시프터 출력을 연결시키는, 선택적인 N-형 트랜지스터를 갖는다. n-형 공핍 모드 트랜지스터가 VPP와 고전압 스위치 출력 사이에서 p-형 트랜지스터와 직렬 연결된다. n-형 공핍 모드 트랜지스터는 고전압 스위치 출력에 연결되는 게이트와, VPP에 연결되는 드레인과, p-형 트랜지스터의 소스에 연결되는 소스를 갖는다. p-형 트랜지스터는 고전압 스위치 출력에 연결되는 드레인과, 디코더 신호 SELB에 연결되는 게이트를 갖는다.
더욱 일반적으로, x-디코더 또는 로우 디코더 회로와 같은 풀-업 회로가 작동(enable)/작동해제(disable) 신호 및 작동/작동해제 신호의 보완 신호를 수신한다. 작동 신호에 따라, 풀-업 회로는 (VPP와 같은) 작동 신호보다 큰 전압을 출력한다. 작동해제 신호에 따라, 풀-업 회로는 작동 해제 신호를 출력한다.
도 5 및 도 7-10에 의해 설명되는 고전압 스위치에서, 레벨 시프터 스테이지 다음에 디코더 스테이지가 이어진다. 음전압 시프터 스테이지는 확장된 음전압 범위를 갖는 신호를 출력하며, 디코더 스테이지는 확장된 양전압 범위를 갖는 신호를 출력한다.
레벨 시프터는 입력으로 블록 선택 SEL 신호를 수신한다. 여러 실시예에서, 블록 선택 SEL 신호는 논리 회로 출력과 마찬가지로, 단일 극성(음 또는 양)의 신호, 통상적인 양의 신호를 출력한다. 블록 선택 SEL 신호는 따라서, 공통적으로, VDD 또는 접지의 논리값과 같은 디코더 출력의 값들을 갖는다. 레벨 시프터 스테이지가 블록 선택 SEL 신호를 수신한 후, 레벨 시프터 스테이지는 VDD와 VNP의 더 넓은 범위 사이에서 신호를 출력한다. 레벨 시프터 스테이지는 GND로부터 음의 VNP까지 낮은 전압 범위를 넓힌다.
디코더 스테이지는 VDD 및 VNP로부터 VPP 및 VNP까지 신호 범위를 넓힌다. 레벨 시프터 스테이지의 최대 전압이, 논리 회로 출력 최대값에 대응하는, VDD였지만, 디코더 스테이지의 최대 전압은 VPP로서, VDD보다 높다.
도 6은 도 5의 스위치를 고전압 시프터로 구비한, 개선형 블록 제어를 갖춘 NAND 플래시 메모리의 x-디코더를 도시하며, 특히, 선택해제된 블록을 도시한다.
도 2-4와는 달리, 고전압 시프터의 최저 출력 전압이 충분히 음의 값을 가지기 때문에, 선택해제된 블록의 트랜지스터(202)는 오프 상태를 갖는다.
도 7은 다른 개선형 고전압 스위치 또는 고전압 스위치를 도시한다.
고전압 스위치는 레벨 시프터에 이어 풀-업 회로를 포함한다. 고전압 스위치에 이어 트랜지스터가 존재하며, 이 트랜지스터는 NAND 스트링과 직렬 연결된다. NAND 메모리블록은 전압 스위치가 높은 블록 선택 신호 또는 낮은 블록 선택 신호를 수신하였는지에 따라, 앞서의 도면들과 연계하여 앞서 설명한 바와 같이 작동하거나 작동해제된다.
도 5와 비교할 때, 도 7의 고전압 스위치는, 디코더 신호를 수신하고 디코더 신호의 보완 신호 SELB를 발생시키는 인버터를 도시한다. 디코더 신호의 보완 신호는 디코더에 의해 발생될 수 있고, 또는, 도 7에서와 같이 나중에 발생될 수도 있다.
도 8은 다른 개선형 고전압 스위치 또는 고전압 스위치를 도시한다.
고전압 스위치는 레벨 시프터에 이어 풀-업 회로를 포함한다. 고전압 스위치에 이어 구성되는 트랜지스터는 NAND 스트링과 직렬 연결된다. NAND 메모리블록은 전압 스위치가 높은 또는 낮은 블록 선택 신호를 수신하였는지에 따라, 위 도면과 연계하여 앞서 설명한 대로 작동하거나 작동해제된다. 도 7과 달리, 고전압 스위치의 입력은 그 시작부에서 블록 선택 SEL 및 블록 선택 바 SELB 신호의 역전된 극성을 갖는다. 역전된 극성 때문에, 인버터가 고전압 스위치의 레벨 시프터로부터 제거된다.
도 9는 다른 개선형 고전압 스위치 또는 고전압 스위치를 도시한다.
고전압 스위치는 레벨 시프터에 이어 품-업 회로를 포함한다. 고전압 스위치에 이어 구성되는 트랜지스터는 NAND 스트링과 직렬 연결된다. NAND 메모리 블록은 전압 스위치가 높은 블록 선택 신호 또는 낮은 블록 선택 신호를 수신하였는지에 따라, 위 도면들과 연계하여 앞서 설명한 바와 같이 작동하거나 작동해제된다.
도 7 및 도 8과는 달리, 도 9에서 고전압 스위치의 풀-업 회로 내 p-형 트랜지스터의 게이트는 디코더 출력 블록 선택 SEL 신호에 연결되지 않으며, 블록 선택 바 SELB 신호에도 연결되지 않는다. 대신에, 고전압 스위치의 풀-업 회로 내 p-형 트랜지스터의 게이트가 SELHB 신호에 연결되고, 이는 다시, n-형 트랜지스터를 통해 VNP, 레벨 시프터의 음전압 참조에 연결된다. SELH 신호 출력 및 SELHB 신호는 레벨 시프터 내의 서로 다른 노드 상에 위치한다.
도 10은 다른 개선형 고전압 스위치 또는 고전압 스위치를 도시한다.
고전압 스위치는 레벨 시프터에 이어 풀-업 회로를 포함한다. 고전압 스위치에 이어 구성되는 트랜지스터는 NAND 스트링과 직렬 연결된다. NAND 메모리 블록은, 전압 스위치가 높은 또는 낮은 블록 선택 신호를 수신하였는지에 따라 위 도면과 연계하여 앞서 설명한 대로 작동하거나 작동해제된다.
도 9와 달리, 시작부에서 고전압 스위치의 입력은 블록 선택 SEL과 블록 선택 바 SELB 신호의 극성을 역전시킨다. 역전된 극성 때문에, 인버터가 고전압 스위치의 레벨 시프터에 부가된다.
도 11은 여러 가지 작동(읽기, 소거, 프로그램)과 여러 가지 블록 선택 상태(선택, 선택해제)에 따라 변화하는, 도 7의 회로에 대한 노드 전압의 표다.
도 11의 표는 고전압 스위치의 입력, 신호 SEL, 및 그 보완 신호 SELB가 0과 VDD의 논리 신호 값을 갖는다. 고전압 스위치의 용도는 메모리 어레이의 블록들을 선택 및 선택해제하기에 충분하게 이 신호들의 전압 범위를 넓히는 것이다. 고전압 스위치의 레벨 시프터는 VNP, 레벨 시프터의 음전압 참조를 포함하도록 전압 범위를 넓힌다. 풀-업 회로는 VPP, 풀-업 회로의 양전압 참조를 포함하도록 전압 범위를 넓힌다. 따라서, 고전압 스위치는 0 내지 VDD의 상대적으로 좁은 범위로부터, VNP 내지 VPP의 상대적으로 넓은 범위로 신호의 전압 범위를 넓힌다.
VPP가 VDD보다 높은 실시예에서, 트랜지스터 면적은 더 작다.
표는 NMOS 트랜지스터의 작동 요건이 PMOS 트랜지스터의 작동 요건보다 높다는 것을 도시한다. 도시되는 표에서, NMOS 작동 요건은 30V다(예를 들어, VPP - SELH 또는 VPP-SELHB)다. 도시되는 표에서, PMOS 작동 요건은 17V(예를 들어, SELHB - SELH)다.
이러한 PMOS 작동 요건의 감소는 음 레벨 시프터 스테이지와 NAND 어레이 사이의 추가적인 디코더 회로로부터 나타난다. 이러한 PMOS 작동 요건 감소는 PMOS 트랜지스터의 면적 요건을 감소시킨다.
NMOS/PMOS 트랜지스터는 VPWR 및 VNP 사이의 고전압 작동을 뒷받침한다. 총 작동 범위는 NMOS에 의해 제한된다. 일부 실시예에서, 이러한 스위치는 -20 ~ 10V(소거) 및 0~30V(프로그램)의 출력 범위를 갖는다.
일부 실시예는 높은 음전압없는 높은 양전압, 및/또는, 높은 양전압없는 높은 음전압을 동시에 발생시킨다. 이러한 특징은 트랜지스터의 면적 요건을 감소시킨다.
도 12는 비휘발성 프로그래머블 저항 메모리 셀의 어레이와, 그외 다른 회로를 포함하는 집적 회로의 블록도표다.
집적 회로(1250)는 NAND 메모리 셀을 이용하여 구현되는 메모리 어레이(1200)의 블록도다. 어드레스가 버스(1205) 상에서 칼럼 디코더(1203) 및 로우 디코더(1201)에 공급되고, 로우 디코더(1201)는 개선형 블록 선택/선택해제 회로를 포함한다. 블록(1206)의 센스 증폭기 및 데이터-인 구조가 데이터 버스(1207)를 통해 칼럼 디코더(1203)에 연결된다. 데이터는 집적 회로(1250) 상의 입력/출력 포트로부터, 또는, 집적 회로(1250) 내부 또는 외부의 다른 데이터 소스로부터, 데이터-인 라인(1211)을 통해, 블록(1206)의 데이터-인 구조로 공급된다. 데이터는 블록(1206)으로부터 데이터-아웃 라인(1215)을 통해 집적 회로(1250) 상의 입/출력 포트로, 또는, 집적 회로(1250) 내부 또는 외부의 다른 데이터 수신지까지 공급된다. 집적 회로(1250)는 비휘발성 저장 장치와는 다른 임무 기능을 지향하는 회로를 또한 포함할 수 있다.
바이어스 배열 상태 기계(1209)를 이용하여 본 예에서 구현되는 컨트롤러는, 읽기, 프로그램, 소거, 소거 검증, 및 프로그램 검증 전압과 같은 바이어스 배열 전압(1208)의 인가를 제어한다. 컨트롤러는 당 분야에 잘 알려진 전용 로직 회로를 이용한다. 대안의 실시예에서, 컨트롤러는 범용 프로세서를 포함하며, 이 프로세서는 동일 집적 회로 상에서 구현될 수 있고, 컴퓨터 프로그램을 실행하여 장치의 작동을 제어하게 할 수 있다. 또 다른 실시예에서, 전용 로직 회로와 범용 프로세스의 조합을 이용하여 컨트롤러를 구현할 수 있다.
본 발명이 바람직한 실시예를 들어 개시되었으나, 본 예는 설명을 돕기 위한 것일 뿐이다. 수많은 변형예가 발명의 범위 내에서 가능하며, 그 범위는 다음의 청구범위에 의해 규정된다.

Claims (13)

  1. 집적 회로 고전압 스위치 장치에 있어서,
    신호를 수신하여, 제 1 전압 범위를 갖는 레벨 시프터 전압 출력을 제공하는 출력을 갖는 레벨 시프터와,
    상기 레벨 시프터의 출력에 연결되고, 상기 제 1 전압 범위보다 넓은 제 2 전압 범위를 갖는 풀-업 회로 전압 출력을 제공하는 출력을 갖는, 풀-업 회로를 포함하는
    집적 회로 고전압 스위치 장치.
  2. 제 1 항에 있어서,
    상기 신호는 디코더 신호이고, 상기 풀-업 회로의 출력은 메모리 어레이의 워드라인에 제공되는
    집적 회로 고전압 스위치 장치.
  3. 제 1 항에 있어서,
    상기 레벨 시프터는 음 레벨 시프터이고,
    상기 레벨 시프터의 제 1 전압 범위는 상기 레벨 시프터에 모두 연결된 음의 제 1 바이어스 전압과 양의 제 2 바이어스 전압에 의해 설정되며,
    상기 제 2 전압 범위는 상기 풀-업 회로에 모두 연결된 양의 제 3 바이어스 전압과 상기 음의 제 1 바이어스 전압에 의해 설정되는
    집적 회로 고전압 스위치 장치.
  4. 제 3 항에 있어서,
    소거 시 선택 작동 중, 제 2 전압 출력은 양의 제 3 바이어스 전압과 동일한 전압인
    집적 회로 고전압 스위치 장치.
  5. 제 3 항에 있어서,
    소거시 선택해제 작동 중, 제 2 전압 출력은 음의 제 1 바이어스 전압과 동일한 전압인
    집적 회로 고전압 스위치 장치.
  6. 제 1 항에 있어서,
    상기 레벨 시프터 전압 출력의 제 1 전압 범위는, 상기 디코더로부터의 디코더 신호에 없는 음의 전압 크기를 포함시킴으로써, 상기 디코더로부터의 디코더 신호보다 폭이 넓은
    집적 회로 고전압 스위치 장치.
  7. 제 1 항에 있어서,
    상기 풀-업 회로의 제 2 전압 범위는, 상기 디코더의 디코더 신호에 없는 음 전압 크기와 양 전압 크기를 포함시킴으로써, 상기 디코더 신호보다 폭이 넓은
    집적 회로 고전압 스위치 장치.
  8. 집적 회로의 워드라인에 연결되는 워드라인을 이용한 메모리 작동을 위한 어드레스 디코딩 방법에 있어서,
    레벨 시프터에서 디코더 신호를 수신하는 단계와,
    제 1 전압 범위를 갖는 레벨 시프터 출력 신호를 레벨 시프터로부터 풀-업 회로로 제공하는 단계와,
    상기 제 1 전압 범위에 비해 넓어진 제 2 전압 범위를 갖는 전압 스위치 출력 신호를 상기 풀-업 회로로부터 제공하는 단계를 포함하는
    어드레스 디코딩 방법.
  9. 제 8 항에 있어서,
    상기 레벨 시프터는 음 레벨 시프터이고,
    상기 레벨 시프터의 제 1 전압 범위는 상기 레벨 시프터에 모두 연결된 음의 제 1 바이어스 전압과 양의 제 2 바이어스 전압에 의해 설정되며,
    상기 제 2 전압 범위는 상기 풀-업 회로에 모두 연결된 양의 제 3 바이어스 전압과 음의 제 1 바이어스 전압에 의해 설정되는
    어드레스 디코딩 방법.
  10. 제 9 항에 있어서,
    소거시 선택 작동을 실행하는 단계를 더 포함하며,
    선택 작동 실행 중 제 2 전압 출력은 양의 제 3 바이어스 전압과 동일한 전압인
    어드레스 디코딩 방법.
  11. 제 9 항에 있어서,
    소거시 선택해제 작동을 실행하는 단계를 더 포함하며,
    선택해제 작동 실행 중 제 2 전압 출력은 음의 제 1 바이어스 전압과 동일한 전압인
    어드레스 디코딩 방법.
  12. 제 8 항에 있어서,
    상기 디코더 신호는 제 3 전압 범위를 갖고,
    상기 제 2 전압 범위는, 상기 제 3 전압 범위에는 없는 더 큰 크기의 음전압을 포함시킴으로써, 상기 제 3 전압 범위에 비해 폭이 더 넓으며,
    상기 제 2 전압 범위는, 상기 제 3 전압 범위에 없는 더 큰 크기의 음 전압과, 상기 제 3 전압 범위에 없는 더 큰 크기의 양 전압을 포함시킴으로써, 상기 제 3 전압 버무이에 비해 폭이 더 넓은
    어드레스 디코딩 방법.
  13. 제 8 항에 있어서,
    상기 제 2 전압 범위는, 상기 제 1 전압 범위에는 없는 더 큰 크기의 양전압을 포함시킴으로써, 상기 제 1 전압 범위에 비해 폭이 더 넓은
    어드레스 디코딩 방법.
KR1020110082760A 2010-12-23 2011-08-19 Ｎａｎｄ 메모리용 디코더 KR20120093052A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201061427040P 2010-12-23 2010-12-23
US61/427,040 2010-12-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180160649A Division KR20180134829A (ko) 2010-12-23 2018-12-13 Ｎａｎｄ 메모리용 디코더

Publications (1)

Publication Number Publication Date
KR20120093052A true KR20120093052A (ko) 2012-08-22

Family

ID=46316605

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020110082760A KR20120093052A (ko) 2010-12-23 2011-08-19 Ｎａｎｄ 메모리용 디코더
KR1020180160649A KR20180134829A (ko) 2010-12-23 2018-12-13 Ｎａｎｄ 메모리용 디코더

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020180160649A KR20180134829A (ko) 2010-12-23 2018-12-13 Ｎａｎｄ 메모리용 디코더

Country Status (5)

Country Link
US (1) US8638618B2 (ko)
JP (1) JP5933968B2 (ko)
KR (2) KR20120093052A (ko)
CN (1) CN102543185B (ko)
TW (1) TWI497503B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140079768A (ko) * 2011-10-05 2014-06-27 샌디스크 테크놀로지스, 인코포레이티드 음 전압 능력을 가진 레벨 시프터

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102072767B1 (ko) 2013-11-21 2020-02-03 삼성전자주식회사 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
US9379705B2 (en) 2014-02-21 2016-06-28 Samsung Electronics Co., Ltd. Integrated circuit and semiconductor device including the same
US9589642B2 (en) * 2014-08-07 2017-03-07 Macronix International Co., Ltd. Level shifter and decoder for memory
CN104681088B (zh) * 2015-02-28 2018-02-09 上海华虹宏力半导体制造有限公司 一种行地址译码电路
US9997208B1 (en) * 2017-03-29 2018-06-12 Qualcomm Incorporated High-speed level shifter
KR102467312B1 (ko) * 2018-10-15 2022-11-14 삼성전자주식회사 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리 장치
US11626864B1 (en) 2021-12-08 2023-04-11 Macronix International Co., Ltd. Level shift circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103794A (ja) * 1996-06-12 1998-01-06 Hitachi Ltd 不揮発性記憶装置および駆動方法
US6002290A (en) * 1997-12-23 1999-12-14 Sarnoff Corporation Crisscross voltage level shifter
JP3694422B2 (ja) * 1999-06-21 2005-09-14 シャープ株式会社 ロウデコーダ回路
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
TWI222647B (en) * 2003-07-17 2004-10-21 Amic Technology Corp Flash memory capable of utilizing one driving voltage output circuit to drive a plurality of word line drivers
KR100476725B1 (ko) * 2003-08-01 2005-03-16 삼성전자주식회사 바닥 레벨의 저전압원 감지 기능을 가지는 레벨 쉬프터 및레벨 쉬프팅 방법
JP2005268621A (ja) * 2004-03-19 2005-09-29 Toshiba Corp 半導体集積回路装置
JPWO2006025099A1 (ja) * 2004-08-31 2008-05-08 スパンション エルエルシー 不揮発性記憶装置、およびその制御方法
JP2006252624A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体記憶装置
JP2007080373A (ja) * 2005-09-14 2007-03-29 Renesas Technology Corp 不揮発性メモリ
KR100725993B1 (ko) * 2005-12-28 2007-06-08 삼성전자주식회사 누설 전류를 방지하는 로우 디코더 회로 및 이를 구비하는반도체 메모리 장치
US7551492B2 (en) 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
CN100552823C (zh) * 2006-08-16 2009-10-21 上海华虹Nec电子有限公司 用于低压eeprom的字线电压切换电路
US7593259B2 (en) 2006-09-13 2009-09-22 Mosaid Technologies Incorporated Flash multi-level threshold distribution scheme
JP2008084471A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置
US20080117691A1 (en) * 2006-11-17 2008-05-22 Sharp Kabushiki Kaisha Erasing circuit of nonvolatile semiconductor memory device
KR101330710B1 (ko) * 2007-11-01 2013-11-19 삼성전자주식회사 플래시 메모리 장치
US8295087B2 (en) 2008-06-16 2012-10-23 Aplus Flash Technology, Inc. Row-decoder and select gate decoder structures suitable for flashed-based EEPROM operating below +/− 10v BVDS
JP5169773B2 (ja) * 2008-11-27 2013-03-27 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリの動作方法およびシステム
CN102341865B (zh) * 2009-04-30 2014-07-16 力晶股份有限公司 Nand闪存装置的编程方法
KR101596826B1 (ko) * 2009-10-26 2016-02-23 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 바이어스 전압 인가 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140079768A (ko) * 2011-10-05 2014-06-27 샌디스크 테크놀로지스, 인코포레이티드 음 전압 능력을 가진 레벨 시프터
KR101868199B1 (ko) * 2011-10-05 2018-06-18 샌디스크 테크놀로지스 엘엘씨 음 전압 능력을 가진 레벨 시프터

Also Published As

Publication number Publication date
CN102543185A (zh) 2012-07-04
TWI497503B (zh) 2015-08-21
TW201227743A (en) 2012-07-01
JP5933968B2 (ja) 2016-06-15
US20120163087A1 (en) 2012-06-28
CN102543185B (zh) 2016-05-11
JP2012133876A (ja) 2012-07-12
KR20180134829A (ko) 2018-12-19
US8638618B2 (en) 2014-01-28

Similar Documents

Publication Publication Date Title
KR20180134829A (ko) Ｎａｎｄ 메모리용 디코더
US8976600B2 (en) Word line driver circuit for selecting and deselecting word lines
US6717861B2 (en) Non-volatile semiconductor memory device capable of preventing program disturb due to noise voltage induced at a string select line and program method thereof
KR100612569B1 (ko) 향상된 프리-프로그램 기능을 가지는 플래쉬 메모리 장치및 그 프리-프로그램 동작 제어방법
US7821832B2 (en) Flash memory device having shared row decoder
US7450434B2 (en) Semiconductor device and its control method
KR100644224B1 (ko) 누설전류를 감소시키는 레벨 쉬프트 및 이를 포함하는불휘발성 반도체 메모리 장치의 블락 드라이버
JP2007305283A (ja) 消去動作時にメモリセルブロックのサイズを選択的に変更する機能を有するフラッシュメモリ装置及びその消去方法
KR100395771B1 (ko) 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US8531229B2 (en) Level shifting circuit
US9219482B2 (en) High voltage switch circuit and nonvolatile memory including the same
JP2008010082A (ja) 不揮発性半導体記憶装置及びワード線駆動方法
TWI691971B (zh) 組態用於存取快閃記憶體單元之陣列行及列的方法與設備
KR20010088007A (ko) 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
US20040130945A1 (en) Integrated circuit memory devices and methods of programming the same in which the current drawn during a programming operation is independent of the data to be programmed
KR20030062275A (ko) 반도체 기억 장치
US7724582B2 (en) Decoders and decoding methods for nonvolatile memory devices using level shifting
JP2006114121A (ja) 不揮発性半導体記憶装置及びその書き込み方法
US9293181B2 (en) Block selection circuit and semiconductor device having the same
US7605633B2 (en) Level shift circuit which improved the blake down voltage
US8625358B2 (en) Row driver circuit for NAND memories including a decoupling inverter
JP7065637B2 (ja) 半導体装置
US11081181B2 (en) Flash memory and method for operating the same
US7016233B2 (en) Wordline decoder and memory device
US20110069571A1 (en) Word Line Decoder Circuit Apparatus and Method

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent