CN102543185B - 集成电路高电压切换装置及其切换方法 - Google Patents

集成电路高电压切换装置及其切换方法 Download PDF

Info

Publication number
CN102543185B
CN102543185B CN201110254319.3A CN201110254319A CN102543185B CN 102543185 B CN102543185 B CN 102543185B CN 201110254319 A CN201110254319 A CN 201110254319A CN 102543185 B CN102543185 B CN 102543185B
Authority
CN
China
Prior art keywords
voltage
output
circuit
pull
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110254319.3A
Other languages
English (en)
Other versions
CN102543185A (zh
Inventor
洪硕男
陈张庭
洪继宇
刘增毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN102543185A publication Critical patent/CN102543185A/zh
Application granted granted Critical
Publication of CN102543185B publication Critical patent/CN102543185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种集成电路高电压切换装置及其切换方法。该装置包括多个区块的与非门存储单元及高电压切换开关。此高电压切换开关与一译码器输出和与非门存储单元的区块耦接。该高电压切换开关具有正电压及负电压的一输出电压范围。

Description

集成电路高电压切换装置及其切换方法
技术领域
本发明是关于一高电压切换装置与方法，尤其适于使用于与非门存储阵列的译码器。
背景技术
传统与非门闪存的设计中并没有负电压。即使是进行擦除验证时所有的偏压是等于或大于0伏特，假如此擦除存储单元的阈值电压Vt分布是低于0伏特。如此设计的应用被称为反向读取操作。
因为在与非门闪存中的X译码器并没有负电压的需求，与非门闪存经常使用传统的X译码器选择器。
在美国专利申请公开号US2008/0062760案中，一个负电平转换器提供负电压以选取或解除选取与非门存储阵列中的区块，但是没有正电平转换的辅助电路。其结果是，PMOS晶体管需要更严格的操作需求。
在美国专利申请公开号US2009/0310405案中，一个正电平转换器跟随在负电平转换器之后。然而，此设计对PMOS晶体管而言仍是需要更严格的操作需求。
因此，需要提供一种高电压切换开关以具有较宽的正电压及负电压范围，对PMOS晶体管而言不需要严格的操作需求。
发明内容
本发明的实施例是描述能够在一与非门存储阵列中提供负电压输入的高电压切换开关。
本发明的一目的为公开一种包括高电压切换开关的集成电路存储装置。此高电压切换开关接收来自译码器的信号，其中选取/解除选取或致能/失能信号具有逻辑信号值以指示一特定存储区块是否被选取/解除选取或致能/失能。此高电压切换开关然后转换这些逻辑信号为足够正或负能够选取/解除选取存储区块的电压。此高电压切换开关包含一电平转换器及一例如是x译码器或列译码器的上拉电路。此电平转换器可以是一负电平转换器。
此高电压切换开关与(i)一译码器及(ii)与与非门存储单元的一区块耦接的一字线耦接。该译码器可以是一区块译码器。此高电压切换开关具有一高电压切换输出信号，其具有正电压及负电压的一输出电压范围。
此电平转换器与该译码器耦接，该电平转换器接收一个指示该字线是选取或解除选取的一译码信号。该译码信号具有一第一电压范围，该电平转换器提供一个具有一第二电压范围的电平转换器输出信号至一上拉电路，该第二电压范围通过包括一个在该第一电压范围缺乏的一较大负电压而比该第一电压范围更宽。
该上拉电路与该电平转换器耦接，且与该字线耦接。该上拉电路接收(i)该译码信号及(ii)该电平转换器输出信号，该上拉电路提供给该与非门存储单元的该区块一上拉电路输出信号其会将该特定字线与一字线电源信号耦接或解除耦接。该上拉电路通过包含(i)该第一电压范围缺乏的一较大负电压及(ii)该第一电压范围缺乏的一较大正电压提供具有较该第一电压范围更宽的该输出电压范围的该高电压切换输出信号。
更特定的是，例如是x译码器或列译码器的上拉电路接收一致能/失能信号及此致能/失能信号的互补信号。替代地，没有自译码器接收致能/失能信号的互补信号，此上拉电路自此电平转换器接收负参考电压。为了响应此致能信号，此上拉电路输出一个较此致能信号(例如VPP)更大的电压。为了响应此失能信号，此上拉电路输出失能信号，例如是自电平转换器的一个更大的负电压信号。
在一实施例中，该高电压切换输出信号的该输出电压范围通过包含该电平转换器的第二电压范围缺乏的一较大正电压而具有较该负电平转换器输出信号的该第二电压范围更宽。因为与一较窄范围相关的晶体管具有不需要较严格的操作需求且可以更小的优点。在另一实施例中，该切换装置输出信号的电压范围与该负电平转换器输出信号的该第二电压范围具有相同的最大电压值。
在一实施例中，该高电压切换输出信号的该输出电压范围与编程、擦除和读取操作时的该区块译码信号的该选取及解除选取的最大及最小值对应。
在一实施例中，该电平转换器输出信号的该第一电压范围与编程、擦除和读取操作时的该区块译码信号的该选取及解除选取的最大及最小值对应。
在一实施例中，该上拉电路包括一个具有一栅极于该区块电平转换器操作时接收该高电压切换开关的该输出电压范围的一最大电压的n型晶体管。在另一实施例中，该高电压切换关开包括一个具有一栅极于该高电压切换关开操作时接收该高电压切换关开的该输出电压范围的一最大电压的n型晶体管。该高电压切换关开包括多个p型晶体管，每一个该p型晶体管具有一栅极于该高电压切换关开操作时无法接收该高电压切换关开的该输出电压范围的该最大电压。
在一实施例中，该高电压切换关开包括一个具有一栅极于该高电压切换关开操作时接收该高电压切换关开的该输出电压范围的一最大电压的n型晶体管，及该高电压切换关开包括多个p型晶体管，每一个该p型晶体管具有一栅极于该高电压切换关开操作时无法接收该高电压切换关开的该输出电压范围的该最大电压。
本发明的另一目的为公开一种存储器操作的地址译码方法，该存储器中具有一字线与一集成电路中的与非门存储单元的一区块耦接。此方法包含：
于一电平转换器接收一个指示该字线是选取或解除选取的一区块译码信号，该区块译码信号具有一第一电压范围；
自该电平转换器提供一个具有一第二电压范围的电平转换器输出信号至一上拉电路，该第二电压范围通过包括一个在该第一电压范围缺乏的一较大负电压而比该第一电压范围更宽；
于该上拉电路接收(i)该译码信号及(ii)该电平转换器输出信号，该上拉电路提供给该与非门存储单元的该区块一上拉电路输出信号其会将该特定字线与一字线电源信号耦接或解除耦接；以及
自该上拉电路通过包含(i)该第一电压范围缺乏的一较大负电压及(ii)该第一电压范围缺乏的一较大正电压提供具有较该第一电压范围更宽的该输出电压范围的该高电压切换输出信号。
在一实施例中，该高电压切换输出信号的该输出电压范围通过包含该电平转换器的第二电压范围缺乏的一较大正电压而具有较该电平转换器输出信号的该第二电压范围更宽。因为与一较窄范围相关的晶体管具有不需要较严格的操作需求且可以更小的优点。在一实施例中，该切换装置输出信号的电压范围及该电平转换器输出信号的该第二电压范围具有相同的最大电压值。
在一实施例中，该高电压切换输出信号的该输出电压范围与编程、擦除和读取操作时的该译码信号的该选取及解除选取的最大及最小值对应。
在一实施例中，该电平转换器输出信号的该第二电压范围与编程、擦除和读取操作时的该译码信号的该选取及解除选取的最大及最小值对应。
在一实施例中，更包括：
于该高电压切换关开操作时，在此上拉电路(在另一实施例中为该高电压切换关开)中n型晶体管的一栅极接收该高电压切换关开的该输出电压范围的一最大电压，以及
于该高电压切换关开操作时，该高电压切换关开中所有p型晶体管的栅极无法接收该高电压切换关开的该输出电压范围的该最大电压。
本发明的再一目的为公开一种集成电路存储装置，其包含多个与非门存储单元的区块以及一高电压切换关开。此高电压切换关开包括一电平转换器及一上拉电路。此高电压切换关开与一译码器及该多个与非门存储单元的区块耦接。该高电压切换关开具有正电压及负电压的一输出电压范围。
此电平转换器与该译码器耦接。
此上拉电路与该负电平转换器及该多个与非门存储单元的区块耦接，其中该高电压切换关开具有NMOS晶体管及PMOS晶体管，且该PMOS晶体管相较于该NMOS晶体管具有降低的操作需求。
在一实施例中，该高电压切换关开输出信号的该输出电压范围通过包含该电平转换器的第二电压范围缺乏的一较大正电压而具有较该电平转换器输出信号的该第二电压范围更宽。因为与一较窄范围相关的晶体管具有不需要较严格的操作需求且可以更小的优点。在一实施例中，该高电压切换关开的输出电压范围与该电平转换器的输出电压范围具有相同的最大电压值。
在一实施例中，该高电压切换关开的该输出电压范围与编程、擦除和读取操作时由该译码器所指示的该选取及解除选取状态的最大及最小值对应。
在一实施例中，该电平转换器的一输出电压范围与编程、擦除和读取操作时由该译码器所指示的该选取及解除选取状态的最大及最小值对应。
在一实施例中，该降低的操作需求包含该上拉电路包括一个具有一栅极于该高电压切换关开操作时接收该高电压切换关开的该输出电压范围的一最大电压的n型晶体管，及该高电压切换关开包括多个p型晶体管，每一个该p型晶体管具有一栅极于该高电压切换关开操作时无法接收该高电压切换关开的该输出电压范围的该最大电压。
在一实施例中，该降低的操作需求包含该高电压切换关开包括一个具有一栅极于该高电压切换关开操作时接收该高电压切换关开的该输出电压范围的一最大电压的n型晶体管，及该高电压切换关开包括多个p型晶体管，每一个该p型晶体管具有一栅极于该高电压切换关开操作时无法接收该高电压切换关开的该输出电压范围的该最大电压。
本发明的又一目的为公开一种集成电路存储装置，其包含多个与非门存储单元的区块以及一高电压切换关开。此高电压切换关开与一译码器及该多个与非门存储单元的区块耦接。该高电压切换关开具有正电压及负电压的一输出电压范围。
在某些实施例中，此高电压切换关开包括一电平转换器与该译码器耦接，及一上拉电路。此上拉电路与该电平转换器及该多个与非门存储单元的区块耦接。
在某些实施例中，此高电压切换关开包括一电平转换器与该译码器耦接，及一上拉电路。此上拉电路与该电平转换器及该多个与非门存储单元的区块耦接。此电平转换器及一上拉电路足以产生此高电压切换关开的输出电压范围。举例而言，并不需要两级的电平转换电路。
在某些实施例中，此高电压切换关开包括一电平转换器与该译码器耦接，及一上拉电路。此上拉电路与该电平转换器及该多个与非门存储单元的区块耦接，其中该高电压切换关开具有NMOS晶体管及PMOS晶体管，且该PMOS晶体管相较于该NMOS晶体管具有降低的操作需求。
附图说明
本发明是由权利要求范围所界定。这些和其它目的，特征，和实施例，会在下列实施方式的章节中搭配图式被描述，其中：
图1显示一个使用于与非门闪存的高电压切换开关。
图2显示一个与非门闪存中的X译码器，具有图1中的切换开关作为高电压转换之用。
图3显示一个与非门闪存中具有限定区块控制能力的X译码器，特别是显示一选取区块，其具有图1中的切换开关作为高电压转换之用。
图4显示一个与非门闪存中具有限定区块控制能力的X译码器，特别是显示一解除选取区块，其具有图1中的切换开关作为高电压转换之用。
图5显示一个改良的高电压切换开关。
图6显示一个与非门闪存中具有改良区块控制能力的X译码器，特别是显示一解除选取区块，其具有图5中的切换开关作为高电压转换之用。
图7至图10显示许多不同的改良高电压切换开关。
图11显示图7中电路的节点电压的表，在不同的操作(读取、擦除、编程)中变动且具有不同的区块选择状态(选取、解除选取)。
图12显示根据本发明一实施例的集成电路的方块示意图，其包括一非易失电阻存储单元阵列及其它电路。
【主要元件符号说明】
1250：集成电路
1200：非易失存储单元阵列
1201：改良列译码器
1202：字线
1203：行译码器
1204：位线
1205、1207：总线
1206：感测放大器/数据输入结构
1209：编程、擦除及读取调整偏压状态机构
1208：偏压调整供应电压
1211：数据输入线
1215：数据输出线
具体实施方式
一个负电压选择器在许多情况下是有用的，例如在擦除验证一个具有负阈值电压Vt的擦除存储单元的正向读取操作中，或是存储单元在执行擦除验证以外的某些需要负电压的存储单元操作时的情况下。
图1显示一个使用于与非门闪存的高电压切换开关。
M3是一个空乏型NMOS。M2和M3的阈值电压，在一范例中分别是-1V和-0.8V。在一情况下，Vin是低电平而Vsw＝GND。M2是关闭的而Vsb＝0.8V(M3具有负阈值电压Vt)。M4是关闭的且Vout与VHV无关。当Vin接近Vdd时，M2开启而升高节点Vsw的电压。晶体管M1亦对Vsw的电压升高产生贡献直到Vsw等于VDD-Vth，M1。在此情况下，M1是二极管式连接且将电路中标示为反向器的低电压区段隔离。介于节点Vsb和Vsw(经由M2和M3)的正回馈将电压Vsw升至Vhv。
图2显示一个与非门闪存中的X译码器，具有图1中的切换开关作为高电压转换之用。
一存储器集成电路包含许多区块的存储单元。此阵列中的每一个区块由X译码器单元达成。所以，每一个区块包含许多由多重位线和字线存取的许多与非门存储器的串行或线。整体字线GWL[31:0]、整体串行选择线GSSL及整体接地选择线GGSL是每一个区块中整体用来提供电源给字线WL[31:0]、串行选择线SSL及接地选择线GSL的信号。而选取一个特定的区块则是由区块译码器BLKDEC电路来译码。
假如此区块被选取，则此高电压切换开关，或是高电压电平转换器输出VPP，且因此开启与此与非门串行串联的晶体管201、202、203和204。在此情况下，选取区块中的字线WL0会与整体字线GWL0连接、字线WL1会与整体字线GWL1连接、其余的字线WL[31:0]与整体字线GWL[31:0]以此类推。除了字线WL之外，每一个区块中的串行选择线SSL及接地选择线GSL也是以类似地方式连接。
假如此区块解除选取，则高电压切换开关输出地电位GND以将字线WL、串行选择线SSL及接地选择线GSL自此区块解除连接。
图3显示一个与非门闪存中具有限定区块控制能力的X译码器，特别是显示一选取区块，其具有图1中的切换开关作为高电压转换之用。
在某些情况下，此存储单元本身在执行某些操作时需要一个负电压。在一范例中，一条字线WL在一操作中需要-2.0V的偏压，其是在某些传统的高电压切换开关型态中所无法完成的。
举例而言，如图3所示，整体字线GWL0＝-2.0V，且所选取区块中的晶体管202是开启的。
图4显示一个与非门闪存中具有限定区块控制能力的X译码器，特别是显示一解除选取区块，其具有图1中的切换开关作为高电压转换之用。
其它解除选取区块中的晶体管202因为高电压转换器的最低输出电压是地GND的关系仍是开启的。
图5显示一个改良的高电压切换开关。
此改良的高电压切换开关具有提供与非门存储器一个负电压输入的能力以关闭一与非门存储区块。使用如此的电路可以避免先前所描述的错误地致能此与非门阵列中的存储区块的问题发生。因此，此改良的高电压切换开关可以提供一个负电压以关闭解除选取的与非门存储区块。
于操作时，VNP是此芯片中的最负电压，而VPP是此芯片中的最正电压。
此高电压切换开关包含一电平转换器及一上拉电路。此高电压切换开关的输入是一来自译码器将此与非门阵列中一存储区块致能/失能的SEL信号。
此电平转换器由交互耦接的反向器构成，在其中具有两组n型与p型晶体管串联于一高VDD电压与一低VNP参考电压之间，且每一个n型晶体管的栅极与另一n型晶体管的漏极交互耦接。然而，与反向器不同的是，p型晶体管的栅极各自与来自译码器将此与非门阵列中一存储区块致能/失能的SEL信号及其反向信号SELB耦接。输出是此两组串联的n型与p型晶体管的其中一个内部节点。在此例示实施例中，输出是此两组串联的n型与p型晶体管的其中一个内部节点，包括具有栅极来接收自译码器将此与非门阵列中一存储区块致能/失能的SEL信号的p型晶体管。此输出更进一步由一反向器进行处理。此电平转换器的输出具有由此电平转换器放宽的负电压范围，其包括VPN。
此上拉电路具有一选择性的n型晶体管将此电平转换器的输出与此上拉电路的主要部分连接，其是与一x译码器或列译码器相同。一个n型空乏模式晶体管与一p型晶体管串联于VPP及高电压切换开关输出之间。此n型空乏模式晶体管具有栅极与高电压切换开关输出连接，漏极与VPP连接，及源极与p型晶体管的源极连接。此p型晶体管具有漏极与高电压切换开关输出连接，与栅极与译码信号SELB连接。
更特定的是，例如是x译码器或列译码器的上拉电路接收一致能/失能信号及此致能/失能信号的互补信号。为了响应此致能信号，此上拉电路输出一个较此致能信号(例如VPP)更大的电压。为了响应此失能信号，此上拉电路输出失能信号。
在图5及图7至图10中描述的高电压切换开关，电平转换器阶段之后跟随一个解码阶段。此负电压电平转换阶段输出一个较宽的负电压范围的信号，且此译码阶段输出一个较宽的正电压范围的信号。
此电平转换器阶段接收区块选择信号SEL做为输入。在许多实施例中，此区块选择信号SEL具有一般逻辑电路输出常见的单一极性(负或正)，通同是正极性。此区块选择信号SEL因此通常具有译码器输出的值，例如VDD或是地的逻辑值。于此电平转换器阶段接收区块选择信号SEL之后，此电平转换器阶段输出一个介于较宽的VDD与VNP范围间的信号。此电平转换器阶段将其较低电压范围自地变宽为负的VNP。
此译码器阶段将信号范围自VDD及VNP变宽至VPP及VNP。其中此电平转换器阶段的最大电压是VDD，与此逻辑电路输出的最大值对应，而此译码器阶段的最大电压是VPP其是大于VDD。
图6显示一个与非门闪存中具有改良区块控制能力的X译码器，特别是显示一解除选取区块，其具有图5中的切换开关作为高电压转换之用。
不像先前显示的图2～图4，因为此高电压转换器的最低输出电压是足够负的，这些解除选取区块中的晶体管202是关闭的。
图7显示另一个改良的高电压切换开关。
此改良的高电压切换开关是框起来的部分。在框起来的区域之外的右侧，是一个与与非门串行串联的晶体管，且会如之前图式中所描述的一般根据此电压切换开关所接收到的区块选择信号是高或低电平而开启或关闭。
与图5相较，图7中的高电压切换开关显示一个反向器接收译码信号SEL且产生互补的译码信号SELB。此互补的译码信号可以由译码器本身产生或是如图7一般在译码器之后再产生。
图8显示另一个改良的高电压切换开关。
此高电压切换开关包括一电平转换器之后跟随一个上拉电路。此高电压切换开关之后跟随一个与与非门串行串联的晶体管。此与非门存储区块如同之前的图示所描述的被致能或失能，是根据电压切换开关接收一高电平或低电平区块选择信号而定。与图7不同的是，此高电压切换开关的输入在开始时于区块选择信号SEL与反相区块选择SELB信号具有反相的极性。因为此反相的极性，可以将此高电压切换开关的电平转换器中的一个反向器移除。
图9显示另一个改良的高电压切换开关。
此高电压切换开关包括一电平转换器之后跟随一个上拉电路。此高电压切换开关之后跟随一个与与非门串行串联的晶体管。此与非门存储区块如同之前的图示所描述的被致能或失能，是根据电压切换开关接收一高电平或低电平区块选择信号而定。
与图7和图8不同的是，图9中此高电压切换开关上拉电路中的p型晶体管栅极并未与译码器输出区块选择SEL信号或是反相区块选择SELB信号耦接。而是，此高电压切换开关上拉电路中的p型晶体管栅极与SELHB信号耦接，其随后经由n型晶体管而与电平转换器的负参考电压VNP耦接。SELH信号与SELHB信号是在电平转换器的不同节点上。
图10显示另一个改良的高电压切换开关。
此高电压切换开关包括一电平转换器之后跟随一个上拉电路。此高电压切换开关之后跟随一个与与非门串行串联的晶体管。此与非门存储区块如同之前的图示所描述的被致能或失能，是根据电压切换开关接收一高电平或低电平区块选择信号而定。
与图9不同的是，此高电压切换开关的输入在开始时于区块选择信号SEL与反相区块选择SELB信号具有反相的极性。因为此反相的极性，可以将此高电压切换开关的电平转换器中的一个反向器移除。
图11显示图7中电路之节点电压的表，在不同的操作(读取、擦除、编程)中变动且具有不同的区块选择状态(选取、解除选取)。
图11中的表格显示出高电压切换开关的输入、信号SEL及其互补信号SELB，具有逻辑值0和VDD。此高电压切换开关的目的是用来放宽这些信号的电压范围足以选取及解除选取此存储阵列中的区块。此高电压切换开关的电平转换器放宽电压范围以包括电平转换器的负参考电压VNP。此上拉电路放宽电压范围以包括此上拉电路的正参考电压。因此，此高电压切换开关将的这些信号的电压范围自0V至VDD放宽为自VNP至VPP。
在VPP大于VDD的实施例中，晶体管区域是较小的。
此表格显示NMOS晶体管的操作需求系高于PMOS晶体管的操作需求。在所示的表中，NMOS晶体管的操作需求系为30V(举例而言，VPP-SELH或VPP-SELHB)。在所示的表中，PMOS晶体管的操作需求系为17V(举例而言，SELHB-SELH)。
所降低的PMOS晶体管操作需求是介于此负电压电平转换阶段与与非门阵列间的额外译码器阶段的结果。如此的降低PMOS晶体管操作需求减少了PMOS晶体管所需的面积。
这些NMOS晶体管/PMOS晶体管承受介于VPWR与VNP之间的高电压。整体工作区间是由NMOS所限制。在某些实施例中，此切换开关具有-20～10V(擦除)与0～30V(编程)的输出范围。
某些实施例中，在产生高的正电压同时并不会有高的负电压，及/或在产生高的负电压同时并不会有高的正电压。此特征可以减少晶体管所需的面积。
图12显示根据本发明一实施例的集成电路的方块示意图，其包括一非易失可程序电阻存储单元阵列及其它电路。
其中集成电路1250包括使用与非门存储单元的存储阵列1200。地址是由总线1205提供给行译码器1203及列译码器1201，此列译码器1201包括本发明的改良的区块选择/解除选择电路。方块1206中的感测放大器与数据输入结构经由数据总线1207与行译码器1203耦接。数据由集成电路1250上的输入/输出端口提供给数据输入线1211，或者由集成电路1250其它内部/外部的数据源，输入至方块1206中的数据输入结构。数据由方块1206中的感测放大器，经由数据输出线1215，提供至集成电路1250，或提供至集成电路1250内部/外部的其它数据终端。此集成电路1250也可以包含与此非易失储存任务无关的其它功能电路。
在本实施例中所使用的控制器是使用了偏压调整状态机构1209，并控制了由电压供应源或是方块1208产生或提供的偏压调整供应电压的应用，例如读取、编程、擦除、擦除验证和编程验证电压。该控制器可利用特殊目的逻辑电路而应用，如本领域技术人员所熟知。在替代实施例中，该控制器包括了通用目的处理器，其可使于同一集成电路，以执行一计算机程序而控制装置的操作。在又一实施例中，该控制器是由特殊目的逻辑电路与通用目的处理器组合而成。
虽然本发明已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式系已于先前描述中所建议，且其它替换方式及修改样式将为本领域技术人员所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式系意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。

Claims (17)

1.一种集成电路高电压切换装置，包含：
一电平转换器接收一信号，该电平转换器具有一输出，其提供具有一第一电压范围的一电平转换器输出电压，该电平转换器的该第一电压范围是由与该电平转换器耦接的一负第一偏压电压及一正第二偏压电压所设定；以及
一上拉电路与该电平转换器的该输出耦接，该上拉电路具有一输出，其提供具有一第二电压范围的一上拉电路输出电压；
其中，该第二电压范围较该第一电压范围更宽，该第一电压范围较一译码器的译码信号还宽，且还包括该译码器所没有的一负电压大小；
该集成电路高电压切换装置的输出被提供至一字线的选择开关，且在擦除的解除选取操作时，该高电压切换装置输出一等于该负第一偏压电压的一负电压VNP，且该负电压VNP小于字线电压GWL。
2.根据权利要求1所述的高电压切换装置，其中该电平转换器包含至少一个PMOS晶体管和至少一个NMOS，且该信号输入至该至少一个PMOS晶体管。
3.根据权利要求1所述的高电压切换装置，其中该上拉电路包含一个PMOS晶体管和一个NMOS，且该PMOS晶体管接收一触发信号以输出该上拉电路输出电压，该触发信号接收自一译码器及该电平转换器的该输出至少一者。
4.根据权利要求1所述的高电压切换装置，其中：
该电平转换器是一负电平转换器，以及
该第二电压范围是由与该上拉电路耦接的一正第三偏压电压及该负第一偏压电压所设定；
该上拉电路包含一个PMOS晶体管和一个NMOS，且该PMOS晶体管接收一触发信号以输出该上拉电路输出电压，该触发信号接收自一译码器及该电平转换器的该输出至少一者。
5.根据权利要求4所述的高电压切换装置，其中于一擦除的选取操作时，该高电压切换装置输出一等于该正第三偏压电压的一电压。
6.根据权利要求1所述的高电压切换装置，其中：
该上拉电路输出电压的该第二电压范围，较该译码器的该译码信号还宽，且还包括该译码信号所没有的一负电压大小及该译码信号所没有的一正电压大小。
7.根据权利要求1所述的高电压切换装置，其中：
该上拉电路输出电压将选取或解除选取一与非门存储区块。
8.一种高电压切换方法，包含：
于一电平转换器接收一个信号；以及
自该电平转换器提供一个具有一第一电压范围的电平转换器输出信号至一上拉电路，该电平转换器的该第一电压范围是由与该电平转换器耦接的一负第一偏压电压及一正第二偏压电压所设定；
自该上拉电路提供具有一第二电压范围的一电压切换输出信号，该第二电压范围较该第一电压范围更宽，该第一电压范围较一译码器的一译码信号还宽，且还包括该译码器所没有的一负电压大小；
其中，该上拉电路的输出被提供至一字线的选择开关，且在擦除的解除选取操作时，该上拉电路输出一等于该负第一偏压电压的一负电压VNP，且该负电压VNP小于字线电压GWL。
9.根据权利要求8所述的方法，其中该电平转换器包含至少一个PMOS晶体管和至少一个NMOS，且该信号输入至该至少一个PMOS晶体管。
10.根据权利要求8所述的方法，其中该上拉电路包含一个PMOS晶体管和一个NMOS，且该PMOS晶体管接收一触发信号以输出该上拉电路输出电压，该触发信号接收自该译码器及该电平转换器的该输出至少一者。
11.根据权利要求8所述的方法，其中：
该电平转换器是一负电平转换器，以及
该第二电压范围是由与该上拉电路耦接的一正第三偏压电压及该负第一偏压电压所设定。
12.根据权利要求11所述的方法，更包含于一擦除的选取操作时，该第二电压是等于该正第三偏压电压的一电压。
13.根据权利要求11所述的方法，更包含于一擦除的解除选取操作时，该第二电压是等于该负第一偏压电压的一电压。
14.根据权利要求8所述的方法，其中：
在该上拉电路接收(i)该译码信号及(ii)该电平转换器输出信号，该上拉电路提供一上拉电路输出信号至与非门存储单元的一区块。
15.根据权利要求8所述的方法，其中：
该译码信号具有一第三电压范围，以及
其中该第一电压范围，通过包括该第三电压范围所没有的一较大负电压大小，而较该第三电压范围还宽，以及
其中该第二电压范围，通过包括(i)该第三电压范围所没有的一较大负电压大小及(ii)该第三电压范围所没有的一较大正电压大小，而较该第三电压范围还宽。
16.根据权利要求8所述的方法，其中：
该第二电压范围，通过包括该第一电压范围所没有的一较大正电压大小，而较该第一电压范围还宽。
17.一种存储器操作的地址译码方法，该存储器中具有一字线与一集成电路装置中的一字线耦接，包含：
于一电平转换器接收一个译码信号及提供一个具有一第一电压范围的电平转换输出信号，该电平转换器的该第一电压范围是由与该电平转换器耦接的一负第一偏压电压及一正第二偏压电压所设定；以及
上拉电路提供具有一第二电压范围的一电压切换输出信号，该第二电压范围较该第一电压范围更宽，该第一电压范围较一译码器的一译码信号还宽，且还包括该译码器所没有的一负电压大小；该上拉电路的输出被提供至一字线的选择开关，且在擦除的解除选取操作时，该上拉电路输出一等于该负第一偏压电压的一负电压VNP，且该负电压VNP小于字线电压GWL。
CN201110254319.3A 2010-12-23 2011-08-31 集成电路高电压切换装置及其切换方法 Active CN102543185B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201061427040P 2010-12-23 2010-12-23
US61/427,040 2010-12-23

Publications (2)

Publication Number Publication Date
CN102543185A CN102543185A (zh) 2012-07-04
CN102543185B true CN102543185B (zh) 2016-05-11

Family

ID=46316605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110254319.3A Active CN102543185B (zh) 2010-12-23 2011-08-31 集成电路高电压切换装置及其切换方法

Country Status (5)

Country Link
US (1) US8638618B2 (zh)
JP (1) JP5933968B2 (zh)
KR (2) KR20120093052A (zh)
CN (1) CN102543185B (zh)
TW (1) TWI497503B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395434B1 (en) * 2011-10-05 2013-03-12 Sandisk Technologies Inc. Level shifter with negative voltage capability
KR102072767B1 (ko) 2013-11-21 2020-02-03 삼성전자주식회사 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
US9379705B2 (en) 2014-02-21 2016-06-28 Samsung Electronics Co., Ltd. Integrated circuit and semiconductor device including the same
US9589642B2 (en) * 2014-08-07 2017-03-07 Macronix International Co., Ltd. Level shifter and decoder for memory
CN104681088B (zh) * 2015-02-28 2018-02-09 上海华虹宏力半导体制造有限公司 一种行地址译码电路
US9997208B1 (en) * 2017-03-29 2018-06-12 Qualcomm Incorporated High-speed level shifter
KR102467312B1 (ko) * 2018-10-15 2022-11-14 삼성전자주식회사 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리 장치
US11626864B1 (en) 2021-12-08 2023-04-11 Macronix International Co., Ltd. Level shift circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002290A (en) * 1997-12-23 1999-12-14 Sarnoff Corporation Crisscross voltage level shifter
CN1992074A (zh) * 2005-12-28 2007-07-04 三星电子株式会社 防止泄漏电流的行解码器及包括其的半导体存储器件
CN101127241A (zh) * 2006-08-16 2008-02-20 上海华虹Nec电子有限公司 用于低压eeprom的字线电压切换电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103794A (ja) * 1996-06-12 1998-01-06 Hitachi Ltd 不揮発性記憶装置および駆動方法
JP3694422B2 (ja) * 1999-06-21 2005-09-14 シャープ株式会社 ロウデコーダ回路
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
TWI222647B (en) * 2003-07-17 2004-10-21 Amic Technology Corp Flash memory capable of utilizing one driving voltage output circuit to drive a plurality of word line drivers
KR100476725B1 (ko) * 2003-08-01 2005-03-16 삼성전자주식회사 바닥 레벨의 저전압원 감지 기능을 가지는 레벨 쉬프터 및레벨 쉬프팅 방법
JP2005268621A (ja) * 2004-03-19 2005-09-29 Toshiba Corp 半導体集積回路装置
WO2006025099A1 (ja) * 2004-08-31 2006-03-09 Spansion Llc 不揮発性記憶装置、およびその制御方法
JP2006252624A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体記憶装置
JP2007080373A (ja) * 2005-09-14 2007-03-29 Renesas Technology Corp 不揮発性メモリ
US7551492B2 (en) 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
US7593259B2 (en) 2006-09-13 2009-09-22 Mosaid Technologies Incorporated Flash multi-level threshold distribution scheme
JP2008084471A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置
US20080117691A1 (en) * 2006-11-17 2008-05-22 Sharp Kabushiki Kaisha Erasing circuit of nonvolatile semiconductor memory device
KR101330710B1 (ko) * 2007-11-01 2013-11-19 삼성전자주식회사 플래시 메모리 장치
US8295087B2 (en) 2008-06-16 2012-10-23 Aplus Flash Technology, Inc. Row-decoder and select gate decoder structures suitable for flashed-based EEPROM operating below +/− 10v BVDS
JP5169773B2 (ja) * 2008-11-27 2013-03-27 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリの動作方法およびシステム
WO2010125695A1 (en) * 2009-04-30 2010-11-04 Powerchip Corporation Programming method for nand flash memory device
KR101596826B1 (ko) * 2009-10-26 2016-02-23 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 바이어스 전압 인가 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002290A (en) * 1997-12-23 1999-12-14 Sarnoff Corporation Crisscross voltage level shifter
CN1992074A (zh) * 2005-12-28 2007-07-04 三星电子株式会社 防止泄漏电流的行解码器及包括其的半导体存储器件
CN101127241A (zh) * 2006-08-16 2008-02-20 上海华虹Nec电子有限公司 用于低压eeprom的字线电压切换电路

Also Published As

Publication number Publication date
US20120163087A1 (en) 2012-06-28
JP5933968B2 (ja) 2016-06-15
TWI497503B (zh) 2015-08-21
US8638618B2 (en) 2014-01-28
JP2012133876A (ja) 2012-07-12
TW201227743A (en) 2012-07-01
CN102543185A (zh) 2012-07-04
KR20180134829A (ko) 2018-12-19
KR20120093052A (ko) 2012-08-22

Similar Documents

Publication Publication Date Title
CN102543185B (zh) 集成电路高电压切换装置及其切换方法
CN104051003B (zh) 用于存储器写数据操作的电路
EP1835507B1 (en) Level shifter for semiconductor memory device implemented with low-voltage transistors
CN107045893B (zh) 一种消除闪存编程干扰的电路
US8717820B2 (en) Floating addressing of an EEPROM memory page
CN106158022B (zh) 一种用于共源架构嵌入式闪存的字线驱动电路及其方法
CN104616691B (zh) 字线电压产生电路以及存储器
CN103312311B (zh) 一种用于电平转换的集成电路及其方法
CN112652338B (zh) 存储器的行译码器
KR102432460B1 (ko) 동작 오류를 감소시키는 레벨 변환 회로
CN102332303B (zh) 用于快闪存储器的负电压电平转换电路
CN103928053A (zh) 低功耗单栅非挥发性存储器
CN102005249B (zh) 一种otp eprom读取电路
CN100364011C (zh) 源信号线驱动器
CN101114522A (zh) 非易失性存储器设备和处理从存储单元读取的数据的方法
CN102157196B (zh) 基于自参考反相器的1t1r型阻变存储器及其读写方法
CN102024498B (zh) 存储器集成电路装置及其操作方法
US7085178B1 (en) Low-power memory write circuits
CN101026009A (zh) 页面缓冲器及相关读方法
CN100483551C (zh) 半导体存储装置
CN104123963A (zh) 一种用低压晶体管实现的电平转换器
WO2012087473A2 (en) Nor logic word line selection
CN113129976B (zh) 行译码电路及存储器
CN201994076U (zh) 一种otp eprom读取电路
CN103871472A (zh) 存储器的列地址译码电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant