CN104123963A - 一种用低压晶体管实现的电平转换器 - Google Patents

Abstract

本发明公开了一种用低压晶体管实现的电平转换器，其特征在于：包括两个支路，第一支路和第二支路，每个支路都有接收信号的端口，第一支路的端口接收电源电压和地电压；第二支路的端口接收高电压、中电压以及电源电压，其中高电压和中电压由电荷泵提供。第一支路在非易失存储器进行编程和擦除操作时，为第二支路提供充电功能，使第二支路能够正常工作，从而能够达到编程和擦除时所需要的高电压。同时第一支路在非易失存储器在读取数据或者不需要工作时，上拉PMOS关断，防止电流下泄，降低功耗。第二支路在非易失存储器读取或者不工作时，由于电荷泵不工作，接收高电压和中电压的端口为地电压，输出电压也会变成电源电压。

Description

一种用低压晶体管实现的电平转换器

技术领域

本发明涉及半导体存储领域，具体的讲，涉及一种用低压晶体管实现的电平转换器。

背景技术

一种非易失存储器为在未激活功率时保存数据的存储器。具体而言，即使电源关闭时，在非易失存储器中仍能保留信息。在执行编程、擦除、读取以及验证操作时，这种非易失存器需要不同的电压。在非易失存储器内电荷泵生成不同的电压，但这些电压需要经过电平转换器结合行和列的译码系统才能适用于非易失存储单元。

处于此目的，该电平转换器适用于把来自选择器的逻辑信号转换为编程和擦除操作期间所需要的高电压。例如。擦除期间，电平转换器需要将用于选择所需的字线的电源电压转换成要被施加到那里的擦除电压(诸如，10V).

由于在同一个工艺下同时使用高压管和低压管会增加处理步骤和掩膜的数目，这对制造工艺具有不利影响，同时也会浪费芯片的有效面积。

发明内容

为了降低工艺的复杂程度以及减小芯片的面积，本发明提供了一种用低压晶体管实现的电平转换器。

一种用低压晶体管实现的电平转换器，该电平转换器包括两个支路，包括两个支路，第一支路和第二支路，每个支路都有接收信号的端口，第一支路的端口接收电源电压和地电压(0V)；第二支路的端口接收高电压(10V)、中电压(5V)、以及电源电压(1.5V)，其中高电压和中电压由电荷泵提供。

其中：第一支路包括M1、M2、M3和M4四个PMOS晶体管以及M5、M6、M7和M8四个NMOS晶体管，且第一支路的所有晶体管均是低压晶体管，M1和M2的源极端口连接电源电压，M1和M2的漏极分别跟M3和M4的源极相连接，同时M1、M2、M3和M4的衬底连接至电源电压VDD；M3和M4的栅极分别与M5和M6的栅极相连接，M3和M4的漏极分别连接至M7和M8的漏极；M5、M6、M7和M8的源极以及衬底连接至参考电压GND；M1、M2、M7和M8的栅极均连接至接收信号C的C端口，M5的栅极连接至接收信号A的A端口，M6的栅极连接至接收～A信号的～A端口，A和～A为互补信号，～A由A经反相器产生；

第二支路包括M1s、M2s、M3s和M4s四个PMOS晶体管以及M5s和M6s两个NMOS晶体管，并且第二支路的晶体管都是低压晶体管，M1s和M2s的源极以及衬底连接至高电压接收端POSV；M1s的栅极连接至M2s的漏极，M2s的栅极连接至M1s的漏极；M1s和M2s的漏极分别连接至M3s和M4s的源极，同时M3s和M4s的衬底连接至其各自的源极，M3s和M4s的漏极分别连接至M5s和M6s的漏极；M6s的漏极为输出端口OUT的输出端；M5s和M6s的衬底连接至参考电压GND；M3s和M4s的栅极连接至中电压接收端B，M5s和M6s的栅极连接至电源电压接收端D；

M3的漏极连接至M5s的源极，M3的漏极输出为Z1，M4的漏极连接至M6s的源极，M4的漏极输出为Z2。

当A端口施加电源电压VDD时，～A端口为参考电压GND，C端口为参考电压GND，PMOS晶体管M1和M2导通，由于信号A和～A为互补信号，此时M5导通，M6截止，同时M7和M8也是截止的，Z1和Z2分别输出为参考电压GND和电源电压VDD；第二支路中M1s和M2s的源极端口施加高电压POSV＝10V，M3s和M4s的栅极端口施加中电压B＝5V，M5s和M6s的栅极端口施加电源电压，由于Z1和Z2分别输出为参考电压GND和电源电压VDD，在第二支路偏置条件下导致M5s导通M6s截止，同时也会导致M3s导通M4s截止，晶体管截止后不能传导电流，同时由于正反馈的作用，输出端口OUT被带至编程电压POSV＝10V；

相反的，当A端口施加参考电压GND时，电平转换器中其他端口的施加信号不变时，输出端口OUT被带至参考电压GND。

本发明中：第一支路在非易失存储器进行编程和擦除操作时，为第二支路提供充电功能，使第二支路能够正常工作，从而能够达到编程和擦除时所需要的高电压。同时第一支路在非易失存储器在读取数据或者不需要工作时，上拉PMOS关断，防止电流下泄，降低功耗。第二支路在非易失存储器读取或者不工作时，由于电荷泵不工作，接收高电压和中电压的端口为地电压，输出电压也会变成电源电压。

附图说明

图1为本领域公知的电平转换器的典型实现电路图。

图2为本发明的电路图

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

参考图1，显示了为本领域公知的通用电平转换器的示意图。此电平转换器135包括例如CMOS型的反相器101，和转换电路102。在电压VDD和GND之间给反相器供电。反相器从选择器接收选择信号Vp，并且向转换电路102提供对应的互补选择信号Vp#。转换电路102具有包括两个PMOS晶体管P1和P2已经两个NMOS管N1和N2的锁存器结构。晶体管P1和P2具有接收诸如编程电压POSV(例如，POSV＝10V)的一个工作电压的源极端口。晶体管N1和N2具有分别连接到晶体管P1和P2漏极端口的对应漏极端口。晶体管P1的栅极端口连接晶体管P2的漏极端口，其向对应的字线输出信号OUT；晶体管P2的栅极端口连接至晶体管P1的漏极端口。

晶体管N1和N2具有接收参考电压GND的源极端口。晶体管N2的栅极端口直接接收选择信号Vp。晶体管N1具有从反相器101接收互补信号Vp#的栅极端口。

当施加选择信号Vp(处于电源电压VDD)时，互补信号Vp#(处于参考电压GND)。在该偏置条件下，晶体管N2导通。因此，输出信号OUT被拉低至参考电压GND。同时，晶体管N1截止。此时，应为P1栅极端口利用晶体管N2接收参考电压GND，晶体管P1导通。由于晶体管P1和晶体管串联，而晶体管N1截止，所以晶体管N1和P1不能传导电流。晶体管P1具有被供给编程电压POSV的漏端端口。在该偏置条件下，晶体管P2截止，可以防止与输出信号OUT冲突。

相反的，当VP#信号为电源电压时，晶体管N1导通，N2截止。从而可以使P2导通，P1断开。使OUT输出为编程电压POSV。

在电平转换器135中，当由参考电压GND(在栅极)驱动并且在漏极接收编程电压POSV(分别通过晶体管P2和P1)时，晶体管N1和N2的驱动电压(在栅极和源极/漏极单口之间)可以达到编程电压POSV＝10V。同理，当参考电压GND(分别通过晶体管N1和N2)驱动式，晶体管P1和P2的驱动电压可以达到编程电压POSV＝10V。因此，晶体管N1、N1、P1和P2的驱动电压高于电源电压VDD。于是必须以这样的方式设计晶体管N1、N1、P1和P2，以保证其栅极和其任意其它端口间的电压差保持在最高的编程电压POSV的能力。

出于这个目的，晶体管N1、N1、P1和P2必须具有厚的栅氧层，以防止高电压使其击穿，也就是说N1、N1、P1和P2必须是高电压晶体管。

参考图2，为本发明的电路图电平转换器136包括第一支路136’和第二支路136”，第一支路136’相当于两个反相器的交叉组合；第二支路136”是采用差分串联电压开关改进电路。第一支路包括四个PMOS晶体管和四个NMOS晶体管，其中M1、M2、M3和M4为PMOS晶体管，M5、M6、M7和M8为NMOS晶体管。并且第一支路的晶体管都是低压晶体管。M1和M2的源极端口连接电源电压，漏极分别跟M3和M4的源极相连接，同时M1、M2、M3和M4的衬底连接至电源电压VDD(图中未示出)；M3和M4的栅极分别与M5和M6的栅极相连接。M3和M4的漏极分别连接至M7和M8的漏极；M5、M6、M7和M8的源极以及衬底连接至参考电压GND。

第二支路136”中，包括四个PMOS晶体管和两个NMOS晶体管，其中M1s、M2s、M3s和M4s为PMOS晶体管，M5s和M6s为NMOS晶体管。并且第二支路的晶体管都是低压晶体管。M1s和M2s的源极以及衬底(图中未示出)连接至高电压接收端。M1s的栅极连接至M2s的漏极，相反的M2s的栅极连接至M1s的漏极；M1s和M2s的漏极分别连接至M3s和M4s的源极，同时M3s和M4s的衬底(图中未示出)连接至各自的源极，M3s和M4s的漏极分别连接至M5s和M6s的漏极。M6s的漏极为输出端口OUT的输出端。M5s和M6s的源极以及衬底连接至参考电压GND。

在第一支路136’中A和～A为互补信号，～A由A经反相器(如图1中101)产生(图中未示出)。根据编程和擦除的需要，对第一支路和第二支路的接收信号端口施加不同的信号。当A端施加电源电压VDD时，～A为参考电压GND，C端口参考电压GND，PMOS晶体管M1和M2导通，由于信号A和～A为互补信号，此时M5导通，M6截止。同时M7和M8也是截止的。Z1和Z2分别输出为参考电压GND和电源电压VDD。第二支路136”中M1s和M2s的源极端口施加高电压POSV＝10V，M3s和M4s的栅极端口施加中电压B＝5V，M5s和M6s的栅极端口施加电源电压，由于Z1和Z2分别输出为参考电压GND和电源电压VDD，在第二支路偏置条件下导致M5s导通M6s截止，同时也会导致M3s导通M4s截止。晶体管截止后不能传导电流，同时由于正反馈的作用，输出端口OUT被带至编程电压POSV＝10V。

相反的，当A端施加参考电压GND时，电平转换器136中其他端口的施加信号不变时，输出端口OUT被带至参考电压GND。

在电平转换器136中，当输出端口OUT输出POSV＝10V或者参考电压GND时，在第二支路136”中，由于M3s和M4s的栅极施加的中电压5V，可以把M1s或者M2s漏端可以把电位限制在中电压5V，从而防止出现上拉PMOS器件M1s和M2s被击穿的现象。

综上所述，因而，现在仅使用低压晶体管而再变换选择信号A，使得输出端口OUT输出所需要的电压。

当然，为了满足局部的和具体要求，本领域的技术人员可以对上面的描述的解决方案应用于许多修改和变更。具体而言，虽然已经参考优选的实施方式通过一定程度的特殊性描述本发明，应当理解形式以及细节上的各种省略，替代和改变以及其他实施方案是可能的；此外，明确的旨在与发明任何公开的实施方案有关的具体的元件和/或方法步骤，可以按照设计选择的常规方式结合在任何其它实施方案中。

Claims (3)

1.一种用低压晶体管实现的电平转换器，其特征在于：包括两个支路，第一支路和第二支路，每个支路都有接收信号的端口，第一支路的端口接收电源电压和地电压；第二支路的端口接收高电压、中电压以及电源电压，其中高电压和中电压由电荷泵提供。

2.根据权利要求1所述的一种用低压晶体管实现的电平转换器，其特征在于：第一支路包括M1、M2、M3和M4四个PMOS晶体管以及M5、M6、M7和M8四个NMOS晶体管，且第一支路的所有晶体管均是低压晶体管，M1和M2的源极端口连接电源电压，M1和M2的漏极分别跟M3和M4的源极相连接，同时M1、M2、M3和M4的衬底连接至电源电压VDD；M3和M4的栅极分别与M5和M6的栅极相连接，M3和M4的漏极分别连接至M7和M8的漏极；M5、M6、M7和M8的源极以及衬底连接至参考电压GND；M1、M2、M7和M8的栅极均连接至接收信号C的C端口，M5的栅极连接至接收信号A的A端口，M6的栅极连接至接收～A信号的～A端口，A和～A为互补信号，～A由A经反相器产生；

第二支路包括M1s、M2s、M3s和M4s四个PMOS晶体管以及M5s和M6s两个NMOS晶体管，并且第二支路的晶体管都是低压晶体管，M1s和M2s的源极以及衬底连接至高电压接收端POSV；M1s的栅极连接至M2s的漏极，M2s的栅极连接至M1s的漏极；M1s和M2s的漏极分别连接至M3s和M4s的源极，同时M3s和M4s的衬底连接至其各自的源极，M3s和M4s的漏极分别连接至M5s和M6s的漏极；M6s的漏极为输出端口OUT的输出端；M5s和M6s的衬底连接至参考电压GND；M3s和M4s的栅极连接至中电压接收端B，M5s和M6s的栅极连接至电源电压接收端D；

M3的漏极连接至M5s的源极，M3的漏极输出为Z1，M4的漏极连接至M6s的源极，M4的漏极输出为Z2。

3.根据权利要求2所述的一种用低压晶体管实现的电平转换器，其特征在于：

当A端口施加电源电压VDD时，～A端口为参考电压GND，C端口为参考电压GND，PMOS晶体管M1和M2导通，由于信号A和～A为互补信号，此时M5导通，M6截止，同时M7和M8也是截止的，Z1和Z2分别输出为参考电压GND和电源电压VDD；第二支路中M1s和M2s的源极端口施加高电压POSV＝10V，M3s和M4s的栅极端口施加中电压B＝5V，M5s和M6s的栅极端口施加电源电压，由于Z1和Z2分别输出为参考电压GND和电源电压VDD，在第二支路偏置条件下导致M5s导通M6s截止，同时也会导致M3s导通M4s截止，晶体管截止后不能传导电流，同时由于正反馈的作用，输出端口OUT被带至编程电压POSV＝10V；

相反的，当A端口施加参考电压GND时，电平转换器中其他端口的施加信号不变时，输出端口OUT被带至参考电压GND。