电荷泵电路
技术领域
本发明涉及一种电荷泵电路,特别是涉及一种用于产生闪存的编程/擦除电压的电荷泵电路。
背景技术
一般而言,闪存具有两个栅极,一浮置栅极与一控制栅极,其中浮置栅极用以存储电荷,控制栅极则用以控制数据的输入与输出。浮置栅极的位置在控制栅极之下,由于与外部电路并没有连接,是处于浮置状态。控制栅极则通常与字线(WordLine,WL)连接。这种结构的闪存由于具有高的编程效率,字线的结构还具有可以避免“过擦除”等优点,应用广泛。
由于在集成电路芯片上制作高密度的半导体元件时,必须尽力考虑如何缩小每一存储单元的大小与电力,当前往往采用在两个存储单元的悬浮栅之间设置一字线控制栅,使得两个存储单元可以共用一字线的闪存结构,如图1所示,该闪存包含两个存储单元:存储单元a与存储单元b,其包括半导体衬底10、悬浮栅FG0/FG1、控制栅CG0/CG1、位线BL0/BL1以及共用的字线WL。
以下将以对存储单元a的编程/擦除操作为例,当对存储单元a进行进行编程操作时,各电压的典型值为VCG0=8V,VCG1=3V,VWL=1.6V,VBL0=5V,IBL1=Idp,其中VCG0与VCG1分别为存储单元a与存储单元b的控制栅电压,VWL为字线电压,VBL0与IBL1分别为存储单元a与存储单元b的位线电压与位线电流;而对存储单元a进行擦除时:各电压的典型值为VWL=8V,VCG0=VCG1=-7V。
对于上述编程/擦除所需的8V、5V及-7V电压(在此分别定义为第一编程高压VP1、第二编程高压VP2及负高压VN),一般均使用电荷泵电路来获得。
图2为现有技术中产生以上第一编程高压、第二编程高压及负高压的电荷泵电路的电路结构图。如图2所示,该电荷泵电路包括三组电荷泵,其中第一组正压电荷泵用于产生第一编程高压VP1,第二组正压电荷泵用于产生第二编程高压VP2,第三组负压电荷泵用于产生负高压VN,每组正压电荷泵均包含m级串联的电荷泵(如第一级电荷泵、第二级电荷泵...),每级电荷泵均连接一PMOS晶体管(如PMOS晶体管P1,P2...)源极,每个PMOS晶体管漏极均通过一电容(如电容C1,C2...)连接至一时钟信号(如CK1,CK3),图2中仅示出第二组正压电荷泵的结构,第三组负压电荷泵也包含m级串联的电荷泵(如第一级电荷泵、第二级电荷泵...),每级电荷泵均连接一NMOS晶体管(如NMOS晶体管N1,N2...)漏极,每个NMOS晶体管源极均通过一电容(如电容C1,C2...)连接至一时钟信号(如CK1,CK3)。
然而,由于上述的电荷泵电路中每个电荷泵都接有一电容,则存在如下问题:由于各组电荷泵之间电容不能共享,浪费闪存面积,不利于芯片设计。
综上所述,可知先前技术中电荷泵电路由于电容不能共享导致浪费闪存面积的问题,因此,实有必要提出改进的技术手段,来解决此一问题。
发明内容
为克服上述电荷泵电路由于电容不能共享导致浪费面积的问题,本发明的主要目的在于提供一种电荷泵电路,其通过将电容共享给第二组正压电荷泵与负压电荷泵,达到了节省面积的目的,同时,还通过第一组正压电荷泵给切换开关(PMOS晶体管)偏置,防止发生PN结正偏。
为达上述及其它目的,本发明一种电荷泵电路,至少包括:
第一组正压电荷泵,用于产生第一编程高压,其至少包括串联的m级电荷泵;
第二组正压电荷泵,用于产生第二编程高压,其至少包括串联的k级电荷泵;以及
负压电荷泵组,用于产生负高压,其至少包括串联的k级电荷泵,
其中,该第二组正压电荷泵的每级电荷泵均连接一PMOS晶体管源极,每一PMOS晶体管栅极均连接至PMOS管使能信号,该负压电荷泵组的每级电荷泵均连接一NMOS晶体管漏极,每一NMOS晶体管栅极均连接至一NMOS管使能信号,每一PMOS晶体管漏极与对应的NMOS晶体管源极相互连接,并通过一共用电容接至时钟信号。
进一步地,该第一组正压电荷泵自第二级电荷泵输出的每级电压分别为该第二组正压电荷泵的每个PMOS管的N阱提供偏置。
该负压电荷泵组的每个NMOS晶体管的深N阱接至同一级PMOS晶体管的N阱,每个NMOS晶体管的源极与P阱连接,衬底接地。
与现有技术相比,本发明一种电荷泵电路通过对第二组正压电荷泵与负压电荷泵组的每级电荷泵共用电容,达到了节省面积的目的,同时,通过将第一组正压电荷泵的每级输出电压提供给第二组正压电荷泵的每个PMOS管进行偏置,可以达到有效防止PN结正偏的目的。
附图说明
图1为现有技术一种闪存的结构示意图;
图2为现有技术中产生第一编程高压、第二编程高压及负高压的电荷泵电路的电路结构图;
图3为本发明电荷泵电路较佳实施例的电路结构图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用,本说明书中的各项细节亦可基于不同观点与应用,在不背离本发明的精神下进行各种修饰与变更。
图3为本发明一种电荷泵电路较佳实施例的电路结构图。于本发明较佳实施例中,该电荷泵电路至少包括:第一组正压电荷泵301、第二组正压电荷泵302以及负压电荷泵组303。
其中第一组正压电荷泵301用于产生第一编程高压VP1,其包含串联相接的m级电荷泵,即:第一级电荷泵输出端接第二级电荷泵输入端,第二级电荷泵输出端输出第一编程电压VP1的第一级电压VB1至第三级电荷泵输入端,第三级电荷泵输出端输出第一编程电压VP1的第二级电压VB2至第四级电荷泵,依此类推,最终输出第一编程高压VP1;第二组正压电荷泵302用于产生第二编程高压VP2,其包含k级电荷泵,负压电荷泵组303用于产生负高压VN,其也包含k级电荷泵,第二组正压电荷泵302的每级电荷泵均连接一PMOS晶体管源极,即第一级电荷泵连接PMOS晶体管P1源极,第二级电荷泵连接PMOS晶体管P2源极,依此类推,每个PMOS晶体管栅极接PMOS管使能信号ENPB,负压电荷泵组303的每级电荷泵均连接一NMOS晶体管漏极,即第一级电荷泵连接NMOS晶体管N1漏极,第二级电荷泵连接NMOS晶体管N2漏极,依此类推,每个NMOS晶体管栅极接一NMOS管使能信号ENN,源极与对应的PMOS管漏极相连,同时,NMOS管源极(PMOS管漏极)通过一共用电容连接至时钟信号,即第二组正压电荷泵302的第一级电荷泵的PMOS管P1漏极(或负压电荷泵组303的第一级电荷泵的NMOS管N1源极)通过共用电容C1连接至时钟信号CK1,这样就使得第二组正压电荷泵302与负压电荷泵组303可以共用电容,达到节省面积的目的。
较佳的,该负压电荷泵组303的每个NMOS晶体管的深N阱(deepnwell)接至同一级PMOS管的N阱,每个NMOS晶体管的源极与P阱连接,衬底接地。
较佳的,为防止发生PN结正偏,第一组正压电荷泵301的每级电压还可为第二组正压电荷泵302的每个PMOS管的N阱提供偏置,即第一组正压电荷泵301的第二级电荷泵输出的第一级电压VB1给PMOS管P1的N阱提供偏置,第一组正压电荷泵301的第三级电荷泵输出的第二级电压VB2给PMOS管P2的N阱提供偏置,...依此类推,这样做的目的是防止电流倒灌,发生PN结正偏。
可见,本发明一种电荷泵电路通过对第二组正压电荷泵与负压电荷泵组的每级电荷泵共用电容,达到了节省面积的目的,同时,通过将第一组正压电荷泵的每级输出电压提供给第二组正压电荷泵的每个PMOS管进行偏置,可以达到有效防止PN结正偏的目的。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修饰与改变。因此,本发明的权利保护范围,应如权利要求书所列。