CN104091614B - 电荷泵、电荷泵系统及存储器 - Google Patents

Abstract

一种电荷泵、电荷泵系统及存储器。所述电荷泵系统包括第一电荷泵和第二电荷泵，所述第一电荷泵包括M个第一升压单元，所述第二电荷泵包括N个第一升压单元，M、N为正整数且M＝N；第m个第一升压单元中的第一电容和第n个第二升压单元中的第三电容为同一个电容，第m个第一升压单元中的第二电容和第n个第二升压单元中的第四电容为同一个电容，其中，1≤m≤M、1≤n≤N且m＝n。本发明提供的电荷泵系统的电路面积小。

Description

电荷泵、电荷泵系统及存储器

技术领域

本发明涉及半导体技术领域，特别涉及一种电荷泵、电荷泵系统及存储器。

背景技术

随着半导体技术的发展，基于低功耗、低成本的设计要求，存储器的电源电压通常比较低。然而，为了实现存储信息的读写，通常需要远高于电源电压的编程电压和擦除电压。因此，电荷泵被广泛应用于存储器中，用于通过较低的电源电压获得较高的读取电压、编程电压以及擦除电压。

图1是现有的一种闪存单元M0的电路结构示意图，所述闪存单元M0为双分离栅晶体管结构，包括两个对称分布于中间电极SG两侧的存储位：第一存储位M01和第二存储位M02，每个存储位适于存储一位数据。其中，所述第一存储位M01包括源极S、第一控制栅极CG1以及第一浮栅；第二存储位M02包括漏极D、第二控制栅极CG2以及第二浮栅。通过对所述源极S、所述第一控制栅极CG1、所述中间电极SG、所述漏极D以及所述第二控制栅极CG2施加操作电压，实现对所述闪存单元M0的读操作、写操作以及擦除操作，具体的操作电压如图2所示。

参考图2，对所述闪存单元M0进行操作时，需要电荷泵系统提供正电压和负电压。图3是现有的一种电荷泵系统3的结构示意图，所述电荷泵系统3包括正电荷泵31和负电荷泵32。所述正电荷泵31适于在第一时钟CLK1、第二时钟CLK2、第三时钟CLK3以及第四时钟CLK4的控制下对电源电压Vdd进行正向升压以产生正电压VP，所述负电荷泵32适于在第一时钟CLK1、第二时钟CLK2、第三时钟CLK3以及第四时钟CLK4的控制下对地电压进行负向升压以产生负电压VN。具体地，所述正电荷泵31包括多级升压单元，每级升压单元包括正电压传输单元311、第一电容C311以及第二电容C312；所述负电荷泵32包括多级升压单元，每级升压单元包括负电压传输单元321、第三电容C321以及第四电容C322。

对所述闪存单元M0进行不同操作时，可以由所述正电荷泵31提供不同的正操作电压，以节省电路面积。然而，由于对所述闪存单元M0进行一项操作时需要不同的正操作电压，因而所述正电荷泵31的数量至少为两个，所述电荷泵系统3的电路面积仍然较大。

发明内容

本发明解决的是电荷泵系统电路面积大的问题。

为解决上述问题，本发明提供一种电荷泵，包括第一输入单元以及M个第一升压单元，M为正整数；

所述第一输入单元包括第一NMOS晶体管和第二NMOS晶体管；

所述第一NMOS晶体管的漏极连接所述第二NMOS晶体管的漏极并作为所述第一输入单元的输入端，所述第一NMOS晶体管的源极作为所述第一输入单元的第一输出端，所述第一NMOS晶体管的栅极连接所述第二NMOS晶体管的栅极并作为所述第一输入单元的时钟端，所述第二NMOS晶体管的源极作为所述第一输入单元的第二输出端；

所述第一升压单元包括第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第一电容以及第二电容；

所述第三NMOS晶体管的漏极连接所述第四NMOS晶体管的栅极、所述第五NMOS晶体管的栅极以及所述第二电容的第一端并作为所述第一升压单元的第一输入端，所述第三NMOS晶体管的源极连接所述第四NMOS晶体管的漏极、所述第五NMOS晶体管的漏极以及所述第一电容的第一端并作为所述第一升压单元的第二输入端，所述第三NMOS晶体管的栅极连接所述第五NMOS晶体管的源极并作为所述第一升压单元的第一输出端，所述第四NMOS晶体管的源极作为所述第一升压单元的第二输出端，所述第一电容的第二端作为所述第一升压单元的第一时钟端，所述第二电容的第二端作为所述第一升压单元的第二时钟端；

第1个第一升压单元的第一输入端连接所述第一输入单元的第二输出端，第1个第一升压单元的第二输入端连接所述第一输入单元的第一输出端，第m个第一升压单元的第一输入端连接第(m-1)个第一升压单元的第二输出端，第m个第一升压单元的第二输入端连接第(m-1)个第一升压单元的第一输出端，第M个第一升压单元的第一输出端连接第M个第一升压单元的第二输出端并作为所述电荷泵的输出端，1＜m≤M。

本发明还提供另一种电荷泵，包括第二输入单元以及N个第二升压单元，N为正整数；

所述第二输入单元包括第六NMOS晶体管和第七NMOS晶体管；

所述第六NMOS晶体管的源极连接所述第七NMOS晶体管的源极并作为所述第二输入单元的输入端，所述第六NMOS晶体管的漏极作为所述第二输入单元的第一输出端，所述第六NMOS晶体管的栅极连接所述第七NMOS晶体管的栅极并作为所述第二输入单元的时钟端，所述第七NMOS晶体管的漏极作为所述第二输入单元的第二输出端；

所述第二升压单元包括第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第三电容以及第四电容；

所述第八NMOS晶体管的源极连接所述第九NMOS晶体管的漏极和所述第十NMOS晶体管的漏极并作为所述第二升压单元的第一输出端，所述第八NMOS晶体管的漏极连接所述第九NMOS晶体管的栅极和所述第十NMOS晶体管的栅极并作为所述第二升压单元的第二输出端，所述第八NMOS晶体管的栅极连接所述第十NMOS晶体管的源极和所述第三电容的第一端并作为所述第二升压单元的第二输入端，所述第九NMOS晶体管的源极连接所述第四电容的第一端并作为所述第二升压单元的第一输入端，所述第三电容的第二端作为所述第二升压单元的第一时钟端，所述第四电容的第二端作为所述第二升压单元的第二时钟端；

第1个第二升压单元的第一输入端连接所述第二输入单元的第二输出端，第1个第二升压单元的第二输入端连接所述第二输入单元的第一输出端，第n个第二升压单元的第一输入端连接第(n-1)个第二升压单元的第二输出端，第n个第二升压单元的第二输入端连接第(n-1)个第二升压单元的第一输出端，第N个第二升压单元的第一输出端连接第N个第二升压单元的第二输出端并作为所述电荷泵的输出端，1＜n≤N。

基于上述电荷泵，本发明提供一种电荷泵系统，包括：第一电荷泵和第二电荷泵；

所述第一电荷泵为上述电荷泵，所述第一升压单元还包括第一PMOS晶体管和第二PMOS晶体管，所述第三NMOS晶体管的源极通过所述第一PMOS晶体管连接所述第一电容的第一端，所述第三NMOS晶体管的漏极通过所述第二PMOS晶体管连接所述第二电容的第一端；

所述第一PMOS晶体管的源极连接所述第三NMOS晶体管的源极，所述第一PMOS晶体管的漏极连接所述第一电容的第一端，所述第二PMOS晶体管的源极连接所述第三NMOS晶体管的漏极，所述第二PMOS晶体管的漏极连接所述第二电容的第一端；

所述第二电荷泵为上述电荷泵，且N＝M，所述第二升压单元还包括第十一NMOS晶体管和第十二NMOS晶体管，所述第十NMOS晶体管的源极通过所述第十一NMOS晶体管连接所述第三电容的第一端，所述第九NMOS晶体管的源极通过所述第十二NMOS晶体管连接所述第四电容的第一端；

所述第十一NMOS晶体管的漏极连接所述第十NMOS晶体管的源极，所述第十一NMOS晶体管的源极连接所述第三电容的第一端，所述第十二NMOS晶体管的漏极连接所述第九NMOS晶体管的源极，所述第十二NMOS晶体管的源极连接所述第四电容的第一端；

第m个第一升压单元中的第一电容和第n个第二升压单元中的第三电容为同一个电容，第m个第一升压单元中的第二电容和第n个第二升压单元中的第四电容为同一个电容，其中，m＝n。

基于上述电荷泵系统，本发明还提供一种存储器，包括多个呈阵列排布的存储单元，还包括上述电荷泵系统，所述电荷泵系统适于向所述存储器提供具有正电压值的操作电压或者具有负电压值的操作电压。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的电荷泵系统包括产生正电压的电荷泵和产生负电压的电荷泵，两种电荷泵的升压单元共用储能电容。通过共用储能电容，减小了所述电荷泵系统的电路面积。进一步，本发明的电荷泵为四相位电荷泵，每级升压单元包括三个NMOS晶体管，与现有技术相比增加了一个传输NMOS晶体管以防止回流，提高了电荷泵的传输效率。

附图说明

图1是现有的一种闪存单元的电路结构示意图；

图2是对图1所示的闪存单元施加的操作电压的示意图；

图3是现有的一种电荷泵系统的结构示意图；

图4是本发明实施例的一种电荷泵的结构示意图；

图5是图4所示的电荷泵接收的时钟示意图；

图6是本发明实施例的另一种电荷泵的结构示意图；

图7是本发明实施例的电荷泵系统的部分结构示意图。

具体实施方式

正如背景技术中所描述的，存储器执行操作时，需要电荷泵系统提供比电源电压高的正操作电压和负操作电压。作为电荷泵中的储能器件，储能电容的面积是电荷泵面积的一个主要构成部分。本发明提供一种电荷泵系统，通过提供正操作电压的电荷泵和提供负操作电压的电荷泵共用储能电容，有效地减小了电荷泵系统的面积。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种电荷泵，所述电荷泵包括第一输入单元以及M个第一升压单元，M为正整数。

具体地，所述第一输入单元包括第一NMOS晶体管和第二NMOS晶体管。所述第一NMOS晶体管的漏极连接所述第二NMOS晶体管的漏极并作为所述第一输入单元的输入端，所述第一NMOS晶体管的源极作为所述第一输入单元的第一输出端，所述第一NMOS晶体管的栅极连接所述第二NMOS晶体管的栅极并作为所述第一输入单元的时钟端，所述第二NMOS晶体管的源极作为所述第一输入单元的第二输出端。

所述第一升压单元包括第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第一电容以及第二电容。所述第三NMOS晶体管的漏极连接所述第四NMOS晶体管的栅极、所述第五NMOS晶体管的栅极以及所述第二电容的第一端并作为所述第一升压单元的第一输入端，所述第三NMOS晶体管的源极连接所述第四NMOS晶体管的漏极、所述第五NMOS晶体管的漏极以及所述第一电容的第一端并作为所述第一升压单元的第二输入端，所述第三NMOS晶体管的栅极连接所述第五NMOS晶体管的源极并作为所述第一升压单元的第一输出端，所述第四NMOS晶体管的源极作为所述第一升压单元的第二输出端，所述第一电容的第二端作为所述第一升压单元的第一时钟端，所述第二电容的第二端作为所述第一升压单元的第二时钟端；

第1个第一升压单元的第一输入端连接所述第一输入单元的第二输出端，第1个第一升压单元的第二输入端连接所述第一输入单元的第一输出端，第m个第一升压单元的第一输入端连接第(m-1)个第一升压单元的第二输出端，第m个第一升压单元的第二输入端连接第(m-1)个第一升压单元的第一输出端，第M个第一升压单元的第一输出端连接第M个第一升压单元的第二输出端并作为所述电荷泵的输出端，1＜m≤M。

以M＝3为例，图4是本发明实施例的电荷泵的结构示意图。所述电荷泵包括第一输入单元40以及三个第一升压单元：第1个第一升压单元41、第2个第一升压单元42以及第3个第一升压单元43。

所述第一输入单元40包括第一NMOS晶体管M401和第二NMOS晶体管M402。所述第一NMOS晶体管M401的漏极连接所述第二NMOS晶体管M402的漏极并作为所述第一输入单元40的输入端，所述第一NMOS晶体管M401的源极作为所述第一输入单元40的第一输出端，所述第一NMOS晶体管M401的栅极连接所述第二NMOS晶体管M402的栅极并作为所述第一输入单元40的时钟端，所述第二NMOS晶体管M402的源极作为所述第一输入单元40的第二输出端。

由于每个第一升压单元的结构相同，仅以第1个第一升压单元41的结构为例进行说明。第1个第一升压单元41包括第三NMOS晶体管M413、第四NMOS晶体管M414、第五NMOS晶体管M415、第一电容C411以及第二电容C412。所述第三NMOS晶体管M413的漏极连接所述第四NMOS晶体管M414的栅极、所述第五NMOS晶体管M415的栅极以及所述第二电容C412的第一端并作为第1个第一升压单元41的第一输入端，所述第三NMOS晶体管M413的源极连接所述第四NMOS晶体管M414的漏极、所述第五NMOS晶体管M415的漏极以及所述第一电容C411的第一端并作为第1个第一升压单元40的第二输入端，所述第三NMOS晶体管M413的栅极连接所述第五NMOS晶体管M415的源极并作为第1个第一升压单元41的第一输出端，所述第四NMOS晶体管M414的源极作为第1个第一升压单元41的第二输出端，所述第一电容C411的第二端作为第1个第一升压单元41的第一时钟端，所述第二电容C412的第二端作为第1个第一升压单元41的第二时钟端。

第1个第一升压单元41的第一输入端连接所述第一输入单元40的第二输出端，第1个第一升压单元41的第二输入端连接所述第一输入单元40的第一输出端；第2个第一升压单元42的第一输入端连接第1个第一升压单元41的第二输出端，第2个第一升压单元42的第二输入端连接第1个第一升压单元41的第一输出端；第3个第一升压单元43的第一输入端连接第2个第一升压单元42的第二输出端，第3个第一升压单元43的第二输入端连接第2个第一升压单元42的第一输出端；第3个第一升压单元43的第一输出端连接第3个第一升压单元43的第二输出端并作为所述电荷泵的输出端。

所述第一输入单元40的时钟端适于输入所述电荷泵的电源电压Vdd，在时钟控制下，所述电荷泵对所述电源电压Vdd进行正向升压以获得正电压VP。第j个第一升压单元的第一时钟端适于接收第一时钟CK1，第j个第一升压单元的第二时钟端适于接收第二时钟CK2，所述第一时钟CK1和所述第二时钟CK2互为同相信号，1≤j≤3且j为奇数；第k个第一升压单元的第一时钟端适于接收第三时钟CK3，第k个第一升压单元的第二时钟端适于接收第四时钟CK4，所述第三时钟CK3和所述第一时钟CK1互为反相信号，所述第四时钟CK4和所述第二时钟CK2互为反相信号，1≤k≤3且k为偶数；所述第一输入单元40的时钟端适于接收所述第四时钟CK4。

图5是所述第一时钟CK1、所述第二时钟CK2、所述第三时钟CK3以及所述第四时钟CK4的示意图，以下结合图4和图5说明本实施例的电荷泵的工作原理。

在所述第一时钟CK1和所述第二时钟CK2为低电平、所述第三时钟CK3和所述第四时钟CK4为高电平时，所述第一NMOS晶体管M401和所述第二NMOS晶体管M402导通，所述电源电压Vdd传输至第1个第一升压单元401的第一输入端和第二输入端，对第1个第一升压单元41中的第一电容C411和第二电容C412进行充电；

在所述第一时钟CK1和所述第二时钟CK2为高电平、所述第三时钟CK3和所述第四时钟CK4为低电平时，所述第一NMOS晶体管M401和所述第二NMOS晶体管M402截止，所述第三NMOS晶体管M413的漏极电压和源极电压为所述电源电压Vdd的两倍，所述第三NMOS晶体管M413的漏极电压控制所述第四NMOS晶体管M414和所述第五NMOS晶体管M415导通，所述第三NMOS晶体管M413的源极电压传输至第2个第一升压单元42的第一输入端和第二输入端，对第2个升压单元42中的第一电容和第二电容进行充电。

当所述第一时钟CK1和所述第二时钟CK2再次为低电平、所述第三时钟CK3和所述第四时钟CK4再次为高电平时，第1个第一升压单元41中的第三NMOS晶体管M413导通，防止回流，提高了所述电荷泵的传输效率。

本发明实施例提供另一种电荷泵，所述电荷泵包括第二输入单元以及N个第二升压单元，N为正整数。

所述第二输入单元包括第六NMOS晶体管和第七NMOS晶体管。所述第六NMOS晶体管的源极连接所述第七NMOS晶体管的源极并作为所述第二输入单元的输入端，所述第六NMOS晶体管的漏极作为所述第七输入单元的第一输出端，所述第六NMOS晶体管的栅极连接所述第七NMOS晶体管的栅极并作为所述第二输入单元的时钟端，所述第七NMOS晶体管的漏极作为所述第二输入单元的第二输出端。

所述第二升压单元包括第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第三电容以及第四电容。所述第八NMOS晶体管的源极连接所述第九NMOS晶体管的漏极和所述第十NMOS晶体管的漏极并作为所述第二升压单元的第一输出端，所述第八NMOS晶体管的漏极连接所述第九NMOS晶体管的栅极和所述第十NMOS晶体管的栅极并作为所述第二升压单元的第二输出端，所述第八NMOS晶体管的栅极连接所述第十NMOS晶体管的源极和所述第三电容的第一端并作为所述第二升压单元的第二输入端，所述第九NMOS晶体管的源极连接所述第四电容的第一端并作为所述第二升压单元的第一输入端，所述第三电容的第二端作为所述第二升压单元的第一时钟端，所述第四电容的第二端作为所述第二升压单元的第二时钟端。

第1个第二升压单元的第一输入端连接所述第二输入单元的第二输出端，第1个第二升压单元的第二输入端连接所述第二输入单元的第一输出端，第n个第二升压单元的第一输入端连接第(n-1)个第二升压单元的第二输出端，第n个第二升压单元的第二输入端连接第(n-1)个第二升压单元的第一输出端，第N个第二升压单元的第一输出端连接第N个第二升压单元的第二输出端并作为所述电荷泵的输出端，1＜n≤N。

以N＝3为例，图6是本发明实施例的电荷泵的结构示意图。所述电荷泵包括第二输入单元60以及三个第二升压单元：第1个第二升压单元61、第2个第二升压单元62以及第3个第二升压单元63。

所述第二输入单元60包括第六NMOS晶体管M601和第七NMOS晶体管M602。所述第六NMOS晶体管M601的源极连接所述第七NMOS晶体管M602的源极并作为所述第二输入单元60的输入端，所述第六NMOS晶体管M601的漏极作为所述第二输入单元60的第一输出端，所述第六NMOS晶体管M601的栅极连接所述第七NMOS晶体管M602的栅极并作为所述第二输入单元60的时钟端，所述第七NMOS晶体管M602的漏极作为所述第二输入单元60的第二输出端。

由于每个第二升压单元的结构相同，仅以第1个第二升压单元61的结构为例进行说明。第1个第二升压单元61包括第八NMOS晶体管M613、第九NMOS晶体管M614、第十NMOS晶体管M615、第三电容C611以及第四电容C612。所述第八NMOS晶体管M613的源极连接所述第九NMOS晶体管M614的漏极和所述第十NMOS晶体管M615的漏极并作为第1个第二升压单元61的第一输出端，所述第八NMOS晶体管M613的漏极连接所述第九NMOS晶体管M614的栅极和所述第十NMOS晶体管M615的栅极并作为第1个第二升压单元61的第二输出端，所述第八NMOS晶体管M613的栅极连接所述第十NMOS晶体管M615的源极和所述第三电容C611的第一端并作为第1个第二升压单元61的第二输入端，所述第九NMOS晶体管M614的源极连接所述第四电容C612的第一端并作为第1个第二升压单元61的第一输入端，所述第三电容C611的第二端作为第1个第二升压单元61的第一时钟端，所述第四电容C612的第二端作为第1个第二升压单元61的第二时钟端。

第1个第二升压单元61的第一输入端连接所述第二输入单元60的第二输出端，第1个第二升压单元61的第二输入端连接所述第二输入单元60的第一输出端；第2个第二升压单元62的第一输入端连接第1个第二升压单元61的第二输出端，第2个第二升压单元62的第二输入端连接第1个第二升压单元61的第一输出端；第3个第二升压单元63的第一输入端连接第2个第二升压单元62的第二输出端，第3个第二升压单元63的第二输入端连接第2个第二升压单元62的第一输出端；第3个第二升压单元63的第一输出端连接第3个第二升压单元63的第二输出端并作为所述电荷泵的输出端。

所述第二输入单元60的时钟端适于接地，在时钟控制下，所述电荷泵对地电压进行负向升压以获得负电压VN。在本实施例中，各个NMOS晶体管传递负电压，因此，所述第六NMOS晶体管M601、所述第七NMOS晶体管M602、所述第八NMOS晶体管M603、所述第九NMOS晶体管M604以及所述第十NMOS晶体管M605为深N阱NMOS管。第p个第二升压单元的第一时钟端适于接收第一时钟CK1，第p个第二升压单元的第二时钟端适于接收第二时钟CK2，所述第一时钟CK1和所述第二时钟CK2互为同相信号，1≤p≤N且p为奇数；第q个第二升压单元的第一时钟端适于接收第三时钟CK3，第q个第二升压单元的第二时钟端适于接收第四时钟CK4，所述第三时钟CK3和所述第一时钟CK1互为反相信号，所述第四时钟CK4和所述第二时钟CK2互为反相信号，1≤q≤N且q为偶数；所述第二输入单元60的时钟端适于接收所述第二时钟CK2。图6所示的电荷泵的工作原理与图4所示的工作原理类似，在此不再赘述。

基于图4和图6的电荷泵，本发明实施例提供一种电荷泵系统，所述电荷泵系统包括第一电荷泵和第二电荷泵。

所述第一电荷泵为图4所示的实施例对应的电荷泵，所述第一升压单元还包括第一PMOS晶体管和第二PMOS晶体管，所述第三NMOS晶体管的源极通过所述第一PMOS晶体管连接所述第一电容的第一端，所述第三NMOS晶体管的漏极通过所述第二PMOS晶体管连接所述第二电容的第一端。所述第一PMOS晶体管的源极连接所述第三NMOS晶体管的源极，所述第一PMOS晶体管的漏极连接所述第一电容的第一端，所述第二PMOS晶体管的源极连接所述第三NMOS晶体管的漏极，所述第二PMOS晶体管的漏极连接所述第二电容的第一端。

所述第二电荷泵为图6所示的实施例对应的电荷泵，且N＝M，即第一升压单元的数量与第二升压单元的数量相等，所述第二升压单元还包括第十一NMOS晶体管和第十二NMOS晶体管，所述第十NMOS晶体管的源极通过所述第十一NMOS晶体管连接所述第三电容的第一端，所述第九NMOS晶体管的源极通过所述第十二NMOS晶体管连接所述第四电容的第一端。所述第十一NMOS晶体管的漏极连接所述第十NMOS晶体管的源极，所述第十一NMOS晶体管的源极连接所述第三电容的第一端，所述第十二NMOS晶体管的漏极连接所述第九NMOS晶体管的源极，所述第十二NMOS晶体管的源极连接所述第四电容的第一端。

第m个第一升压单元中的第一电容和第n个第二升压单元中的第三电容为同一个电容，第m个第一升压单元中的第二电容和第n个第二升压单元中的第四电容为同一个电容，其中，m＝n。

仍以第1个第一升压单元41和第1个第二升压单元61为例，参考图7，第1个第一升压单元41中的第一电容C411和第1个第二升压单元61中的第三电容C611为同一个电容，第1个第一升压单元41中的第二电容C412和第1个第二升压单元61中的第四电容C612为同一个电容，第1个第一升压单元41还包括第一PMOS晶体管M71和第二PMOS晶体管M73，第1个第二升压单元61还包括第十一NMOS晶体管M72和第十二NMOS晶体管M74。

所述第一电容C411(亦即所述第三电容C611)的第二端适于接收第一时钟CK1，所述第一电容C411(亦即所述第三电容C611)的第一端通过所述第一PMOS晶体管M71连接第1个第一升压单元41中第三NMOS晶体管M413的源极，即图4中的节点N411。所述第一PMOS晶体管M71的源极连接第1个第一升压单元41中第三NMOS晶体管M413的源极，所述第一PMOS晶体管M71的漏极连接所述第一电容C411(亦即所述第三电容C611)的第一端，所述第一PMOS晶体管M71的栅极适于输入第一控制信号Pos。

所述第一电容C411(亦即所述第三电容C611)的第一端还通过所述第十一NMOS晶体管M72连接第1个第二升压单元61中第十NMOS晶体管M615的源极，即图6中的节点N611。所述第十一NMOS晶体管M72的漏极连接第1个第二升压单元61中第十NMOS晶体管M615的源极，所述第十一NMOS晶体管M72的源极连接所述第一电容C411(亦即所述第三电容C611)的第一端，所述第十一NMOS晶体管M72的栅极适于输入第二控制信号Neg。

所述第二电容C412(亦即所述第四电容C612)的第二端适于接收第二时钟CK2，所述第二电容C412(亦即所述第四电容C612)的第一端通过所述第二PMOS晶体管M73连接第1个第一升压单元41中第三NMOS晶体管M413的漏极，即图4中的节点N412。所述第二PMOS晶体管M73的源极连接第1个第一升压单元41中第三NMOS晶体管M413的漏极，所述第二PMOS晶体管M73的漏极连接所述第二电容C412(亦即所述第四电容C612)的第一端，所述第二PMOS晶体管M73的栅极适于输入所述第一控制信号Pos。

所述第二电容C412(亦即所述第四电容C612)的第一端还通过所述第十二NMOS晶体管M74连接第1个第二升压单元61中第九NMOS晶体管M614的源极，即图6中的节点N612。所述第十二NMOS晶体管M74的漏极连接第1个第二升压单元61中第九NMOS晶体管M614的源极，所述第十二NMOS晶体管M74的源极连接所述第二电容C412(亦即所述第四电容C612)的第一端，所述第十二NMOS晶体管M74的栅极适于输入所述第二控制信号Neg。

本实施例提供的电荷泵系统，在需要所述电荷泵系统提供正电压时，所述第一控制信号Pos控制所述第一升压单元中的第一PMOS晶体管和第二PMOS晶体管导通，所述第二控制信号Neg控制所述第二升压单元中的第十一NMOS晶体管和第十二NMOS晶体管截止；在需要所述电荷泵系统提供负电压时，所述第一控制信号Pos控制所述第一升压单元中的第一PMOS晶体管和第二PMOS晶体管截止，所述第二控制信号控制所述第二升压单元中的第十一NMOS晶体管和第十二NMOS晶体管导通。

本发明提供的电荷泵系统，通过使提供正电压的电荷泵和提供负压的电荷泵共用储能电容，有效地减小了电荷泵系统的面积。

本发明还提供一种存储器，包括多个呈阵列排布的存储单元，还包括适于提供所述存储器的操作电压的电荷泵系统，所述电荷泵系统的电路结构可参考前述实施例。进一步，所述存储单元的结构可以如图1所示，所述存储器可以为闪存或者EEPROM。当然，所述存储器并不限于闪存或者EEPROM，本发明对此不作限定。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种电荷泵，其特征在于，包括第一输入单元以及M个第一升压单元，M为正整数；

所述第一输入单元包括第一NMOS晶体管和第二NMOS晶体管；

所述第一NMOS晶体管的漏极连接所述第二NMOS晶体管的漏极并作为所述第一输入单元的输入端，所述第一NMOS晶体管的源极作为所述第一输入单元的第一输出端，所述第一NMOS晶体管的栅极连接所述第二NMOS晶体管的栅极并作为所述第一输入单元的时钟端，所述第二NMOS晶体管的源极作为所述第一输入单元的第二输出端；

所述第一升压单元包括第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第一电容以及第二电容；

所述第三NMOS晶体管的漏极连接所述第四NMOS晶体管的栅极、所述第五NMOS晶体管的栅极以及所述第二电容的第一端并作为所述第一升压单元的第一输入端，所述第三NMOS晶体管的源极连接所述第四NMOS晶体管的漏极、所述第五NMOS晶体管的漏极以及所述第一电容的第一端并作为所述第一升压单元的第二输入端，所述第三NMOS晶体管的栅极连接所述第五NMOS晶体管的源极并作为所述第一升压单元的第一输出端，所述第四NMOS晶体管的源极作为所述第一升压单元的第二输出端，所述第一电容的第二端作为所述第一升压单元的第一时钟端，所述第二电容的第二端作为所述第一升压单元的第二时钟端；

第1个第一升压单元的第一输入端连接所述第一输入单元的第二输出端，第1个第一升压单元的第二输入端连接所述第一输入单元的第一输出端，第m个第一升压单元的第一输入端连接第(m-1)个第一升压单元的第二输出端，第m个第一升压单元的第二输入端连接第(m-1)个第一升压单元的第一输出端，第M个第一升压单元的第一输出端连接第M个第一升压单元的第二输出端并作为所述电荷泵的输出端，1＜m≤M。

2.如权利要求1所述的电荷泵，其特征在于，所述第一输入单元的输入端适于输入所述电荷泵的电源电压。

3.如权利要求1所述的电荷泵，其特征在于，第j个第一升压单元的第一时钟端适于接收第一时钟，第j个第一升压单元的第二时钟端适于接收第二时钟，所述第一时钟和所述第二时钟互为同相信号，1≤j≤M且j为奇数；第k个第一升压单元的第一时钟端适于接收第三时钟，第k个第一升压单元的第二时钟端适于接收第四时钟，所述第三时钟和所述第一时钟互为反相信号，所述第四时钟和所述第二时钟互为反相信号，1≤k≤M且k为偶数；所述第一输入单元的时钟端适于接收所述第四时钟。

4.一种电荷泵，其特征在于，包括第二输入单元以及N个第二升压单元，N为正整数；

所述第二输入单元包括第六NMOS晶体管和第七NMOS晶体管；

所述第六NMOS晶体管的源极连接所述第七NMOS晶体管的源极并作为所述第二输入单元的输入端，所述第六NMOS晶体管的漏极作为所述第二输入单元的第一输出端，所述第六NMOS晶体管的栅极连接所述第七NMOS晶体管的栅极并作为所述第二输入单元的时钟端，所述第七NMOS晶体管的漏极作为所述第二输入单元的第二输出端；

所述第二升压单元包括第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第三电容以及第四电容；

所述第八NMOS晶体管的源极连接所述第九NMOS晶体管的漏极和所述第十NMOS晶体管的漏极并作为所述第二升压单元的第一输出端，所述第八NMOS晶体管的漏极连接所述第九NMOS晶体管的栅极和所述第十NMOS晶体管的栅极并作为所述第二升压单元的第二输出端，所述第八NMOS晶体管的栅极连接所述第十NMOS晶体管的源极和所述第三电容的第一端并作为所述第二升压单元的第二输入端，所述第九NMOS晶体管的源极连接所述第四电容的第一端并作为所述第二升压单元的第一输入端，所述第三电容的第二端作为所述第二升压单元的第一时钟端，所述第四电容的第二端作为所述第二升压单元的第二时钟端；

第1个第二升压单元的第一输入端连接所述第二输入单元的第二输出端，第1个第二升压单元的第二输入端连接所述第二输入单元的第一输出端，第n个第二升压单元的第一输入端连接第(n-1)个第二升压单元的第二输出端，第n个第二升压单元的第二输入端连接第(n-1)个第二升压单元的第一输出端，第N个第二升压单元的第一输出端连接第N个第二升压单元的第二输出端并作为所述电荷泵的输出端，1＜n≤N。

5.如权利要求4所述的电荷泵，其特征在于，所述第二输入单元的输入端适于接地。

6.如权利要求5所述的电荷泵，其特征在于，所述第六NMOS晶体管、所述第七NMOS晶体管、所述第八NMOS晶体管、所述第九NMOS晶体管以及所述第十NMOS晶体管为深N阱NMOS管。

7.如权利要求4所述的电荷泵，其特征在于，第p个第二升压单元的第一时钟端适于接收第一时钟，第p个第二升压单元的第二时钟端适于接收第二时钟，所述第一时钟和所述第二时钟互为同相信号，1≤p≤N且p为奇数；第q个第二升压单元的第一时钟端适于接收第三时钟，第q个第二升压单元的第二时钟端适于接收第四时钟，所述第三时钟和所述第一时钟互为反相信号，所述第四时钟和所述第二时钟互为反相信号，1≤q≤N且q为偶数；所述第二输入单元的时钟端适于接收所述第二时钟。

8.一种电荷泵系统，其特征在于，包括：第一电荷泵和第二电荷泵；

所述第一电荷泵为权利要求1至3任一项所述的电荷泵，所述第一升压单元还包括第一PMOS晶体管和第二PMOS晶体管，所述第三NMOS晶体管的源极通过所述第一PMOS晶体管连接所述第一电容的第一端，所述第三NMOS晶体管的漏极通过所述第二PMOS晶体管连接所述第二电容的第一端；

所述第一PMOS晶体管的源极连接所述第三NMOS晶体管的源极，所述第一PMOS晶体管的漏极连接所述第一电容的第一端，所述第二PMOS晶体管的源极连接所述第三NMOS晶体管的漏极，所述第二PMOS晶体管的漏极连接所述第二电容的第一端；

所述第二电荷泵为权利要求4至7任一项所述的电荷泵，且N＝M，所述第二升压单元还包括第十一NMOS晶体管和第十二NMOS晶体管，所述第十NMOS晶体管的源极通过所述第十一NMOS晶体管连接所述第三电容的第一端，所述第九NMOS晶体管的源极通过所述第十二NMOS晶体管连接所述第四电容的第一端；

所述第十一NMOS晶体管的漏极连接所述第十NMOS晶体管的源极，所述第十一NMOS晶体管的源极连接所述第三电容的第一端，所述第十二NMOS晶体管的漏极连接所述第九NMOS晶体管的源极，所述第十二NMOS晶体管的源极连接所述第四电容的第一端；

第m个第一升压单元中的第一电容和第n个第二升压单元中的第三电容为同一个电容，第m个第一升压单元中的第二电容和第n个第二升压单元中的第四电容为同一个电容，其中，m＝n。

9.如权利要求8所述的电荷泵系统，其特征在于，所述第一PMOS晶体管的栅极和所述第二PMOS晶体管的栅极适于输入第一控制信号，所述第十一NMOS晶体管的栅极和所述第十二NMOS晶体管的栅极适于输入第二控制信号；

在所述第一控制信号控制所述第一PMOS晶体管和所述第二PMOS晶体管导通时，所述第二控制信号控制所述第十一NMOS晶体管和所述第十二NMOS晶体管截止；

在所述第一控制信号控制所述第一PMOS晶体管和所述第二PMOS晶体管截止时，所述第二控制信号控制所述第十一NMOS晶体管和所述第十二NMOS晶体管导通。

10.一种存储器，包括多个呈阵列排布的存储单元，其特征在于，还包括权利要求8或9所述的电荷泵系统，所述电荷泵系统适于向所述存储器提供具有正电压值的操作电压或者具有负电压值的操作电压。