CN109804326A - 快速斜坡低电源电荷泵电路 - Google Patents

快速斜坡低电源电荷泵电路 Download PDF

Info

Publication number
CN109804326A
CN109804326A CN201780060886.0A CN201780060886A CN109804326A CN 109804326 A CN109804326 A CN 109804326A CN 201780060886 A CN201780060886 A CN 201780060886A CN 109804326 A CN109804326 A CN 109804326A
Authority
CN
China
Prior art keywords
charge pump
activation
voltage
circuit
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780060886.0A
Other languages
English (en)
Other versions
CN109804326B (zh
Inventor
M·阿赫特
E·宾博加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Monterey Research LLC
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN109804326A publication Critical patent/CN109804326A/zh
Application granted granted Critical
Publication of CN109804326B publication Critical patent/CN109804326B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本文描述了快速斜坡、低电源电荷泵电路的技术。在示例实施例中，非易失性存储器设备包括耦合到快速电荷泵电路的闪存阵列。电荷泵电路包括第一电荷泵、作为输入耦合到第一电荷泵的激活的电荷泵、以及作为输入耦合到激活的电荷泵的电源。激活的电荷泵被配置为将第一电荷泵初始化为比电源更大的绝对电压，并且在闪存阵列的激活模式期间向第一电荷泵提供功率。

Description

快速斜坡低电源电荷泵电路
优先权
本申请是于2017年9月27日提交的第15/717,457号美国非临时申请的国际申请，其要求于2016年10月12日提交的第62/407,172号美国临时申请的优先权，其全部内容通过引用被并入本文。
技术领域
本公开总体上涉及存储器设备，并且特别地涉及其中使用的电荷泵。
背景
诸如非易失性存储器的存储器设备广泛用于在计算设备中存储数据。为了执行存储器操作(例如，诸如读取、写入、编程和擦除操作)，存储器设备使用各种电源来向各种电路(诸如电压产生器和调节器)提供功率。在各种应用中，具有传统电源的电路可能遭受各种缺陷，其中之一是缓慢的斜坡(ramp)时间。为了实现更快的电路斜坡时间，一些存储器设备可以使用补充的电源，该电源被配置为即使在没有执行存储器操作的待机状态(standby)下也保持相当高的电压(例如，5V至10V)。然而，保持高待机电压是以高待机电流泄漏为代价的，这导致低效率的功率使用，这在一些电池供电的应用(例如，移动电话、平板电脑等)中可能是显著的缺点。此外，为了保持更高的待机电压，半导体芯片通常需要比普通电容器、晶体管和其他这类电子组件更大的电压，这导致较低效率的芯片布局。
附图简述
图1是示出了示例性电荷泵的框图。
图2A和图2B是示出了根据示例实施例的具有激活的(active)电荷泵的快速电荷泵电路的框图。
图3是示出了根据示例实施例的用于非易失性存储器(NVM)设备的快速电荷泵电路的框图。
图4是示出了根据示例实施例的激活的电荷泵的操作的状态图。
图5是示出了根据一些实施例的示例NVM的一部分的框图。
图6示出了不同电荷泵的斜坡上升(ramp-up)电压波形的比较图。
详细描述
下面的描述阐述很多具体的细节，诸如具体的系统、组件、方法等的示例，以便提供对于本文描述的关于快速斜坡、低电源电荷泵电路的技术的各种实施例的良好理解。然而对本领域的技术人员将明显的是至少一些实施例可在没有这些具体细节的情况下被实施。在其他实例中，未详细描述或以简单框图形式呈现众所周知的组件或方法，以便避免不必要地模糊本文所描述的技术。因此，在下文中阐述的特定细节仅仅是示例性的。特定的实施方式可根据这些示例性细节而变化，并且仍然被设想为在本发明的精神和范围内。
在描述中对“实施方式”、“一个实施方式”、“示例实施方式”、“一些实施方式”和“各种实施方式”的引用意味着结合实施方式所描述的特定特征、结构或特性被包括在本发明的至少一个实施方式中。此外，在描述中的各处出现的短语“实施例”、“一个实施例”、“示例实施例”、“一些实施例”和“各种实施例”并不一定都指相同的实施例。
描述包括对附图的引用，附图形成详细描述的一部分，并且其中相似的附图标记可以指的是相似的组件或操作。附图显示根据示例性实施例的图示。在本文中也可被称为“示例”的这些实施例被足够详细地描述，以使本领域的技术人员能够实施在本文描述的要求保护的主题的实施例。在不偏离要求保护的主题的范围和精神的情况下，可将实施例组合，可利用其他实施例，或可做出结构的、逻辑的和电气的改变。应当理解，本文描述的实施例并不旨在限制描述的主题的范围，而是使本领域的技术人员能够实施、完成和/或使用这样的主题。
本文描述的技术提供了快速斜坡、低电源电荷泵电路，其可用于存储器设备中，以向电压产生器、调节器和用于存储器操作的其他电子组件提供功率，但没有补充电源的缺陷，例如高待机电压、高待机电流泄漏和更大的芯片面积。如本文所用，“补充”(及其词派生词)指的是泄漏电子节点的电压返回到已知/固定起始值的操作。本文描述的技术提供了具有激活的电荷泵的电荷泵电路。如本文所用，“激活的电荷泵”指的是当电荷泵电路中的其他电荷泵空闲或关闭时保持输出电压的电荷泵。激活的电荷泵以较低的电源电压(例如，低于5V)在待机和激活模式下操作，具有较低的待机漏电流和补充的初始化，并且被配置为向电路中的其他电荷泵提供初始化(初始)电压和电源电压。根据本文描述的技术，激活的电荷泵作为低电源电荷泵操作，具有快速斜坡速率，但是待机电流泄漏低，并且芯片面积比传统的补充电源更好。
在示例实施例中，快速电荷泵电路包括多个电荷泵、作为输入耦合到多个电荷泵的第一电荷泵的激活的电荷泵、以及作为输入耦合到激活的电荷泵的电源。激活的电荷泵被配置为将第一电荷泵初始化为比电源更大的绝对电压，并且在第一电荷泵的操作期间提供功率(例如，输入电压和电流)。在一个方面，多个电荷泵包括与第一电荷泵并联耦合到激活的电荷泵的一个或更多个电荷泵。在另一方面，多个电荷泵包括串联耦合到第一电荷泵的输出的一个或更多个电荷泵。在示例方面，第一电荷泵是电荷泵电路的另一激活的电荷泵，其中多个电荷泵包括一个或更多个电荷泵，其可以并联或串联耦合到另一激活的电荷泵的输出。
在另一示例实施例中，非易失性存储器(NVM)设备包括存储器阵列和快速电荷泵电路，其中存储器阵列和电荷泵电路可以被布置在相同的半导体衬底上。电荷泵电路包括第一电荷泵、作为输入耦合到第一电荷泵的激活的电荷泵、以及作为输入耦合到激活的电荷泵的电源。激活的电荷泵被配置为将第一电荷泵初始化为比电源更大的绝对电压，并且在存储器阵列的激活模式期间向第一电荷泵提供功率(例如，输入电压和电流)。在该实施例的示例方面，电源被配置为向激活的电荷泵施加大约1.8V的电压，并且激活的电荷泵被配置为向第一电荷泵施加大约3V的电压。在一个方面，电荷泵电路包括与第一电荷泵并联耦合到激活的电荷泵的第二电荷泵。在另一方面，电荷泵电路包括串联耦合到第一电荷泵的输出的第二电荷泵。在示例方面，第一电荷泵是电荷泵电路的另一激活的电荷泵，其中电荷泵电路包括一个或更多个电荷泵，其可以并联或串联耦合到另一激活的电荷泵的输出。在一些示例方面，第一电荷泵被配置成在存储器阵列上的一个或更多个存储器操作(诸如读取、写入、编程、和/或擦除操作)期间以激活模式操作。在一个方面，存储器设备是易失性存储器设备。在另一方面，存储器阵列是闪存阵列。
在另一示例实施例中，操作快速电荷泵电路的方法包括：向电荷泵电路的激活的电荷泵施加电源电压，其中激活的电荷泵作为输入耦合到电荷泵电路的多个电荷泵；由激活的电荷泵将多个电荷泵的第一电荷泵初始化为第一电压，第一电压具有比电源电压大的绝对值；以及在第一电荷泵的操作期间由激活的电荷泵向第一电荷泵提供功率(例如，输入电压和电流)。在该实施例的示例方面，电源电压大约为1.8V，并且第一电压大约为3V。在一个方面，方法包括由激活的电荷泵将多个电荷泵的第二电荷泵初始化为第一电压。在另一方面，第一电荷泵作为输入耦合到多个电荷泵的第二电荷泵，并且方法还包括由第一电荷泵向第二电荷泵施加大于第一电压的第二电压。在示例方面，第一电荷泵是电荷泵电路的另一激活的电荷泵。在该实施例的各个方面，电荷泵电路的激活的电荷泵和其他电荷泵在硬件电路和/或固件的控制下操作。
图1是示出了根据本文描述的技术的用于快速电荷泵电路的基本电荷泵100的框图。仅出于说明的目的，图1中示出的电荷泵100具有三级，但是应当理解，泵可以包括少于或多于三级(例如，取决于期望的电压输出)。
电荷泵100包括多个级(例如，级101、102和103)，二极管耦合在每个级之间，其中每个级具有作为节点耦合的升压(boosting)电容器和二极管。当电荷泵100操行时，每个级具有升压阶段和充电阶段，并且当电荷泵100空闲或关闭时，每个级具有初始化阶段(例如，空闲阶段)。在开始时，每个级初始化为施加在泵100的初始化(INIT)端的电源电压电平，然后每个级在施加在时钟(CLK)端的信号的控制下操作，以提高施加到泵的输入(INPUT)端的电压。电荷泵100的每一级被耦合以与其前一级相反的时钟相位来操作。
例如，在时钟周期的前半部分期间，“奇数编号”泵级101和103处于升压阶段，并且“偶数编号”泵级102处于充电阶段。在时钟周期的后半部分期间，“奇数编号”泵级101和103处于充电阶段，并且“偶数编号”泵级102处于升压阶段。在时钟周期开始时，级101被初始化为3V，级102也是如此。在其升压阶段期间，级101被其电容器和时钟信号升压到4V，并且与级102共享其电荷(在级102的充电阶段期间)，使级102升到3.5V。当级102在时钟周期的后半部分移动到其升压阶段时，它被其电容器从3.5V升压至4.5V，并与级103共享其电荷(在级103的充电阶段期间)，从而将级103升至3.75V。在级102的升压阶段期间，级101的电容器已经通过下降时钟信号来向下耦合(例如，低于3V)，并且再次预充电到3V。随着每个连续的时钟周期，该升压/充电将继续增加电荷泵100的每个连续级处的电压，直到每个级已经达到其稳态(steady state)电压。以该方式，在多个时钟周期之后，升压的电压通过电荷泵100传播到其输出。
在根据本文描述的技术的具有多个电荷泵的快速电荷泵电路中，多个电荷泵中的一个或更多个(例如，诸如泵100)的初始化端不连接到定制电源，而是连接到从激活的电荷泵内部产生的更高电压。激活的电荷泵的第一级从电源获得其输入和初始化电压。多个电荷泵的第一个泵的输入端连接到激活的电荷泵的输出，并且每个后续泵的输入端连接到前一个泵的输出或者直接连接到激活的电荷泵的输出。以该方式，本文描述的技术确保了整个电荷泵电路的快速斜坡时间，但是在较低的电源电压下具有较低的待机漏电流。
图2A是示出了快速电荷泵电路20a的示例实施例的框图，根据本文描述的技术，快速电荷泵电路20a被配置为包括作为输入耦合到电荷泵100的激活的电荷泵200。激活的泵200的输入耦合到1.8V电源。激活的泵200的控制/时钟和初始端分别耦合到时钟和初始化信号(未示出)，并且由这些信号施加的电压可以是适当的电压(例如，诸如1.8V)。激活的泵200的输出耦合到电荷泵100的输入端和初始端。电荷泵100的控制/时钟端耦合到施加适当的电压(例如，诸如3V)的时钟信号(未示出)。例如，激活的泵200的输出大约为3V，其被施加到电荷泵100的输入端和初始端。
根据本文描述的技术，在操作中，激活的泵200被配置为即使当电荷泵100空闲或关闭时也产生/保持输出电压。激活的泵200被配置为在电荷泵100不操作时(例如，空闲或关闭)提供初始化(初始)电压以补充电荷泵100，并且在电荷泵100操作时向电荷泵100提供初始电压和输入电压。以该方式，电荷泵100在较高电压(大约～3V)处开始其升压和充电阶段，从而改善电荷泵100的输出电压的斜坡时间(这也是电路20a的最终输出电压)。
图2B是示出了快速电荷泵电路20b的示例实施例的框图，根据本文描述的技术，快速电荷泵电路20b被配置为包括耦合到电荷泵100A、100B、100C和100D的激活的电荷泵200。尽管图2B中的实施例示出了耦合到四个其他电荷泵的激活的电荷泵，但应当注意，本文描述的技术不限于此，并且根据具体应用，在不同的电荷泵电路中，激活的电荷泵可以耦合(例如，并联和/或串联)到不同数量的电荷泵。因此，图2B中的快速电荷泵电路20b的配置被视为是说明性的而不是限制性的含义。
在图2B中，激活的泵200的输入耦合到1.8V电源。激活的泵200的时钟和初始端分别耦合到时钟和初始化信号(未示出)，并且由这些信号施加的电压可以是适当的电压(例如，诸如1.8V)。激活的泵200的输出并联耦合到电荷泵100A和100C的输入端以及耦合到所有四个电荷泵100A、100B、100C和100D的初始端。电荷泵100A的输出串联耦合到电荷泵100B的输入端，并且电荷泵100C的输出串联耦合到电荷泵100D的输入端。每个电荷泵100A、100B、100C和100D的时钟端耦合到施加适当的电压(例如，诸如3V)的时钟信号(未示出)。在一些实施例中，电荷泵100A、100B、100C和100D中的一个或更多个本身可以被配置为激活的泵，以在电路20b的其他泵不操作(例如，空闲或关闭)时保持输出电压。
根据本文描述的技术，在操作中，电路20b的激活的泵200被配置为向下一个电荷泵100A、100B、100C和100D中的每一个施加大约3V的初始化电压。激活的泵200还被配置为当电荷泵100A和100C操作时，向这些电荷泵中的每一个提供大约3V的输入电压。当泵送它们的输出电压到大约5V时，电荷泵100A和100C分别在电荷泵100B和100D的输入端施加它们的输出电压，用于进一步泵送。
根据本文描述的技术，在操作中，激活的泵200被配置成即使当电路20b的其他电荷泵空闲或关闭时也产生/保持输出电压。以NVM设备中的电压产生器的一个实施例为示例，电荷泵电路(例如，诸如电路20b)的输入电源电压可以是施加到激活的电荷泵(例如，诸如泵200)的常规1.8V。然而，电路中每个后续电荷泵的输入电压不是定制或外部电源，而是来自前一个电荷泵的输出电压(例如，3V)。实际上，电荷泵电路以与3V电荷泵相同的速率(或以稍好的速率)斜坡提升1.8V的常规存储器电源电压，但待机电流泄漏低，并且芯片面积比常规1.8V泵或定制/外部电源好。以该方式，保持激活的电荷泵始终开启(例如，连续地产生大约3V的输出电压)允许该组其他电荷泵仅在NVM设备的激活模式(诸如读取、写入、编程、或擦除操作)下开启，并且以大约～3V的电源/输入和初始化电压(而不是常规1.8V)开始泵送，从而允许该组其他电荷泵更快地斜坡上升。
图3是示出了根据示例实施例的用于非易失性存储器(NVM)设备的快速电荷泵电路300的框图。电路300耦合到向其提供电源电压(例如，Vcc)的电源301。在图3的实施例中，电源电压Vcc大约为1.8V(例如，±10％)，但是其他实施例可以使用不同的标准电压。电路300使用电源301来产生电压信号，根据本文描述的技术，该电压信号被提供给各种电荷泵。在一些实施例中，电源301可以在NVM设备外部和/或可以被配置为从NVM设备本身或从其处理设备接收控制信号。
电源301被耦合以向时钟电路302、306和激活的电荷泵200提供输入电压。时钟电路302和306包括各种晶体管、逻辑门和被配置为产生时钟信号的其他硬件定时器电路。时钟电路302耦合到倍压器(voltage doubler)304和激活的泵200，并且被配置为产生时钟信号并向其提供时钟信号。时钟电路306耦合到倍压器308，并且被配置为产生时钟信号并向其提供时钟信号。倍压器304和308包括逻辑门、栅极驱动器和其他硬件电路，其被配置为将分别从时钟电路302和306接收的输入时钟信号的电压加倍到大约～3V。倍压器304耦合到HV_PUMP2泵320，并且被配置为向其提供具有双倍电压的时钟信号。倍压器308耦合到HV_PUMP1泵310，并且被配置为向其提供具有双倍电压的时钟信号。
泵310被配置为包括3V类电荷泵(例如，诸如图1中的电荷泵100)。泵310作为输入耦合到PUMP1_HV1调节器312和PUMP1_HV2调节器314。调节器312是高压调节器，其耦合在反馈回路中以向泵310提供反馈电压信号。调节器314是高压调节器，其被配置为向输出315提供输出电压信号。在NVM设备内，输出315可以耦合到连接到存储器阵列的位线的电路，以提供用于在存储器阵列上执行的存储器操作的调节电压(例如5V)。
泵320被配置为包括3V类电荷泵(例如，诸如图1中的电荷泵100)。泵320作为输入耦合到PUMP2_HV调节器322。调节器322是高压调节器，其被配置为向输出325提供输出电压信号。在NVM设备内，输出325可以耦合到连接到存储器阵列的字线的电路，以提供用于在存储器阵列上执行的存储器操作的调节电压(例如10V)。
在根据本文描述的技术的快速电荷泵电路中，激活的泵200耦合到电源301，并且被配置为接收其大约1.8V的输入和初始信号。激活的泵200还耦合到时钟电路302的输出，并且被配置为接收其时钟信号，该时钟信号也处于大约1.8V电压。激活的泵200被配置成从电源301得到连续地补充，以产生并保持3V的输出电压。激活的泵200的功率输出(例如，待机电流和输出电压)耦合到泵310和泵320的输入端和初始端。在操作中，激活的泵200产生输入/电源和初始化电压并且将其馈送到下一级电荷泵310和320，然后下一级电荷泵310和320分别在输出315和325处产生最终输出电压。
例如，在操作中，在泵310的3V类电荷泵的初始化阶段期间(例如，当泵310空闲时)，施加激活的泵200的输出电压。在泵310的3V类电荷泵的操作期间(例如，升压和充电阶段)，也施加激活的泵200的输出电压。这允许泵310在NVM设备(未示出)的激活模式(诸如读取、编程、或擦除操作)下被开启时更快地斜坡上升，以在输出315处产生期望的5V电压。
类似地，在操作中，在泵320的3V类电荷泵的初始化阶段期间(例如，当泵320空闲时)，施加激活的泵200的输出电压。在泵320的3V类电荷泵的操作期间(例如，升压和充电阶段)，也施加激活的泵200的输出电压。这允许泵320在NVM设备(未示出)的激活模式(诸如读取、编程、或擦除操作)下被开启时更快地斜坡上升，以在输出325处产生期望的10V电压。
图4是示出了根据一些实施例，在NVM设备的各个模式期间在快速电荷泵电路中激活的泵的操作的状态图。
在状态402之前，NVM设备可能没有被供电，并且快速电荷泵电路的激活的电荷泵(以及任何其他电荷泵)是关闭的。在状态402中，NVM设备被供电，但是快速电荷泵电路的激活的泵继续处于关闭状态。此后，复位或启动信号被施加到激活的电荷泵。电荷泵电路的其他电荷泵保持在空闲/关闭状态。
响应于复位/启动信号，在状态404中，启动激活的电荷泵，并向其施加1.8V的电源电压。即使NVM设备可能处于空闲模式，激活的电荷泵也保持开启。例如，即使NVM设备不执行任何读取、编程、或擦除操作，激活的电荷泵也被开启以产生并保持3V的输出电压。电荷泵电路的其他电荷泵仍然保持在空闲/关闭状态，在该状态下，对于它们各自的电荷泵级的初始化阶段，它们可以仅从激活的电荷泵接收3V的初始化电压。
响应于在NVM设备中/向NVM设备提供的读取、编程、和/或擦除操作信号，在状态406中，NVM设备转换到激活模式，以在其闪存阵列上执行读取、编程、和/或擦除操作。在该激活模式下，激活的电荷泵继续产生其3V的输出电压。电荷泵电路的其他电荷泵也被开启(例如，通过适当的时钟和/或控制信号)，并且开始接收它们各自的泵时钟。电荷泵将它们各自的输入电压升压到读取、编程、和/或擦除操作所需的电平。
当读取、编程、和/或擦除操作完成时，NVM设备转换回其空闲模式。作为响应，激活的电荷泵转换回状态404，在状态404中，它保持开启以保持其3V的待机输出电压，而电荷泵电路的其他电荷泵处于空闲/关闭状态(例如，通过适当的时钟/控制信号)。
以该方式，本文描述的技术提供了操作电荷泵电路的激活的电荷泵以连续地产生输出电压，而其他电荷泵仅在NVM设备的激活模式期间按需开启。这确保了激活的电荷泵的低待机电流和其他电荷泵(结果是整个电路)的快速斜坡时间，代价是施加到“始终开启(always-on)”激活的电荷泵的低电源电压。
图5是示出了根据本文描述的技术的一些实施例的示例NVM系统500的一部分的框图。计算设备(例如，诸如膝上型/笔记本电脑、平板电脑、智能电话等)可以在NVM系统(例如，诸如NAND和NOR闪存、EEPROM和F-RAM)中存储数据、配置信息和/或程序。在一些实施例中，NVM系统500可以被实现为被布置在半导体衬底(诸如集成电路(IC)设备的衬底)上的微控制器单元(MCU)内的嵌入式片上子系统(例如，包括诸如SRAM、微处理器和其他硬件组件的附加组件的闪存宏(macro))。在一些实施例中，NVM系统500的组件可以驻留在公共载体衬底上，诸如，例如IC管芯(die)衬底、多芯片模块衬底等。可选地，在一些实施例中，NVM系统500的组件可以是一个或更多个具有分立组件的单独的集成电路。在一些实施例中，NVM系统500可以被配置在片上系统(SoC)设备内，而在各种其他实施例中，NVM系统500可以被配置在各种其他类型的设备中——例如，诸如微处理器、中央处理单元(CPU)、控制器、专用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。应当理解，在图5中为了说明的目的，NVM系统500的组件已经被简化，因此不旨在进行完整的描述。具体而言，图5示出的各种硬件组件的细节在本文不再详细描述。还应当理解，在各个实施例中，NVM系统500可以包括一些、全部或不同于图5中的实施例的组件/附加的组件。因此，图5中的NVM系统500应当被视为是说明性的，而不是限制性的含义。
在图5的实施例中，NVM系统500可以包括处理设备(未示出)，该处理设备经由一个或更多个总线(诸如地址总线(例如，线路Amax-A0)、数据总线(例如，线路DQ15-DQ0)和控制总线(例如，诸如RESET#、WE#、WP#/ACC等的各种线路))耦合至其，其可以根据串行外围接口(SPI)通信协议来操作。电源(未示出)通过一条或多条线路(例如，Vcc、Vss、Vio)耦合到NVM设备500，以向其提供各种电源电压。例如，在图5的实施例中电源电压Vcc可以是大约1.8V(例如，±10％)。在各个实施例中，电源可以在NVM设备500的外部和/或内部，并且由NVM设备500用来产生由NVM设备的各个组件使用的电压信号。在图5的实施例中，电源可以被配置为从NVM设备500的控制电路502接收控制信号和/或配置数据。
控制电路502配置有各种硬件组件(例如，晶体管、逻辑门和各种其他模拟和/或数字电路)，以提供NVM设备500的状态和命令寄存器控制。控制电路502被耦合以接收来自各个控制线路和总线(例如，RESET#、WP#/ACC、BYTE#、CE#、DQ15-D0等)的信号，以发送控制和命令信号(例如，到激活的泵200、电压产生器510和520、锁存器(latch)504和534等)，并且控制在各种存储器操作期间施加到存储器阵列530的信号。控制电路502还可以被耦合以接收来自用于定时和供电操作的各种定时器以及来自各种检测器的信号(例如，诸如Vcc检测器，其被配置为检测电源电压Vcc何时足够高，使得系统500可以被开启)。
NVM系统500包括地址锁存器504，其耦合到地址总线(例如，线路Amax-A0)以接收在存储器阵列530上执行的各种存储器操作的地址。地址锁存器504还被耦合以从控制电路502接收控制信号，并且被配置为锁存先前在地址总线上接收的地址状态，用于后续操作。在NVM系统500中，地址锁存器504耦合到X解码器(或行解码器)524和Y解码器(或列解码器)526。
NVM系统500还包括芯片/输出使能电路506和数据锁存器534。使能电路506被配置成从控制总线(例如，线路CE#、OE#等)接收使能信号，并且提供信号以控制数据总线(例如，线路DQ15-DQ0)和存储器阵列530之间的数据路径。数据锁存器534耦合到数据总线以接收并发送用于在存储器阵列530上执行的各种存储器操作的数据。数据锁存器534被耦合以从控制电路502接收控制信号，并且被配置为锁存在数据总线上接收的用于各种存储器操作的输入和输出数据。数据锁存器534被耦合以在I/O缓冲器536和Y选通(gating)电路532之间接收并发送数据信号。I/O缓冲器536包括被配置为临时地存储在数据总线和存储器阵列530之间传递的数据信号，并且匹配它们处理数据信号处理的速率差异的电路。在NVM系统500中，Y选通电路532耦合到存储器阵列530，并且可以包括被配置为从存储器阵列中的存储器单元读取多位字的读出(sense)放大器。
存储器阵列530是闪存阵列(例如，诸如64MBit闪存阵列)。存储器阵列530经由多条位线耦合到X解码器524(例如，直接地或通过一条或更多条选择线和/或字线)和Y解码器526。存储器阵列530是被组织成行和列的一组闪存单元，使得每个存储器单元可以通过行和列解码器电路由行和列地址来随机地访问。闪存单元可以仅包括存储器晶体管，或者可以包括选择栅极、存储器栅极和设置在源极和漏极之间的IC衬底中形成的沟道上的一个或更多个存储器晶体管。存储器阵列530中的每一个存储器单元可在其存储器晶体管中存储一位或更多个位信息，其可以在读取、编程及擦除操作中被访问。在图5的实施例中，存储器阵列530中的存储器单元按扇区组织。每个扇区可以包括多个行和列的存储器单元(例如，每扇区4096列和256行)。
在读取存储器操作中，根据读取操作中指定的地址来读取存储在存储器阵列530中的位。地址信息通过地址锁存器504被传送，并且由X解码器524和Y解码器526解码，以确定相应的存储器单元。作为基于电流的感测的示例，为了读取存储在解码地址的位，将电压施加到相应存储器单元的存储器栅极。电压被精确地产生(例如，由电压产生器510产生)，使得它基本上等距地位于存储“高”位时开启存储器晶体管所需的目标电压和存储“低”位时开启晶体管所需的目标电压之间，以便清楚地区分两种状态。如果在读取操作期间电压的施加导致Y选通电路532的读出放大器检测到存储器单元的源极和漏极之间的相当于目标电流范围的实质上的电流的流动，则存储器单元保持“高”位。或者，如果在读取操作期间电压的施加没有导致Y选通电路532的读出放大器检测到存储器单元的源极和漏极之间相当于目标电流范围的实质上的电流的流动，则存储器单元保持“低”位。
在擦除存储器操作中，基于擦除操作中指定的地址信息来擦除存储在存储器阵列530的给定扇区的存储器单元中的位。地址信息通过地址锁存器504被传递到X解码器524和Y解码器526，并且扇区选择信号从扇区开关522被传递到X解码器524，以指示要被擦除的扇区。为了“擦除”存储在存储器单元的存储器晶体管内的任何电荷并将其状态返回到“高”位，精确的电压(例如，由电压产生器520产生)被施加到存储器单元的源极。存储器单元的漏极被浮置(float)(或保持在某一偏置)，精确地产生的高负电压(例如，由电压产生器520产生)被施加到其存储器栅极，并且其选择栅极被接地。存储器栅极和存储器单元的源极之间的偏置条件有效地将存储器晶体管擦除到“高”位状态。
在编程存储器操作中，存储在存储器阵列530中的位被写入编程操作中指定的地址。地址信息通过地址锁存器504被传送，并且由X解码器524和Y解码器526解码，以确定相应的存储器单元。在存储器阵列530中的存储器单元上的编程操作中，正电压被施加到存储器单元的选择栅极，而更高的正电压(例如，由电压产生器510产生)被施加到其存储器栅极。存储器栅极和存储器单元的源极之间的偏置条件有效地对存储器单元的存储器晶体管内的“低”位进行编程，即使在移除各种电压之后，该“低”位仍继续被存储。
根据本文描述的技术，NVM系统500包括激活的泵200、读取/编程电压产生器510和擦除电压产生器520。激活的泵200被耦合以接收电源电压Vcc，并且被配置为从其接收大约1.8V的输入和初始信号。激活的泵200还耦合到控制电路502以从其接收时钟和控制信号(例如，大约也在1.8V)。激活的泵200的输出耦合到电压产生器510和520中的电荷泵100的输入端和初始端。激活的泵200被配置为由电源电压Vcc持续地补充，以产生并保持3V的输出电压，即使当产生器510和520不操作(例如，空闲)。在NVM系统500的空闲模式期间(例如，当没有执行存储器操作时)，激活的泵200产生大约3V的初始电压并将其馈送到电压产生器510和520中的电荷泵100。在NVM系统500的激活模式期间(例如，在读取、编程、或擦除存储器操作期间)，激活的泵200产生初始电压和输入电压(两者都约为3V)并将其馈送到电压产生器510和520中的电荷泵100，然后电荷泵100产生存储器操作所需的最终输出电压。
读取/编程电压产生器510是电压调节电路，其被配置为产生精确的电压，该电压在读取和编程存储器操作期间被施加到存储器阵列530的存储器单元。电压产生器510被耦合以从激活的泵200接收输入和初始电压以及从控制电路502接收时钟信号，并且其输出耦合到Y解码器526。根据本文描述的技术，电压产生器510中的电荷泵100在读取和编程操作期间按需开启，并且电压产生器产生高电压信号，该高电压信号被提供给Y解码器526和存储器阵列530的选择的存储器单元的位线。
擦除电压产生器520是电压调节电路，其被配置为产生精确的电压，该电压在擦除存储器操作期间被施加到存储器阵列530的存储器单元。电压产生器520被耦合以从激活的泵200接收输入和初始电压以及从控制电路502接收时钟信号，并且其输出通过扇区开关522被耦合到X解码器524。根据本文描述的技术，电压产生器520中的电荷泵100在擦除操作期间按需开启，并且电压产生器产生高压信号，该高压信号通过扇区开关522被提供给X解码器524和存储器阵列530的选择的存储器单元的字线。
在根据本文描述的技术的快速电荷泵电路中，在电压调节器510和520中的电荷泵100的初始化阶段期间(例如，当电荷泵100空闲时)，激活的泵200的输出电压被施加为初始电压。在电压调节器510和520中的电荷泵100的操作期间(例如，升压和充电阶段)，激活的泵200的输出电压也被施加为输入和初始电压。这允许电压调节器510和520在NVM系统500的激活模式(例如读取、编程、或擦除存储器操作)下开启时更快地斜坡上升，以产生执行存储器操作所需的电压。
图6示出了各种电荷泵的斜坡上升电压波形的比较图。图解600示出了，传统1.8V电荷泵的电压斜坡上升602和传统3V电荷泵的电压斜坡上升604如何与根据本文描述的技术的快速电荷泵电路中的电荷泵的电压上升606进行比较。如参考606所指示，快速电荷泵电路中的激活的泵比传统1.8V电荷泵(由常规1.8V电压供电)更快地斜坡上升后续电荷泵，并且以相当于传统3V泵(由定制/更高电压供电)的速率来斜坡上升后续电荷泵。
根据本文描述的技术的快速电荷泵电路包括激活的电荷泵，该激活的电荷泵连续地产生其输出电压并将其作为输入和/或初始化电压馈送到电路中的其他电荷泵。例如，通过保持始终产生大约3V输出电压的激活的电荷泵，电路中的另一组电荷泵只能在激活模式下(例如，在读取、编程、或擦除操作期间)被开启，并且将用3V输入和初始化电压而不是常规1.8V电压来开始泵送，从而允许这些泵更快地斜坡上升。以该方式，本文描述的电荷泵电路实现了低待机电流、快速斜坡速率和比先前解决方案更小的芯片布局面积。
在各个实施例中，本文描述的技术的电荷泵电路可以用于各种半导体组件和电路块中，包括但不限于各种高压(HV)架构电路(例如，诸如电压调节器、倍压器等)、各种电源电路(例如，用于闪存和易失性RAM)、各种数模转换器(DAC)、以及可能需要周期性地和/或按需在较高电压下供电的各种其他组件(例如，诸如非感应电压倍增器(multiplier))。
本文描述的技术的各个实施例可以包括各种操作的性能。这些操作可以由硬件组件、固件或其组合来执行。如本文所用，术语“耦合到(coupled to)”和“与...耦合(coupledwith)”表示直接连接或通过一个或更多个介入组件间接连接，该介入组件可以包括各种总线或线路。通过本文描述的各种总线和/或线路提供的任何信号可以与其他信号时间复用并通过一个或更多个公共总线和/或线路被提供。此外，在电路组件或块之间的互连可以被示为总线或单信号线路。每个总线可以可选地是一个或更多个单信号线路，并且单信号线路的每一个可以可选地是总线。
可以通过使用储存在非临时性计算机可读介质(例如，诸如易失性储存器和/或非易失性储存器)上的可执行固件指令，或者在可执行固件指令的控制下，来实现某些实施例。这些指令可以用于对包括一个或更多个通用或专用处理器(例如，诸如CPU)或其等同物(例如，诸如处理核、处理引擎、微控制器等)的一个或更多个半导体设备进行编程和控制，使得当由处理器或其等同物执行时，指令使设备执行各种操作。非临时性计算机可读储存器介质可以包括但不限于只读存储器(ROM)、随机存取存储器(RAM)、静态RAM(SRAM)、动态RAM(DRAM)、可擦除可编程存储器(例如，EPROM和EEPROM)、闪存或适于存储可执行指令及其数据的另一种现在已知或以后开发的介质类型。
虽然本文任何方法的操作以特定的顺序被示出和描述，但是每种方法的操作的顺序可以被改变，使得某些操作可以以相反的顺序被执行，使得某些操作可以与其他操作至少部分地同时被执行。在其他实施方式中，指令或不同操作的子操作可以是间歇和/或交替的方式。
在前述说明书中，本发明已参考其特定示例实施例进行描述。然而明显的是，在不偏离如在所附权利要求中阐述的本发明的更宽的精神和范围的情况下，可对其做出各种修改和改变。说明书和附图相应地是从说明性意义上而非从限制性意义上来考虑的。

Claims (20)

1.一种电荷泵电路，包括：
多个电荷泵；
激活的电荷泵，所述激活的电荷泵作为输入耦合到所述多个电荷泵的第一电荷泵；以及
电源，所述电源作为输入耦合到所述激活的电荷泵；
其中，所述激活的电荷泵被配置为将所述第一电荷泵初始化为比所述电源更大的绝对电压，并且在所述第一电荷泵的操作期间向所述第一电荷泵提供输入电压。
2.根据权利要求1所述的电路，其中，所述多个电荷泵包括与所述第一电荷泵并联耦合到所述激活的电荷泵的一个或更多个电荷泵。
3.根据权利要求1所述的电路，其中，所述多个电荷泵包括串联耦合到所述第一电荷泵的输出的一个或更多个电荷泵。
4.根据权利要求1所述的电路，其中，所述第一电荷泵是所述电荷泵电路的另一激活的电荷泵。
5.根据权利要求4所述的电路，其中，所述多个电荷泵包括并联耦合到所述另一激活的电荷泵的输出的两个或更多个电荷泵。
6.根据权利要求4所述的电路，其中，所述多个电荷泵包括串联耦合到所述另一激活的电荷泵的输出的一个或更多个电荷泵。
7.一种存储器设备，包括：
存储器阵列；以及
电荷泵电路，其中，所述电荷泵电路包括：
第一电荷泵；
激活的电荷泵，所述激活的电荷泵作为输入耦合到所述第一电荷泵；以及
电源，所述电源作为输入耦合到所述激活的电荷泵；
其中，所述激活的电荷泵被配置为将所述第一电荷泵初始化为比所述电源更大的绝对电压，并且在所述存储器阵列的激活模式期间向所述第一电荷泵提供输入电压。
8.根据权利要求7所述的存储器设备，其中，所述电荷泵电路包括与所述第一电荷泵并联耦合到所述激活的电荷泵的第二电荷泵。
9.根据权利要求7所述的存储器设备，其中，所述电荷泵电路包括串联耦合到所述第一电荷泵的输出的第二电荷泵。
10.根据权利要求7所述的存储器设备，其中，所述第一电荷泵是所述电荷泵电路的另一激活的电荷泵。
11.根据权利要求7所述的存储器设备，其中，所述第一电荷泵被配置为在所述存储器阵列上的读取操作期间以所述激活模式操作。
12.根据权利要求7所述的存储器设备，其中，所述第一电荷泵被配置为在所述存储器阵列上的编程操作期间以所述激活模式操作。
13.根据权利要求7所述的存储器设备，其中，所述第一电荷泵被配置为在所述存储器阵列上的擦除操作期间以所述激活模式操作。
14.根据权利要求7所述的存储器设备，其中，所述第一电荷泵被配置为在所述存储器阵列上的写入操作期间以所述激活模式操作。
15.根据权利要求7所述的存储器设备，其中，所述存储器设备是易失性存储器设备。
16.根据权利要求7所述的存储器设备，其中，所述存储器阵列和所述电荷泵电路被布置在相同的半导体衬底上。
17.一种操作电荷泵电路的方法，所述方法包括：
将电源电压施加到所述电荷泵电路的激活的电荷泵，其中，所述激活的电荷泵作为输入耦合到所述电荷泵电路的多个电荷泵；
由所述激活的电荷泵将所述多个电荷泵的第一电荷泵初始化为第一电压，所述第一电压具有比所述电源电压更大的绝对值；以及
在所述第一电荷泵的操作期间，由所述激活的电荷泵向所述第一电荷泵提供输入电压。
18.根据权利要求17所述的方法，还包括由所述激活的电荷泵将所述多个电荷泵的第二电荷泵初始化为所述第一电压。
19.根据权利要求17所述的方法，其中，所述第一电荷泵作为输入耦合到所述多个电荷泵的第二电荷泵，并且其中，所述方法还包括由所述第一电荷泵向所述第二电荷泵施加大于所述第一电压的第二电压。
20.根据权利要求17所述的方法，其中，所述第一电荷泵是所述电荷泵电路的另一激活的电荷泵。
CN201780060886.0A 2016-10-12 2017-09-28 快速斜坡低电源电荷泵电路 Active CN109804326B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662407172P 2016-10-12 2016-10-12
US62/407,172 2016-10-12
US15/717,457 2017-09-27
US15/717,457 US10097086B2 (en) 2016-10-12 2017-09-27 Fast ramp low supply charge pump circuits
PCT/US2017/053935 WO2018071187A1 (en) 2016-10-12 2017-09-28 Fast ramp low supply charge pump circuits

Publications (2)

Publication Number Publication Date
CN109804326A true CN109804326A (zh) 2019-05-24
CN109804326B CN109804326B (zh) 2021-07-16

Family

ID=61830236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780060886.0A Active CN109804326B (zh) 2016-10-12 2017-09-28 快速斜坡低电源电荷泵电路

Country Status (4)

Country Link
US (1) US10097086B2 (zh)
CN (1) CN109804326B (zh)
DE (1) DE112017005167T5 (zh)
WO (1) WO2018071187A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786083A (zh) * 2019-11-07 2021-05-11 美光科技公司 涉及与外部泵电容器和其它电路系统耦合的电荷泵的系统和方法
CN113724766A (zh) * 2020-05-26 2021-11-30 华邦电子股份有限公司 半导体存储装置及快闪存储器的运行方法
CN113906507A (zh) * 2019-05-31 2022-01-07 美光科技公司 用于闪存阵列的智能电荷泵架构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522226B2 (en) * 2018-05-01 2019-12-31 Silicon Storage Technology, Inc. Method and apparatus for high voltage generation for analog neural memory in deep learning artificial neural network
US10839918B1 (en) * 2019-06-24 2020-11-17 Sandisk Technologies Llc Boost converter in memory chip
US11561883B2 (en) * 2019-12-12 2023-01-24 Sandisk Technologies Llc Pipelined micro controller unit
US11641160B1 (en) 2022-05-11 2023-05-02 Nanya Technology Corporation Power providing circuit and power providing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
CN1233058A (zh) * 1998-04-20 1999-10-27 日本电气株式会社 升压电路
JP2000123587A (ja) * 1998-10-15 2000-04-28 Sony Corp プリチャージ回路を備えたチャージポンプ回路
CN101295536A (zh) * 2007-04-24 2008-10-29 南亚科技股份有限公司 升压电路及应用其的内存结构
CN103326578A (zh) * 2012-03-19 2013-09-25 旺宏电子股份有限公司 升压器系统
CN103578549A (zh) * 2012-07-23 2014-02-12 飞思卡尔半导体公司 使用电源检测机制的可配置的多级电荷泵
CN103904882A (zh) * 2012-12-27 2014-07-02 汉朗科技(北京)有限责任公司 近晶相液晶电子标签用多路高压输出电源电路及升压方法
CN104868717A (zh) * 2014-02-25 2015-08-26 台湾积体电路制造股份有限公司 充电泵初始化器件、具有其的集成电路及操作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945870A (en) 1996-07-18 1999-08-31 Altera Corporation Voltage ramp rate control circuit
US6275096B1 (en) 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
WO2001050604A1 (en) 1999-12-30 2001-07-12 Ge-Harris Railway Electronics, Llc Vital 'and' gate apparatus and method
US6736474B1 (en) 2001-12-12 2004-05-18 John W. Tiede Charge pump circuit
JP2005092969A (ja) 2003-09-16 2005-04-07 Renesas Technology Corp 不揮発性半導体記憶装置
KR101542918B1 (ko) 2008-04-18 2015-08-10 삼성전자주식회사 액티브 차지 펌프 회로, 이를 포함하는 고전원전압발생회로 및 반도체 장치
WO2009155540A1 (en) 2008-06-20 2009-12-23 Monolithic Power Systems, Inc. Charge pumps with controlled ramp rate
US7965130B1 (en) 2009-12-08 2011-06-21 Freescale Semiconductor, Inc. Low power charge pump and method of operation
US20110133820A1 (en) 2009-12-09 2011-06-09 Feng Pan Multi-Stage Charge Pump with Variable Number of Boosting Stages
US8462578B2 (en) 2011-05-23 2013-06-11 Freescale Semiconductor, Inc. Charge pump circuit with fast start-up
US8547168B2 (en) 2011-10-14 2013-10-01 Jen-Ai Holdings, Llc High current drive switched capacitor charge pump
CN103066832B (zh) 2012-12-07 2016-06-22 广州慧智微电子有限公司 一种能快速启动的电荷泵
JP2014160525A (ja) * 2013-02-20 2014-09-04 Renesas Electronics Corp 内部電圧発生回路
US9515548B2 (en) 2013-03-15 2016-12-06 Wispry, Inc. Charge pump systems and methods
US9653126B2 (en) 2014-01-27 2017-05-16 Sandisk Technologies Llc Digital ramp rate control for charge pumps

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
CN1233058A (zh) * 1998-04-20 1999-10-27 日本电气株式会社 升压电路
JP2000123587A (ja) * 1998-10-15 2000-04-28 Sony Corp プリチャージ回路を備えたチャージポンプ回路
CN101295536A (zh) * 2007-04-24 2008-10-29 南亚科技股份有限公司 升压电路及应用其的内存结构
CN103326578A (zh) * 2012-03-19 2013-09-25 旺宏电子股份有限公司 升压器系统
CN103578549A (zh) * 2012-07-23 2014-02-12 飞思卡尔半导体公司 使用电源检测机制的可配置的多级电荷泵
CN103904882A (zh) * 2012-12-27 2014-07-02 汉朗科技(北京)有限责任公司 近晶相液晶电子标签用多路高压输出电源电路及升压方法
CN104868717A (zh) * 2014-02-25 2015-08-26 台湾积体电路制造股份有限公司 充电泵初始化器件、具有其的集成电路及操作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906507A (zh) * 2019-05-31 2022-01-07 美光科技公司 用于闪存阵列的智能电荷泵架构
CN112786083A (zh) * 2019-11-07 2021-05-11 美光科技公司 涉及与外部泵电容器和其它电路系统耦合的电荷泵的系统和方法
CN113724766A (zh) * 2020-05-26 2021-11-30 华邦电子股份有限公司 半导体存储装置及快闪存储器的运行方法
CN113724766B (zh) * 2020-05-26 2023-12-29 华邦电子股份有限公司 半导体存储装置及快闪存储器的运行方法

Also Published As

Publication number Publication date
DE112017005167T5 (de) 2019-06-19
US20180102704A1 (en) 2018-04-12
US10097086B2 (en) 2018-10-09
WO2018071187A1 (en) 2018-04-19
CN109804326B (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
CN109804326A (zh) 快速斜坡低电源电荷泵电路
US6757201B2 (en) Nonvolatile memory, IC card and data processing system
CN101136249B (zh) 能够基于操作模式产生不同电压的电压产生电路
CN100383894C (zh) 集成电路及操作集成电路的方法
CN107527654B (zh) 非易失性半导体存储装置及其字线的驱动方法
US20060007733A1 (en) Semiconductor device having switch circuit to supply voltage
JP2007537560A (ja) メモリのラッチプログラミングおよびその方法
CN101802924B (zh) 减少半导体装置中的噪声
US7535281B2 (en) Reduced time constant charge pump and method for charging a capacitive load
TWI585767B (zh) 半導體裝置之控制電路及其方法
JP2008269727A (ja) 昇圧回路、半導体記憶装置およびその駆動方法
JP2005141811A (ja) 不揮発性メモリ
US7023730B2 (en) Nonvolatile semiconductor memory device and writing method thereto
KR102330656B1 (ko) 전하 펌프를 갖는 nvm 및 이를 위한 방법
CN110400587A (zh) 半导体存储器装置
JP3836787B2 (ja) 半導体装置
JP3805830B2 (ja) 不揮発性メモリ
CN103578557A (zh) 非易失性半导体存储装置及其读出方法
CN101002275A (zh) 非易失性半导体存储器、半导体装置及电荷泵电路
EP3376502A2 (en) Voltage generation circuit and semiconductor device including same
CN100565709C (zh) 非易失性半导体存储器
JP2000100183A (ja) 半導体集積回路および不揮発性メモリ
CN108461098A (zh) 电压产生电路和包括电压产生电路的半导体器件
JP3392438B2 (ja) 不揮発性半導体記憶装置
JP6744893B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200911

Address after: California, USA

Applicant after: Monterey Research LLC

Address before: California, USA

Applicant before: CYPRESS SEMICONDUCTOR Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant