JP2014160525A

JP2014160525A - 内部電圧発生回路

Info

Publication number: JP2014160525A
Application number: JP2013030803A
Authority: JP
Inventors: Junko Matsumoto; 淳子松本
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2013-02-20
Filing date: 2013-02-20
Publication date: 2014-09-04
Also published as: US20140232452A1

Abstract

【課題】レイアウト面積が小さな内部電圧発生回路を提供する。
【解決手段】この内部電圧発生回路では、４つのチャージポンプ回路ＰＡ１，ＰＡ２，ＰＢ１，ＰＢ２を設け、スタンバイモード時は長周期で２つのチャージポンプ回路ＰＡ１，ＰＡ２を駆動させ、アクティブモード時は短周期で４つのチャージポンプ回路ＰＡ１，ＰＡ２，ＰＢ１，ＰＢ２を駆動させる。したがって、スタンバイモード用のチャージポンプ回路と、アクティブモード用のチャージポンプ回路とを別々に設ける場合に比べ、レイアウト面積を低減できる。
【選択図】図１

Description

本発明は内部電圧発生回路に関し、たとえばスタンバイモードとアクティブモードを有する半導体装置において、外部電源電圧に基づいて内部電源電圧を生成する内部電圧発生回路に好適に利用できるものである。

従来より、半導体メモリのような半導体装置には、外部電源電圧に基づいて内部電源電圧を生成する内部電圧発生回路と、内部電源電圧によって駆動される内部回路とが搭載されている。内部電圧発生回路は、チャージポンプ回路を含む。また、半導体装置は、内部回路が動作せず、消費電流を低減したいスタンバイモードと、内部回路が動作し、その内部回路を駆動させるための消費電流が必要となるアクティブモードとを有する。

特許文献１には、スタンバイモード時に活性化され、電流供給能力が小さな第１の内部電圧発生回路と、アクティブモード時に活性化され、電流供給能力が大きな第２の内部電圧発生回路とを備えた半導体装置が開示されている。

また、特許文献２，３には、スタンバイモード時は長周期のクロック信号をチャージポンプ回路に与え、アクティブモード時は短周期のクロック信号をチャージポンプ回路に与える発振回路を備えた半導体装置が開示されている。

また、特許文献４には、複数のチャージポンプ回路を備え、スタンバイモード時は一部のチャージポンプ回路だけを活性化させ、アクティブモード時は全部のチャージポンプ回路を活性化させる半導体装置が開示されている。

特開２００２−７４９５６号公報特開平７−６５５７６号公報特開平７−３０３３６９号公報特開２００２−３２９８７号公報

しかし、従来の半導体装置には、内部電圧発生回路のレイアウト面積が大きいという問題があった。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、本願の半導体装置は、第１および第２のチャージポンプ回路を備え、スタンバイモード時は長周期のクロック信号を第１のチャージポンプ回路に与え、アクティブモード時は短周期のクロック信号を第１および第２のチャージポンプ回路に与える。

一実施の形態によれば、スタンバイ用のチャージポンプ回路とアクティブ用のチャージポンプ回路とを別々に設ける場合に比べ、内部電圧発生回路のレイアウト面積を低減することができる。

本願の実施の形態１による半導体装置の要部を示すブロック図である。図１に示した分周器の構成を示す回路図である。図２に示した分周器のスタンバイモード時の動作を示すタイムチャートである。図２に示した分周器のアクティブモード時の動作を示すタイムチャートである。図１に示したチャージポンプ回路ＰＡ１，ＰＡ２の構成を示す回路図である。図５に示したチャージポンプ回路ＰＡ１，ＰＡ２の動作を示すタイムチャートである。図１に示したチャージポンプ回路ＰＢ１，ＰＢ２の構成を示す回路図である。図１に示した半導体装置のスタンバイモード時の動作を示すタイムチャートである。図１に示した半導体装置のアクティブモード時の動作を示すタイムチャートである。図１に示した半導体装置のアクティブモード時の動作を示す他のタイムチャートである。本願の実施の形態２による半導体装置の要部を示すブロック図である。図１１に示したチャージポンプ回路ＰＣ１，ＰＣ２の構成を示す回路図である。

[実施の形態１]
本願の実施の形態１による半導体装置は、図１に示すように、定電流発生回路１、参照電圧発生回路２、スタンバイレベル検出回路３、スタンバイ用オシレータ４、アクティブレベル検出回路５、およびアクティブ用オシレータ６を備える。また、この半導体装置は、分周器７、チャージポンプ回路ＰＡ１，ＰＡ２，ＰＢ１，ＰＢ２、および内部回路８を備える。

内部回路８以外の部分は、外部電源電圧ＶＣＣに基づいて内部電源電圧ＶＰＰを生成する内部電圧発生回路を構成する。内部回路８は、内部電源電圧ＶＰＰによって駆動され、所定の動作を行なう。また、この半導体装置は、内部回路８が動作せず、消費電流を抑制したいスタンバイモードと、内部回路８が動作し、その内部回路８を駆動させる電流が必要となるアクティブモードとを有する。

定電流発生回路１は、温度依存性の無い定電流ＩＣＯＮを生成して参照電圧発生回路２およびスタンバイレベル検出回路３に与える。参照電圧発生回路２は、定電流ＩＣＯＮに基づいて一定の参照電圧ＶＲＥＦを生成し、その参照電圧ＶＲＥＦをスタンバイレベル検出回路３およびアクティブレベル検出回路５に与える。

スタンバイレベル検出回路３は、定電流ＩＣＯＮに基づいて動作し、参照電圧ＶＲＥＦを基準とする所定電圧である目標電圧ＶＰＰＴと内部電源電圧ＶＰＰとの高低を比較し、比較結果に基づいてスタンバイオシレータ活性化信号ＳＴＢＥＮを生成する。内部電源電圧ＶＰＰが目標電圧ＶＰＰＴよりも低い場合は信号ＳＴＢＥＮは活性化レベルの「Ｈ」レベルとなり、内部電源電圧ＶＰＰが目標電圧ＶＰＰＴ以上である場合は信号ＳＴＢＥＮは非活性化レベルの「Ｌ」レベルとなる。

スタンバイ用オシレータ４は、信号ＳＴＢＥＮが活性化レベルの「Ｈ」レベルである場合は長周期のスタンバイクロック信号ＳＣＬＫを生成し、信号ＳＴＢＥＮが非活性化レベルの「Ｌ」レベルである場合はスタンバイクロック信号ＳＣＬＫの生成を停止する。

アクティブレベル検出回路５は、活性化信号ＥＮが「Ｈ」レベルである場合に活性化され、内部電源電圧ＶＰＰと目標電圧ＶＰＰＴの高低を比較し、比較結果に基づいてアクティブオシレータ活性化信号ＡＣＴＥＮを生成する。活性化信号ＥＮは、アクティブモード時に活性化レベルの「Ｈ」レベルにされ、スタンバイモード時に非活性化レベルの「Ｌ」レベルにされる。

アクティブオシレータ活性化信号ＡＣＴＥＮは、内部電源電圧ＶＰＰが目標電圧ＶＰＰＴよりも低い場合は活性化レベルの「Ｈ」レベルにされ、内部電源電圧ＶＰＰが目標電圧ＶＰＰＴ以上である場合は非活性化レベルの「Ｌ」レベルにされる。アクティブレベル検出回路５の応答速度は、スタンバイレベル検出回路３の応答速度よりも速い。アクティブレベル検出回路５の電流駆動能力および消費電流は、スタンバイレベル検出回路３の電流駆動能力および消費電流よりも大きい。

アクティブ用オシレータ６は、信号ＡＣＴＥＮが活性化レベルの「Ｈ」レベルである場合は短周期のアクティブクロック信号ＡＣＬＫを生成し、信号ＡＣＴＥＮが非活性化レベルの「Ｌ」レベルである場合はアクティブクロック信号ＡＣＬＫの生成を停止する。アクティブクロック信号ＡＣＬＫの周波数は、スタンバイクロック信号ＳＣＬＫの周波数よりも高い。

分周器７は、スタンバイモード時は、スタンバイクロック信号ＳＣＬＫに基づいて、チャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２を生成する。また、分周器７は、アクティブモード時は、アクティブクロック信号ＡＣＬＫに基づいて、チャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２，ＰＣＬＫＢ１，ＰＣＬＫＢ２を生成する。

スタンバイモード時におけるチャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２の周期は、アクティブモード時におけるチャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２，ＰＣＬＫＢ１，ＰＣＬＫＢ２の周期よりも長い。また、チャージポンプクロック信号ＰＣＬＫＡ２は、チャージポンプクロック信号ＰＣＬＫＡ１の反転信号である。チャージポンプクロック信号ＰＣＬＫＢ２は、チャージポンプクロック信号ＰＣＬＫＢ１の反転信号である。

チャージポンプ回路ＰＡ１，ＰＡ２，ＰＢ１，ＰＢ２は、それぞれチャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２，ＰＣＬＫＢ１，ＰＣＬＫＢ２によって駆動され、内部電源電圧ＶＰＰのラインに正電荷を供給する。内部電源電圧ＶＰＰは、外部電源電圧ＶＣＣよりも高い。内部回路８は、活性化信号ＥＮが活性化レベルの「Ｈ」レベルである場合に活性化されて内部電源電圧ＶＰＰによって駆動され、所定の動作を行なう。また、内部回路８は、活性化信号ＥＮが非活性化レベルの「Ｌ」レベルである場合は非活性化され、動作しない。

図２は、分周器７の構成を示す回路図である。図２において、分周器７は、ＮＡＮＤゲート１０、分周回路１１、インバータ２０，２１，２７、および選択回路２２を含む。ＮＡＮＤゲート１０は、アクティブクロック信号ＡＣＬＫおよびアクティブオシレータ活性化信号ＡＣＴＥＮを受け、それらの否定論理積信号φ１０を出力する。ＮＡＮＤゲート１０の出力信号φ１０は、分周回路１１に与えられる。

分周回路１１は、インバータ１２，１４，１６，１７およびクロックトインバータ１３，１５，１８，１９を含む。インバータ１２〜１６は、リング状に接続されている。インバータ１８，１９は、それぞれインバータ１４，１６に逆並列に接続されている。ＮＡＮＤゲート１０の出力信号φ１０は、クロックトインバータ１３，１９の負側制御端子およびクロックトインバータ１５，１８の正側制御端子に入力される。また、信号φ１０は、インバータ１７によって反転されてクロックトインバータ１３，１９の正側制御端子およびクロックトインバータ１５，１８の負側制御端子に入力される。インバータ１４，１６の出力信号がそれぞれクロック信号ＣＬＫ１，ＣＬＫ２となる。

信号φ１０が「Ｌ」レベルである場合は、クロックトインバータ１３，１９の各々が活性化されてインバータとして動作し、クロックトインバータ１５，１８が非活性化されてクロックトインバータ１５，１８の出力ノードがハイ・インピーダンス状態となる。また、クロックトインバータ１３が活性化され、クロック信号ＣＬＫ２がインバータ１２〜１４で反転されてクロック信号ＣＬＫ１となるので、クロック信号ＣＬＫ１，ＣＬＫ２の論理レベルは異なる。

信号φ１０が「Ｈ」レベルである場合は、クロックトインバータ１５，１８の各々が活性化されてインバータとして動作するとともに、クロックトインバータ１３，１９が非活性化されてクロックトインバータ１３，１９の出力ノードがハイ・インピーダンス状態となる。また、クロックトインバータ１５が活性化されるので、クロック信号ＣＬＫ１がインバータ１５，１６で遅延されてクロック信号ＣＬＫ２となるので、クロック信号ＣＬＫ１，ＣＬＫ２の論理レベルは同じになる。

信号φ１０が「Ｌ」レベルから「Ｈ」レベルに立ち上げられる毎にクロック信号ＣＬＫ２の論理レベルが反転し、信号φ１０が「Ｈ」レベルから「Ｌ」レベルに立ち下げられる毎にクロック信号ＣＬＫ１の論理レベルが反転する。

クロック信号ＣＬＫ２は、インバータ２０によって反転されてチャージポンプクロック信号ＰＣＬＫＢ１となる。チャージポンプクロック信号ＰＣＬＫＢ１は、インバータ２１によって反転されてチャージポンプクロック信号ＰＣＬＫＢ２となる。

選択回路２２は、インバータ２３およびＮＡＮＤゲート２４〜２６を含む。インバータ２３は、アクティブオシレータ活性化信号ＡＣＴＥＮを反転させる。ＮＡＮＤゲート２４は、クロック信号ＣＬＫ１と信号ＡＣＴＥＮの否定論理積信号を出力する。ＮＡＮＤゲート２５は、インバータ２３の出力信号とスタンバイクロック信号ＳＣＬＫの否定論理積信号を出力する。ＮＡＮＤゲート２６は、ＮＡＮＤゲート２４，２６の出力信号を受け、チャージポンプクロック信号ＰＣＬＫＡ１出力する。チャージポンプクロック信号ＰＣＬＫＡ１は、インバータ２７によって反転されてチャージポンプクロック信号ＰＣＬＫＡ２となる。

図３（ａ）〜（ｅ）は、スタンバイモード時における分周器７の動作を示すタイムチャートである。スタンバイモードでは、活性化信号ＥＮが非活性化レベルの「Ｌ」レベルにされ、アクティブオシレータ活性化信号ＡＣＴＥＮおよびアクティブクロック信号ＡＣＬＫはともに「Ｌ」レベルに固定される。これにより、図２のＮＡＮＤゲート１０の出力信号φ１０は「Ｈ」レベルに固定され、クロック信号ＣＬＫ１，ＣＬＫ２はともに「Ｌ」レベルまたは「Ｈ」レベルに固定され、チャージポンプクロック信号ＰＣＬＫＢ１，ＰＣＬＫＢ２の各々は「Ｈ」レベルまたは「Ｌ」レベルに固定される。

また、ＮＡＮＤゲート２４の出力信号は「Ｈ」レベルに固定され、ＮＡＮＤゲート２５，２６の各々はインバータとして動作する。したがって、スタンバイクロック信号ＳＣＬＫはＮＡＮＤゲート２５，２６によって遅延されてチャージポンプクロック信号ＰＣＬＫＡ１となる。また、チャージポンプクロック信号ＰＣＬＫＡ１は、インバータ２７によって反転されてチャージポンプクロック信号ＰＣＬＫＡ２となる。

つまり、スタンバイモードでは、図３（ａ）〜（ｅ）に示すように、長周期のスタンバイクロック信号ＳＣＬＫがチャージポンプクロック信号ＰＣＬＫＡ１として出力され、チャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２は互いに相補な信号となる。また、チャージポンプクロック信号ＰＣＬＫＢ１，ＰＣＬＫＢ２の各々は「Ｈ」レベルまたは「Ｌ」レベルに固定される。

図４（ａ）〜（ｈ）は、アクティブモード時における分周器７の動作を示すタイムチャートである。図４（ａ）〜（ｈ）では、アクティブモード時において内部電源電圧ＶＰＰが目標電圧ＶＰＰＴよりも低い場合が示されている。この場合は、アクティブレベル検出回路５によってアクティブオシレータ活性化信号ＡＣＴＥＮが活性化レベルの「Ｈ」レベルにされ、アクティブ用オシレータ６によって短周期のアクティブクロック信号ＡＣＬＫが生成される。

これにより、図２のＮＡＮＤゲート１０の出力信号φ１０は、アクティブクロック信号ＡＣＬＫの反転信号となる。アクティブクロック信号ＡＣＬＫが「Ｌ」レベルから「Ｈ」レベルに立ち上げられる毎にクロック信号ＣＬＫ１の論理レベルが反転し、アクティブクロック信号ＡＣＬＫが「Ｈ」レベルから「Ｌ」レベルに立ち下げられる毎にクロック信号ＣＬＫ２の論理レベルが反転する。したがって、クロック信号ＣＬＫ１はアクティブクロック信号ＡＣＬＫを２倍に分周した信号となり、クロック信号ＣＬＫ２はクロック信号ＣＬＫ１を１／４周期だけ遅延させた信号となる。クロック信号ＣＬＫ２は、インバータ２０によって反転されてチャージポンプクロック信号ＰＣＬＫＢ１となる。また、チャージポンプクロック信号ＰＣＬＫＢ１は、インバータ２１によって反転されてチャージポンプクロック信号ＰＣＬＫＢ２となる。

また、ＮＡＮＤゲート２５の出力信号は「Ｈ」レベルに固定され、ＮＡＮＤゲート２４，２６の各々はインバータとして動作する。したがって、クロック信号ＣＬＫ１はＮＡＮＤゲート２４，２６によって遅延されてチャージポンプクロック信号ＰＣＬＫＡ１となる。また、チャージポンプクロック信号ＰＣＬＫＡ１は、インバータ２７によって反転されてチャージポンプクロック信号ＰＣＬＫＡ２となる。

つまり、アクティブモードでは、図４（ａ）〜（ｈ）に示すように、アクティブクロック信号ＡＣＬＫを２倍に分周したクロック信号ＣＬＫ１がチャージポンプクロック信号ＰＣＬＫＡ１として出力され、チャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２は互いに相補な信号となる。また、チャージポンプクロック信号ＰＣＬＫＡ２を１／４周期だけ遅延させた信号がチャージポンプクロック信号ＰＣＬＫＢ１となり、チャージポンプクロック信号ＰＣＬＫＢ１，ＰＣＬＫＢ２は互いに相補な信号となる。

図５は、チャージポンプ回路ＰＡ１，ＰＡ２の構成を示す回路図である。図５において、チャージポンプ回路ＰＡ１は、ＮＡＮＤゲート３０、インバータ３１〜３４、コンデンサＣ１，Ｃ２、ＰチャネルＭＯＳトランジスタ３５、およびＮチャネルＭＯＳトランジスタ３６〜３９を含む。

コンデンサＣ１の一方電極（ノードＮ１ａ）は、ＰチャネルＭＯＳトランジスタ３５を介して外部電源電圧ＶＣＣのラインに接続されるとともに、ＮチャネルＭＯＳトランジスタ３６を介して接地電圧ＶＳＳのラインに接続される。コンデンサＣ１の他方電極（ノードＮ２ａ）は、ＮチャネルＭＯＳトランジスタ３９を介して内部電源電圧ＶＰＰのラインに接続されるとともに、ＮチャネルＭＯＳトランジスタ３７を介して外部電源電圧ＶＣＣのラインに接続される。ＮチャネルＭＯＳトランジスタ３９のゲートは、ＮチャネルＭＯＳトランジスタ３８を介して外部電源電圧ＶＣＣのラインに接続される。ＮチャネルＭＯＳトランジスタ３７，３８のゲートは互いに接続されている。

ＮＡＮＤゲート３０の一方入力ノードはチャージポンプクロック信号ＰＣＬＫＡ１を受け、その他方入力ノードは外部電源電圧ＶＣＣを受ける。ＮＡＮＤゲート３０は、チャージポンプクロック信号ＰＣＬＫＡ１に対してインバータとして動作する。ＮＡＮＤゲート３０の出力信号は、インバータ３１，３２およびコンデンサＣ２を介してＮチャネルＭＯＳトランジスタ３７，３８のゲートに与えられる。インバータ３１の出力信号は、インバータ３３を介してＰチャネルＭＯＳトランジスタ３５のゲートに与えられるとともに、インバータ３４を介してＮチャネルＭＯＳトランジスタ３６のゲートに与えられる。

チャージポンプ回路ＰＡ２は、チャージポンプクロック信号ＰＣＬＫＡ１の代わりにチャージポンプクロック信号ＰＣＬＫＡ２が与えられる点が異なるが、チャージポンプ回路ＰＡ１と同じ構成である。ただし、コンデンサＣ１の一方電極をノードＮ１ｂと称し、その他方電極をノードＮ２ｂと称する。

また、チャージポンプ回路ＰＡ１のＮチャネルＭＯＳトランジスタ３９のゲートとチャージポンプ回路ＰＡ２のＮチャネルＭＯＳトランジスタ３８のゲートとは、ともにノードＮ３に接続されている。また、チャージポンプ回路ＰＡ１のＮチャネルＭＯＳトランジスタ３８のゲートとチャージポンプ回路ＰＡ２のＮチャネルＭＯＳトランジスタ３９のゲートとは、ともにノードＮ４に接続されている。

図６（ａ）〜（ｈ）は、チャージポンプ回路ＰＡ１，ＰＡ２の動作を示すタイムチャートである。図６（ａ）〜（ｈ）において、チャージポンプクロック信号ＰＣＬＫＡ１とＰＣＬＫＡ２は、互いに相補なクロック信号である。

チャージポンプクロック信号ＰＣＬＫＡ１が「Ｌ」レベルから「Ｈ」レベルに変化すると、チャージポンプ回路ＰＡ１のＮチャネルＭＯＳトランジスタ３６がオン状態からオフ状態に変化するとともに、ＰチャネルＭＯＳトランジスタ３５がオフ状態からオン状態に変化する。これにより、ノードＮ１ａのレベルは接地電圧ＶＳＳから外部電源電圧ＶＣＣに昇圧され、コンデンサＣ１を介してノードＮ２ａのレベルが上昇する。

このとき、チャージポンプクロック信号ＰＣＬＫＡ２が「Ｈ」レベルから「Ｌ」レベルに変化し、チャージポンプ回路ＰＡ２のコンデンサＣ２によってノードＮ３のレベルが上昇する。これにより、チャージポンプ回路ＰＡ１のＮチャネルＭＯＳトランジスタ３９がオンし、ノードＮ２ａの電荷が内部電源電圧ＶＰＰのラインに効率良く転送される。

ノードＮ３はチャージポンプ回路ＰＡ２のＮチャネルＭＯＳトランジスタ３７，３８のゲートにも接続されているので、それらのトランジスタ３７，３８もオンし、チャージポンプ回路ＰＡ２のノードＮ２ｂとＮチャネルＭＯＳトランジスタ３９のゲート（ノードＮ４）に外部電源電圧ＶＣＣが与えられる。これにより、次のチャージポンプクロック信号ＰＣＬＫＡ２の立上りによるチャージポンプ回路ＰＡ２から内部電源電圧ＶＰＰのラインへの電流供給動作に備える。

つまり、チャージポンプ回路ＰＡ１は、チャージポンプクロック信号ＰＣＬＫＡ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられる毎に、内部電源電圧ＶＰＰのラインに正電荷を供給する。チャージポンプ回路ＰＡ２は、チャージポンプクロック信号ＰＣＬＫＡ２が「Ｌ」レベルから「Ｈ」レベルに立ち上げられる毎に、内部電源電圧ＶＰＰのラインに正電荷を供給する。チャージポンプ回路ＰＡ１，ＰＡ２は、内部電源電圧ＶＰＰのラインに正電荷を交互に供給する。

図７は、チャージポンプ回路ＰＢ１，ＰＢ２の構成を示す回路図であって、図５と対比される図である。図７を参照して、チャージポンプ回路ＰＢ１，ＰＢ２はチャージポンプ回路ＰＡ１，ＰＡ２と同じ構成である。ただし、チャージポンプ回路ＰＢ１のＮＡＮＤゲート３０の一方入力ノードはチャージポンプクロック信号ＰＣＬＫＢ１を受け、その他方入力ノードはアクティブオシレータ活性化信号ＡＣＴＥＮを受ける。

信号ＡＣＴＥＮが活性化レベルの「Ｈ」レベルである場合は、ＮＡＮＤゲート３０はチャージポンプクロック信号ＰＣＬＫＢ１に対してインバータとして動作する。チャージポンプ回路ＰＢ１は、チャージポンプクロック信号ＰＣＬＫＢ１に応答して内部電源電圧ＶＰＰのラインに正電荷を供給する。信号ＡＣＴＥＮが非活性化レベルの「Ｌ」レベルである場合は、ＮＡＮＤゲート３０の出力信号は「Ｈ」レベルに固定され、チャージポンプ回路ＰＢ１は動作しない。

また、チャージポンプ回路ＰＢ２のＮＡＮＤゲート３０の一方入力ノードはチャージポンプクロック信号ＰＣＬＫＢ２を受け、その他方入力ノードはアクティブオシレータ活性化信号ＡＣＴＥＮを受ける。

信号ＡＣＴＥＮが活性化レベルの「Ｈ」レベルである場合は、ＮＡＮＤゲート３０はチャージポンプクロック信号ＰＣＬＫＢ２に対してインバータとして動作する。チャージポンプ回路ＰＢ２はチャージポンプクロック信号ＰＣＬＫＢ２に応答して内部電源電圧ＶＰＰのラインに電荷を供給する。信号ＡＣＴＥＮが非活性化レベルの「Ｌ」レベルである場合は、ＮＡＮＤゲート３０の出力信号は「Ｈ」レベルに固定され、チャージポンプ回路ＰＢ２は動作しない。

つまり、チャージポンプ回路ＰＢ１は、チャージポンプクロック信号ＰＣＬＫＢ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられる毎に、内部電源電圧ＶＰＰのラインに正電荷を供給する。チャージポンプ回路ＰＢ２は、チャージポンプクロック信号ＰＣＬＫＢ２が「Ｌ」レベルから「Ｈ」レベルに立ち上げられる毎に、内部電源電圧ＶＰＰのラインに正電荷を供給する。チャージポンプ回路ＰＢ１，ＰＢ２は、内部電源電圧ＶＰＰのラインに正電荷を交互に供給する。

図８（ａ）〜（ｆ）は、半導体装置のスタンバイモード時の動作を示すタイムチャートである。図８（ａ）〜（ｆ）において、スタンバイモード時は活性化信号ＥＮが非活性化レベルの「Ｌ」レベルにされる。活性化信号ＥＮが「Ｌ」レベルにされると、図１のアクティブレベル検出回路５、アクティブ用オシレータ６、チャージポンプ回路ＰＢ１，ＰＢ２、および内部回路８は非活性化されて動作しない。

内部回路８が動作しなくても、長時間放置するとリーク電流などによって内部電源電圧ＶＰＰの電位レベルは低下する。内部電源電圧ＶＰＰの電位レベルが目標電圧ＶＰＰＴよりも低下すると、スタンバイレベル検出回路３によってスタンバイオシレータ活性化信号ＳＴＢＥＮが活性化レベルの「Ｈ」レベルにされる。信号ＳＴＢＥＮが「Ｈ」レベルにされると、スタンバイ用オシレータ４が活性化されて長周期のスタンバイクロック信号ＳＣＬＫが生成される。

スタンバイクロック信号ＳＣＬＫに基づき、分周器７によって互いに相補なチャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２が生成されてチャージポンプ回路ＰＡ１，ＰＡ２に供給される。チャージポンプ回路ＰＡ１，ＰＡ２は、チャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２に応答して正電荷を内部電源電圧ＶＰＰのラインに交互に供給する。

内部電源電圧ＶＰＰが目標電圧ＶＰＰＴに到達すると、スタンバイオシレータ活性化信号ＳＴＢＥＮが非活性化レベルの「Ｌ」レベルにされる。信号ＳＴＢＥＮが「Ｌ」レベルにされると、スタンバイ用オシレータ４が非活性化され、スタンバイクロック信号ＳＣＬＫが「Ｌ」レベルに固定され、チャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２がそれぞれ「Ｌ」レベルおよび「Ｈ」レベルに固定される。これにより、チャージポンプ回路ＰＡ１，ＰＡ２から内部電源電圧ＶＰＰのラインへの正電荷の供給は停止される。

このようにスタンバイモードでは、４つのチャージポンプ回路ＰＡ１，ＰＡ２，ＰＢ１，ＰＢ２のうちの２つチャージポンプ回路ＰＡ１，ＰＡ２のみを、長周期のチャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２によって駆動させる。したがって、消費電流の低減化を図ることができる。

図９（ａ）〜（ｉ）および図１０（ａ）〜（ｈ）は、半導体装置のアクティブモード時の動作を示すタイムチャートである。図９（ａ）〜（ｉ）および図１０（ａ）〜（ｈ）において、アクティブモード時は活性化信号ＥＮが活性化レベルの「Ｈ」レベルにされる。活性化信号ＥＮが「Ｈ」レベルにされると、図１の内部回路８およびアクティブレベル検出回路５が動作を開始する。内部回路８が動作すると、内部電源電圧ＶＰＰが使用されてその電位レベルが低下する。

アクティブレベル検出回路５によって内部電源電圧ＶＰＰの電位レベルが目標電圧ＶＰＰＴよりも低下したことが検知されると、アクティブオシレータ活性化信号ＡＣＴＥＮが活性化レベルの「Ｈ」レベルにされる。これにより、アクティブ用オシレータ６によって短周期のアクティブクロック信号ＡＣＬＫが生成され、分周器７によってチャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２，ＰＣＬＫＢ１，ＰＣＬＫＢ２が生成されるとともに、チャージポンプ回路ＰＢ１，ＰＢ２が活性化される。

チャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２は互いに相補な信号となる。また、チャージポンプクロック信号ＰＣＬＫＡ２を１／４周期だけ遅延させた信号がチャージポンプクロック信号ＰＣＬＫＢ１となり、チャージポンプクロック信号ＰＣＬＫＢ１，ＰＣＬＫＢ２は互いに相補な信号となる。また、アクティブモード時におけるチャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２，ＰＣＬＫＢ１，ＰＣＬＫＢ２の周期は、スタンバイモード時におけるチャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２の周期よりも短い。

チャージポンプ回路ＰＡ１，ＰＡ２，ＰＢ１，ＰＢ２は、それぞれチャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２，ＰＣＬＫＢ１，ＰＣＬＫＢ２に応答して正電荷を内部電源電圧ＶＰＰのラインに供給する。したがって、アクティブモード時における内部電圧発生回路の電流供給能力は、スタンバイモード時における電流供給能力よりも十分に大きくなる。

内部電源電圧ＶＰＰの電位レベルが上昇して目標電圧ＶＰＰＴ以上になると、アクティブレベル検出回路５によってアクティブオシレータ活性化信号ＡＣＴＥＮが非活性化レベルの「Ｌ」レベルに立ち下げられる。信号ＡＣＴＥＮが「Ｌ」レベルにされると、アクティブ用オシレータ６が非活性化されてアクティブクロック信号ＡＣＬＫが「Ｌ」レベルに固定される。また、分周器７によってチャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２，ＰＣＬＫＢ１，ＰＣＬＫＢ２の各々が「Ｌ」レベルまたは「Ｈ」レベルに固定されるとともに、チャージポンプ回路ＰＢ１，ＰＢ２が非活性化され、内部電圧発生回路から内部電源電圧ＶＰＰのラインへの電流の供給が停止される。このようにして、内部電源電圧ＶＰＰの電位レベルは、目標電圧ＶＰＰＴに維持される。

以上のように、この実施の形態１によれば、４つのチャージポンプ回路ＰＡ１，ＰＡ２，ＰＢ１，ＰＢ２を設け、スタンバイモード時は長周期で２つのチャージポンプ回路ＰＡ１，ＰＡ２を駆動させ、アクティブモード時は短周期で４つのチャージポンプ回路ＰＡ１，ＰＡ２，ＰＢ１，ＰＢ２を駆動させる。したがって、たとえばスタンバイモード用のチャージポンプ回路と、アクティブモード用のチャージポンプ回路とを別々に設ける場合に比べ、レイアウト面積の低減化を図ることができる。

[実施の形態２]
図１１は、本願の実施の形態２による半導体装置の要部を示すブロック図であって、図１と対比される図である。図１を参照して、この半導体装置が図１の半導体装置と異なる点は、チャージポンプ回路ＰＡ１，ＰＡ２がチャージポンプ回路ＰＣ１，ＰＣ２と置換されている点である。

チャージポンプ回路ＰＣ１，ＰＣ２は、アクティブオシレータ活性化信号ＡＣＴＥＮが活性化レベルの「Ｈ」レベルにされた場合は、それぞれチャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２に応答して、第１の電流供給能力で正電荷を内部電源電圧ＶＰＰのラインに供給する。

また、チャージポンプ回路ＰＣ１，ＰＣ２は、アクティブオシレータ活性化信号ＡＣＴＥＮが非活性化レベルの「Ｌ」レベルにされた場合は、それぞれチャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２に応答して、第１の電流供給能力よりも小さな第２の電流供給能力で正電荷を内部電源電圧ＶＰＰのラインに供給する。

図１２は、チャージポンプ回路ＰＣ１，ＰＣ２の構成を示す回路図であって、図５と対比される図である。図１２を参照して、チャージポンプ回路ＰＣ１がチャージポンプ回路ＰＡ１と異なる主な点は、ＮＡＮＤゲート３０およびインバータ３３，３４が除去され、インバータ４０，４１、ＮＡＮＤゲート４２，４４、ＮＯＲゲート４３，４５、ＰチャネルＭＯＳトランジスタ４６、およびＮチャネルＭＯＳトランジスタ４７が設けられている点である。トランジスタ４６，４７のサイズ（電流駆動能力）は、トランジスタ３５，３６のサイズ（電流駆動能力）よりも小さい。

チャージポンプクロック信号ＰＣＬＫＡ１は、インバータ４０，３１を介して、ＮＡＮＤゲート４２，４４およびＮＯＲゲート４３，４５の各々の一方入力ノードに与えられる。アクティブオシレータ活性化信号ＡＣＴＥＮは、ＮＡＮＤゲート４２およびＮＯＲゲート４５の各々の他方入力ノードに直接与えられるとともに、インバータ４１を介してＮＯＲゲート４３およびＮＡＮＤゲート４４の各々の他方入力ノードに与えられる。

アクティブモード時において内部電源電圧ＶＰＰが目標電圧ＶＰＰＴよりも低い場合は、アクティブオシレータ活性化信号ＡＣＴＥＮが活性化レベルの「Ｈ」レベルにされる。この場合は、ＮＡＮＤゲート４２およびＮＯＲゲート４３の各々がインバータ３１の出力クロック信号に対してインバータとして動作する。また、ＮＡＮＤゲート４４およびＮＯＲゲート４５の出力信号がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルに固定され、トランジスタ４６，４７がともに非導通状態に固定される。この場合は、チャージポンプ回路ＰＣ１はチャージポンプ回路ＰＡ１と同じ構成になる。

ＮＡＮＤゲート４２、ＮＯＲゲート４３、およびトランジスタ３５，３６は、信号ＡＣＴＥＮが「Ｈ」レベルである場合に活性化され、クロック信号ＰＣＬＫＡ１に応答してコンデンサＣ１の一方電極に外部電源電圧ＶＣＣと接地電圧ＶＳＳを交互に与える第１のドライバを構成する。

また、アクティブモード時において内部電源電圧ＶＰＰが目標電圧ＶＰＰＴ以上になった場合と、スタンバイモード時では、アクティブオシレータ活性化信号ＡＣＴＥＮが非活性化レベルの「Ｌ」レベルにされる。この場合は、ＮＡＮＤゲート４４およびＮＯＲゲート４５の各々がインバータ３１の出力クロック信号に対してインバータとして動作する。また、ＮＡＮＤゲート４２およびＮＯＲゲート４３の出力信号がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルに固定され、トランジスタ３５，３６がともに非導通状態に固定される。この場合は、チャージポンプ回路ＰＣ１はチャージポンプ回路ＰＡ１のトランジスタ３５，３６を電流駆動能力が小さなトランジスタ４６，４７で置換した構成になる。

ＮＡＮＤゲート４４、ＮＯＲゲート４５、およびトランジスタ４６，４７は、信号ＡＣＴＥＮが「Ｌ」レベルである場合に活性化され、クロック信号ＰＣＬＫＡ１に応答してコンデンサＣ１の一方電極に外部電源電圧ＶＣＣと接地電圧ＶＳＳを交互に与える第２のドライバを構成する。第２のドライバの電流駆動能力は、第１のドライバの電流駆動能力よりも小さい。

チャージポンプ回路ＰＣ２は、チャージポンプクロック信号ＰＣＬＫＡ１の代わりにチャージポンプクロック信号ＰＣＬＫＡ２が入力される点が異なるだけであり、チャージポンプ回路ＰＣ１と同じ構成である。

次に、この半導体装置の動作について説明する。スタンバイモード時では、活性化信号ＥＮが非活性化レベルの「Ｌ」レベルにされ、図１１のアクティブレベル検出回路５、アクティブ用オシレータ６、および内部回路８が非活性化され、信号ＡＣＴＥＮ，ＡＣＬＫが「Ｌ」レベルに固定される。これにより、チャージポンプ回路ＰＢ１，ＰＢ２が非活性化され、チャージポンプ回路ＰＣ１，ＰＣ２の各々のトランジスタ３５，３６が非導通状態に固定される。

スタンバイモードにおいて内部電源電圧ＶＰＰが目標電圧ＶＰＰＴよりも低いときは、スタンバイレベル検出回路３によってスタンバイオシレータ活性化信号ＳＴＢＥＮが「Ｈ」レベルにされ、スタンバイ用オシレータ４によって長周期のスタンバイクロック信号ＳＣＬＫが生成される。スタンバイクロック信号ＳＣＬＫは、図２の分周器７のＮＡＮＤゲート２５，２６によって遅延されてチャージポンプクロック信号ＰＣＬＫＡ１となり、されにインバータ２７によって反転されてチャージポンプクロック信号ＰＣＬＫＡ２となる。

チャージポンプクロック信号ＰＣＬＫＡ１に応答してチャージポンプ回路ＰＣ１のトランジスタ４６，４７が交互にオンし、内部電源電圧ＶＰＰのラインに正電流が供給される。また、チャージポンプクロック信号ＰＣＬＫＡ２に応答してチャージポンプ回路ＰＣ２のトランジスタ４６，４７が交互にオンし、内部電源電圧ＶＰＰのラインに正電流が供給される。

スタンバイモードにおいて内部電源電圧ＶＰＰが目標電圧ＶＰＰＴ以上のときは、スタンバイレベル検出回路３によってスタンバイオシレータ活性化信号ＳＴＢＥＮが「Ｌ」レベルにされ、スタンバイクロック信号ＳＣＬＫは「Ｌ」レベルに固定される。したがって、チャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２はそれぞれ「Ｌ」レベルおよび「Ｈ」レベルに固定され、チャージポンプ回路ＰＣ１，ＰＣ２の運転が停止される。

アクティブモード時では、活性化信号ＥＮが活性化レベルの「Ｈ」レベルにされ、図１１のアクティブレベル検出回路５および内部回路８が活性化され、アクティブ用オシレータ６およびチャージポンプ回路ＰＢ１，ＰＢ２，ＰＣ１，ＰＣ２の活性化が可能となる。

アクティブモードにおいて内部電源電圧ＶＰＰが目標電圧ＶＰＰＴよりも低いときは、アクティブレベル検出回路５によってアクティブオシレータ活性化信号ＡＣＴＥＮが「Ｈ」レベルにされ、アクティブ用オシレータ６によって短周期のアクティブクロック信号ＡＣＬＫが生成される。アクティブクロック信号ＡＣＬＫは、図２の分周器７において分周、遅延、反転されてチャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２，ＰＣＬＫＢ１，ＰＣＬＫＢ２となる。

チャージポンプクロック信号ＰＣＬＫＡ１に応答してチャージポンプ回路ＰＣ１のトランジスタ３５，３６が交互にオンし、内部電源電圧ＶＰＰのラインに正電流が供給される。また、チャージポンプクロック信号ＰＣＬＫＡ２に応答してチャージポンプ回路ＰＣ２のトランジスタ３５，３６が交互にオンし、内部電源電圧ＶＰＰのラインに正電流が供給される。

また、チャージポンプクロック信号ＰＣＬＫＢ１に応答してチャージポンプ回路ＰＢ１のトランジスタ３５，３６が交互にオンし、内部電源電圧ＶＰＰのラインに正電流が供給される。また、チャージポンプクロック信号ＰＣＬＫＢ２に応答してチャージポンプ回路ＰＢ２のトランジスタ３５，３６が交互にオンし、内部電源電圧ＶＰＰのラインに正電流が供給される。

アクティブモードにおいて内部電源電圧ＶＰＰが目標電圧ＶＰＰＴ以上のときは、アクティブレベル検出回路５によってアクティブオシレータ活性化信号ＡＣＴＥＮが「Ｌ」レベルにされ、アクティブクロック信号ＡＣＬＫは「Ｌ」レベルに固定される。また、スタンバイレベル検出回路３によってスタンバイオシレータ活性化信号ＳＴＢＥＮが「Ｌ」レベルにされ、スタンバイクロック信号ＳＣＬＫは「Ｌ」レベルに固定される。したがって、チャージポンプクロック信号ＰＣＬＫＡ１，ＰＣＬＫＡ２，ＰＣＬＫＢ１，ＰＣＬＫＢ２の各々は「Ｌ」レベルまたは「Ｈ」レベルに固定され、チャージポンプ回路ＰＣ１，ＰＣ２，ＰＢ１，ＰＢ２の運転が停止される。

この実施の形態２では、実施の形態１と同じ効果が得られる他、スタンバイモード時ではチャージポンプ回路ＰＣ１，ＰＣ２の電流供給能力を低下させるので、消費電流の低減化を図ることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１定電流発生回路、２参照電圧発生回路、３スタンバイレベル検出回路、４アクティブレベル検出回路、５スタンバイ用オシレータ、６アクティブ用オシレータ、７分周器、ＰＡ１，ＰＡ２，ＰＢ１，ＰＢ２，ＰＣ１，ＰＣ２チャージポンプ回路、８内部回路、１０，２４〜２６，３０，４２，４４ＮＡＮＤゲート、１１分周回路、１２，１４，１６，１７，２０，２１，２３，２７，３１〜３４，４０，４１インバータ、１３，１５，１８，１９クロックトインバータ、２２選択回路、Ｃ１，Ｃ２コンデンサ、３５，４６ＰチャネルＭＯＳトランジスタ、３６〜３９，４７ＮチャネルＭＯＳトランジスタ、４３，４５ＮＯＲゲート。

Claims

スタンバイモードとアクティブモードを有する半導体装置において、外部電源電圧に基づいて内部電源電圧を生成する内部電圧発生回路であって、
前記スタンバイモード時は第１のチャージポンプクロック信号を生成し、前記アクティブモード時は前記第１のチャージポンプクロック信号よりも短周期の第２および第３のチャージポンプクロック信号を生成するクロック発生回路と、
前記外部電源電圧によって駆動され、前記第１および第２のチャージポンプクロック信号に応答して前記内部電源電圧のラインに電荷を供給する第１のチャージポンプ回路と、
前記外部電源電圧によって駆動され、前記第３のチャージポンプクロック信号に応答して前記内部電源電圧のラインに電荷を供給する第２のチャージポンプ回路とを備える、内部電圧発生回路。
さらに、前記内部電源電圧のレベルが目標電圧に到達しているか否かを検出し、検出結果を示す信号を出力するレベル検出回路を備え、
前記クロック発生回路は、
前記レベル検出回路の出力信号に基づいて動作し、
前記スタンバイモードにおいて前記内部電源電圧のレベルが前記目標電圧に到達していない場合は前記第１のチャージポンプクロック信号を生成し、
前記アクティブモードにおいて前記内部電源電圧のレベルが前記目標電圧に到達していない場合は前記第２および第３のチャージポンプクロック信号を生成し、
前記内部電源電圧のレベルが前記目標電圧に到達した場合は、前記第１〜第３のチャージポンプクロック信号の生成を停止する、請求項１に記載の内部電圧発生回路。
前記レベル検出回路は、
前記内部電源電圧のレベルが前記目標電圧に到達していない場合は第１の信号を出力し、前記内部電源電圧のレベルが前記目標電圧に到達している場合は前記第１の信号の出力を停止するスタンバイレベル検出回路と、
前記アクティブモード時に活性化され、前記内部電源電圧のレベルが前記目標電圧に到達していない場合は第２の信号を出力し、前記内部電源電圧のレベルが前記目標電圧に到達している場合は前記第２の信号の出力を停止するアクティブレベル検出回路とを含み、
前記クロック発生回路は、
前記スタンバイレベル検出回路から前記第１の信号が出力されている場合に活性化され、第１のクロック信号を生成するスタンバイ用オシレータと、
前記アクティブレベル検出回路から前記第２の信号が出力されている場合に活性化され、前記第１のクロック信号よりも短周期の第２のクロック信号を生成するアクティブ用オシレータと、
前記スタンバイモード時は前記第１のクロック信号に基づいて前記第１のチャージポンプクロック信号を生成し、前記アクティブモード時は前記第２のクロック信号に基づいて前記第２および第３のチャージポンプクロック信号を生成する論理回路とを含む、請求項２に記載の内部電圧発生回路。
前記第１のチャージポンプ回路は、
一方電極が前記内部電源電圧のラインに接続された第１のコンデンサと、
前記アクティブレベル検出回路から前記第２の信号が出力されている場合に活性化され、前記第１のチャージポンプクロック信号に応答して前記第１のコンデンサの他方電極に接地電圧と前記外部電源電圧を交互に与える第１のドライバと、
前記アクティブレベル検出回路から前記第２の信号が出力されていない場合に活性化され、前記第１のチャージポンプクロック信号に応答して前記第１のコンデンサの他方電極に接地電圧と前記外部電源電圧を交互に与える第２のドライバとを有し、
前記第２のドライバの電流駆動能力は前記第１のドライバの電流駆動能力よりも小さい、請求項３に記載の内部電圧発生回路。