CN108932003B - 智能型低压降稳压器与智能型稳压方法 - Google Patents

智能型低压降稳压器与智能型稳压方法 Download PDF

Info

Publication number
CN108932003B
CN108932003B CN201710364495.XA CN201710364495A CN108932003B CN 108932003 B CN108932003 B CN 108932003B CN 201710364495 A CN201710364495 A CN 201710364495A CN 108932003 B CN108932003 B CN 108932003B
Authority
CN
China
Prior art keywords
voltage
coupled
switch
resistor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710364495.XA
Other languages
English (en)
Other versions
CN108932003A (zh
Inventor
李盛城
林文胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Semiconductor Corp
Original Assignee
Lite On Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Semiconductor Corp filed Critical Lite On Semiconductor Corp
Priority to CN201710364495.XA priority Critical patent/CN108932003B/zh
Priority to US15/671,246 priority patent/US9939830B1/en
Publication of CN108932003A publication Critical patent/CN108932003A/zh
Application granted granted Critical
Publication of CN108932003B publication Critical patent/CN108932003B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/563—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

有鉴于现有的低压降稳压器无法工作在一睡眠模式而达到无功耗，本发明提出可以基于一启用信号的控制而适应性地工作在睡眠模式或操作模式的一种智能型低压降稳压器。其中，此智能型低压降稳压器由一输入电压检测单元、一开关控制单元与一稳压模块所组成。特别地，该稳压模块包括一低压降稳压单元、一第一电压调节单元、一第二电压调节单元、以及一开关单元。根据该启用信号为一高准位信号或一低准位信号，稳压模块对应地工作于一操作模式或一睡眠模式。并且，当智能型低压降稳压器工作于睡眠模式之时，开关控制单元输出开关控制信号以控制该开关单元的动作，使得所述稳压模块以该第一电压调节单元或该第二电压调节单元执行稳压工作，以稳定地输出一输出电压；或者，将该输入电压直接被输出为该输出电压。

Description

智能型低压降稳压器与智能型稳压方法
技术领域
本发明关于电子电路的技术领域，尤指一种智能型低压降稳压器与一种智能型稳压方法。
背景技术
随着电子科技的高度发展，用户各式电子产品对于可携式电子产品要求越趋严格，尤其在轻薄短小的要求上。可想而知，体积有限的电池的供电能力于是受到限制。同时，为了延长可携式电子产品的待机及使用时间，必须想办法对可携式电子产品进行有效的电源管理，因此目前市售的可携式电子产品几乎都会搭载电源管理系统芯片。值得说明的是，低压降稳压器(low dropout(LDO)voltage regulator)因具备体积小与低噪声的优点，因此被广泛地应用在电源管理芯片之中，用以协助电源管理芯片提供负载装置干净的电源，例如:模拟电路或RF电路。
图1为显示现有的一种低压降稳压器的电路图。如图1所示，现有的低压降稳压器1’包括：一误差放大器OP’、一功率晶体管Q1’、一第一电阻R1’、一第二电阻R2’、以及一输出电容Co’；其中，该功率晶体管Q1’为一P型金氧半场效晶体管(P-type metal-oxide-semiconductor field-effect transistor,P-type MOSFET)。于低压降稳压器1’的运作上，当一输入电压Vin’输入该功率晶体管Q1’后，该功率晶体管Q1’即对应地输出一输出电压Vout’至与低压降稳压器1’连接的一负载单元2’。如图1所示，第一电阻R1’与第二电阻R2’构成一回授网络，用以采集功率晶体管Q1’所输出的输出电压Vout’。并且，受控于一致能信号VEn’，该误差放大器OP’根据所接收的输出电压Vout’与参考电压VREF’而对应地输出一误差信号Ver’至该功率晶体管Q1’。如此，基于该误差信号Ver’的控制，功率晶体管Q1’便会稳定地提供输出电压Vout’至该负载单元2’。
值得说明的是，现有的低压降稳压器1’的功耗(power dissipation)可大致根据下面的公式计算：
PD＝Iout’(KVin’-Vout’)……………………(1)
于上式(1)中，PD表示为低压降稳压器1’的功耗，Iout’为输出电流，且K是一个调整因子(一般近似为1)。电子工程师可通过式(1)推知，低压降稳压器1’的功耗与输出电流Iout’及输入电压Vin’与输出电压Vout’的压差成正比。同时，熟悉电子电路设计与制造的工程师理应意识到，当耦接低压降稳压器1’的后端应用电路(例如模拟电路或RF电路)进入待机模式时，必须想办法节省低压降稳压器1’的功耗，否则低压降稳压器1’将会不断消耗可携式电子产品的电池的电量。有鉴于此，本案的发明人极力加以研究发明，而终于研发完成本发明的一种智能型低压降稳压器。
发明内容
有鉴于现有的低压降稳压器无法工作在一睡眠模式而达到无功耗，本发明的主要目的在于提出可以基于一启用信号的控制而适应性地工作在睡眠模式或操作模式的一种智能型低压降稳压器与智能型稳压方法。其中，所述智能型低压降稳压器系由一输入电压检测单元、一开关控制单元与一稳压模块所组成。特别地，该稳压模块包括一低压降稳压单元、一第一电压调节单元、一第二电压调节单元、以及一开关单元。根据该启用信号为一高准位信号或一低准位信号，稳压模块对应地工作于一操作模式或一睡眠模式。并且，基于该智能型稳压方法的控制，当智能型低压降稳压器工作于睡眠模式之时，开关控制单元输出开关控制信号以控制该开关单元的动作，使得所述稳压模块以该第一电压调节单元或该第二电压调节单元执行稳压工作，以稳定地输出一输出电压；或者，稳压模块将该输入电压直接被输出为该输出电压。
为了达成上述本发明的主要目的，本发明的发明人首先提供所述智能型低压降稳压器之一实施例，包括：
一输入电压检测单元，耦接至一电源供应电路，用以检测该电源供应电路所输出的一输入电压，并对应地输出一至少一电压检测信号；
一开关控制单元，耦接该输入电压检测单元与一启用信号，用以根据该至少一电压检测信号与该启用信号而对应地输出至少一开关控制信号；以及
一稳压模块，耦接该开关控制单元、该启用信号、与该输入电压，并包括：
一低压降稳压单元，耦接该输入电压与该启用信号；
一第一电压调节单元，耦接该输入电压；
一第二电压调节单元，耦接该输入电压；以及
一开关单元，耦接于该低压降稳压单元、该第一电压调节单元与该第二电压调节单元之间，并且该开关单元耦接该开关控制单元以接收该开关控制信号；
其中，根据该启用信号为一高准位信号或一低准位信号，该稳压模块对应地工作于一操作模式(operating mode)或一睡眠模式(sleeping mode)；
其中，当该稳压模块工作于所述睡眠模式之时，该开关控制单元根据该输入电压检测单元所输出的该电压检测信号而对应地输出的该开关控制信号，藉以控制该开关单元动作，使得所述稳压模块以该第一电压调节单元或该第二电压调节单元执行稳压工作，以稳定地输出一输出电压。
并且，为了达成上述本发明的主要目的，本案的发明人首先提供所述与智能型稳压方法的一实施例，包括以下步骤：
(1)提供由一输入电压检测单元、一开关控制单元与一稳压模块所组成的一智能型低压降稳压器，其中，该稳压模块包括：一低压降稳压单元、一第一电压调节单元、一第二电压调节单元、以及一开关单元；
(2)将一启用信号设至高准位，并以该启用信号输入该开关单元与该低压降稳压单元，使得所述智能型低压降稳压器工作于一操作模式；
(3)将一检测启用信号设至高准位，并以该检测启用信号输入该输入电压检测单元，以利用该输入电压检测单元监测该电源供应电路所输出的一输入电压，并对应地输出一电压检测信号至该开关控制单元；
(4)判断是否所述启用信号被设至低准位，若是，则执行步骤(5)；若否，则重复执行步骤(3)；
(5)根据该电压检测信号与该启用信号，该开关控制单元对应地输出一开关控制信号至该开关单元，进以通过控制该开关单元的动作，使得所述稳压模块根据该输入电压的值而对应地以该第一电压调节单元或该第二电压调节单元执行稳压工作，并稳定地输出一输出电压；或者，直接将该输入电压输出为该输出电压；
(6)判断是否所述启用信号被设至低准位，若是，则执行步骤(7)；若否，则重复执行步骤(3)；
(7)该开关控制单元根据该电压检测信号与该启用信号而对应地输出该开关控制信号至该开关单元，进以通过控制该开关单元的动作，使得所述稳压模块根据该输入电压的值而对应地以该第一电压调节单元或该第二电压调节单元执行稳压工作；或者，直接将该输入电压输出为该输出电压；
(8)判断是否该电源供应电路停止输出该输入电压，若是，则步骤结束；若否，则重复执行步骤(6)。
附图说明
图1为显示现有的一种低压降稳压器的电路图；
图2为本发明的一种智能型低压降稳压器的电路方块图；
图3为显示输入电压检测单元的电路架构图；
图4为显示稳压模块的电路架构图；
图5为显示稳压模块的电路架构图；
图6为显示稳压模块的电路架构图；
图7为显示稳压模块的电路架构图；
图8为显示稳压模块的电路架构图；
图9A与图9B为显示智能型稳压方法的流程图。
其中附图标记为:
1 智能型低压降稳压器
Vin 输入电压
2 电源供应电路
Vout 输出电压
1 智能型低压降□□器
3 后端电路
11 输入电压检测单元
12 开关控制单元
13 稳压模块
D1 第一检测数据信号
D2 第二检测数据信号
R1 第一电阻
OP1 第一比较器
R2 第二电阻
OP2 第二比较器
R3 第三电阻
Q1 第一MOS晶体管
FF1 第一正反器
FF2 第二正反器
En_sel 检测启用信号
VREF1 第一参考电压
En 启用信号
S1 第一切换信号
S2 第二切换信号
S3 第三切换信号
S4 第四切换信号
131 低压降□□□元
132 第一电压调节单元
133 第二电压调节单元
134 开关单元
SW1 第一开关
SW2 第二开关
Q2 第二MOS晶体管
R4 第四电阻
R5 第五电阻
Eop 误差放大器
SW3 第三开关
SW4 第四开关
VREF2 第二参考电压
Q3 第三晶体管
Q4 第四晶体管
R6 第六电阻
D1 二极管
GND 地端
VH 高准位电压
VL 低准位电压
S1～S3 方法步骤
S4～S6 方法步骤
S7～S8 方法步骤
1’ 低压降□□器
OP’ 误差放大器
R1’ 第一电阻
R2’ 第二电阻
Co’ 输出电容
Vin’ 输入电压
Vout’ 输出电压
VEn’ 致能信号
VREF’ 参考电压
Ver’ 误差信号
Iout’ 输出电流
具体实施方式
为了能够更清楚地描述本发明所提出的一种智能型低压降稳压器与智能型稳压方法，以下将配合图式，详尽说明本发明的较佳实施例。
请参阅图2，为显示本发明的一种智能型低压降稳压器的电路方块图。如图2所示，本发明的智能型低压降稳压器1用以接收一电源供应电路2所提供的一输入电压Vin，进以稳定地输出一输出电压Vout至需要稳定且干净电压源的后端电路3。本发明的智能型低压降稳压器1于电路组成上包括：一输入电压检测单元11、一开关控制单元12以及一稳压模块13。继续地参阅图2，并请同时参阅图3，显示输入电压检测单元的电路架构图。于本发明中，输入电压检测单元11为配置用以检测该电源供应电路2所提供的输入电压Vin，然后对应地输出一至少一电压检测信号。如图2与图3所示，实施例显示该电压检测信号包括一第一检测数据信号D1与一第二检测数据信号D2。
并且，该输入电压检测单元11于电路组成上包括：一第一电阻R1、一第一比较器OP1、一第二电阻R2、一第二比较器OP2、一第三电阻R3、一第一MOS晶体管Q1、一第一正反器FF1、以及一第二正反器FF2。其中，第一电阻R1、一第二电阻R2、与第三电阻R3相互串联，且该第三电阻R3更同时电性连接至该第一MOS晶体管Q1的漏极。第一MOS晶体管Q1，为一NMOS晶体管，在此作为输入电压检测单元11的电路启用元件，是以其栅极耦接至一检测启用信号En_sel；并且，第一MOS晶体管Q1的源极耦接至一地端GND。
承上述。第一比较器OP1的负输入端耦接于第一电阻R1与第二电阻R2之间，且其正输入端耦接一第一参考电压VREF1。并且，第二比较器OP2的负输入端耦接于第二电阻R2与第三电阻R3之间，且其正输入端耦接该第一参考电压VREF1。另一方面，第一正反器FF1为具有两个输入端与一个输出端的一个D型正反器，且该第一正反器FF1的两个输入端分别耦接该第一比较器OP1的输出端与该检测启用信号En_sel。并且，第二正反器FF2亦为具有两个输入端与一个输出端的一个D型正反器，且该第二正反器FF2的两个输入端分别耦接该第二比较器OP2的输出端与该检测启用信号En_sel。
于本发明的实施例中，如图2所示，所述开关控制单元12为具有三个输入端与四个输出端的一个组合逻辑电路(combinatorial logic circuit)，用以根据该第一检测数据信号D1、该第二检测数据信号D2与一启用信号En而输出至少一开关控制信号。如图2所示，所述开关控制信号包括一第一切换信号S1、一第二切换信号S2、一第三切换信号S3、与一第四切换信号S4。必须特别说明的是，如熟悉数字电路设计与开发的电子工程师所熟知的，组合逻辑电路可利用以下步骤而客制设计：
(1)获知电路基础需求，例如：几个输入端与输出端；
(2)以真值表分析输入信号及输出信号之间的关系；
(3)以卡诺图化简每一个输出应有的项，并列出布尔代数式；
(4)将布尔代数式画成电路图；
(5)替换逻辑门重绘电路，进而以较少的逻辑元件组成所欲的组合逻辑电路使用较少的逻辑元件；以及
(6)进行组合逻辑电路的仿真测试。
有鉴于组合逻辑电路可以依据上述步骤(1)至步骤(6)进行客制化的设计与开发，因此本发明并不特别限定具有三个输入端与四个输出端的开关控制单元12的内部电路组成。继续地参阅图2，并请同时参阅图4，显示稳压模块的电路架构图。如图2与图4所示，稳压模块13耦接该开关控制单元12、该启用信号En、与该输入电压Vin。特别地，本发明设计该稳压模块13包括：一低压降稳压单元(low dropout(LDO)voltage regulator)131、一第一电压调节单元132、一第二电压调节单元133、以及一开关单元134。
于本发明的电路设计中，该低压降稳压单元131耦接该输入电压Vin与该启用信号En。同时，该第一电压调节单元132与该一第二电压调节单元133也都耦接该输入电压Vin。值得说明的是，本发明特别以该开关单元134耦接于该低压降稳压单元131、该第一电压调节单元132与该第二电压调节单元133之间。如此设置，便可以利用开关控制信号控制该开关单元134所具有的第一开关SW1、第二开关SW2、第三开关SW3、与第四开关SW4进行切换，使得所述稳压模块13以该低压降稳压单元131、该第一电压调节单元132、或该第二电压调节单元133执行稳压工作。
如图4所示，低压降稳压单元131包括：一第二MOS晶体管Q2、一第四电阻R4、一第五电阻R5、一误差放大器Eop、一第三开关SW3、以及一第四开关SW4；其中，第二MOS晶体管Q2以其源极耦接至该输入电压Vin。值得注意的是，第一开关SW1耦接于第二MOS晶体管Q2的源极与栅极之间，且第二开关SW2耦接于该第二MOS晶体管Q2的栅极与漏极之间。另一方面，第四电阻R4的一端耦接至该第二MOS晶体管Q2的漏极，且第五电阻R5的两端分别耦接至该第四电阻R4的另一端与该地端GND。此外，误差放大器Eop的负输入端耦接一第二参考电压VREF2，且其正输入端耦接至该第四电阻R4与该第五电阻R5之间；并且，该误差放大器Eop的输出端耦接至该第二MOS晶体管Q2的栅极。
继续地参阅图4，所述第一电压调节单元132由该第二MOS晶体管Q2、该第四电阻R4与该第五电阻R5所组成。再者，该第二电压调节单元133包括：一第三MOS晶体管Q3、一第四MOS晶体管Q4、一第六电阻R6、以及一二极管D1。其中，第三MOS晶体管Q3与第四MOS晶体管Q4皆为一PMOS晶体管，且第三MOS晶体管Q3的源极系耦接至该输入电压Vin；并且，该第三MOS晶体管Q3的栅极与漏极相互耦接。另一方面，第四MOS晶体管Q4的源极耦接至该第三MOS晶体管Q3的漏极，且该第四MOS晶体管Q4的栅极与漏极相互耦接。再者，第六电阻R6的一端耦接至该第四MOS晶体管Q4的漏极，且二极管D1的正输入端与负输入端分别耦接至该第六电阻R6的另一端与该地端GND。值得注意的是，第三开关SW3的一端同时耦接于该第四电阻R4与该第二MOS晶体管的漏极，且其另一端同时耦接于该第六电阻R6与该第四MOS晶体管的漏极之间，且第四开关SW4耦接于该误差放大器Eop的输出端与该地端GND之间。
如此，上述说明已完整、清楚地揭示本发明的一种智能型低压降稳压器1的电路架构与组成；接着，以下将开始介绍此智能型低压降稳压器1的工作模式。本发明的智能型低压降稳压器1主要包括两种工作模式：操作模式(operating mode)与睡眠模式(sleepingmode)。请参阅图5，为显示稳压模块的电路架构图。如图5与图3所示，当启用信号En为一高准位信号(En＝1)，输入电压检测单元11受到检测启用信号En_sel的控制而不启用；简单地说，检测启用信号En_sel对应地为一低准位信号(En_sel＝0)。此时，该开关控制单元12将第一开关SW1、第二开关SW2、第三开关SW3、该第四开关SW4皆切换至开路，使得所述稳压模块13以该低压降稳压单元131执行稳压工作，以稳定地输出一输出电压Vout。本案发明人将以低压降稳压单元131执行稳压工作的智能型低压降稳压器1视为工作在操作模式(operating mode)。
继续地参阅图4，并请同时参阅图6，为显示稳压模块的电路架构图。当启用信号En为一低准位信号(En＝0)，输入电压检测单元11受到检测启用信号En_sel的控制而根据输入电压Vin的准位高低而输出不同的电压检测信号(包括第一检测数据信号D1与第二检测数据信号D2)。此时，第一开关SW1、第二开关SW2、第三开关SW3、与第四开关SW4根据开关控制单元12所输出的开关控制信号(包括第一切换信号S1、第二切换信号S2、第三切换信号S3、与第四切换信号S4)而被切换至开启(open)状态或关闭(short)状态，藉此方式令所述稳压模块13以该第一电压调节单元132或该第二电压调节单元133执行稳压工作。于此，本案发明人将以低压降稳压单元131执行稳压工作的智能型低压降稳压器1视为工作在睡眠模式(sleeping mode)。其中，输入电压Vin的准位高低与电压检测信号的关系整理于下表(1)之中。
表(1)
Figure GDA0002244376660000101
比较图4与图6可以得知，当输入电压Vin大于高准位电压VH之时，该第三开关SW3被切换至短路且该第一开关SW1、该第二开关SW2与该第四开关SW4皆被切换至开路，藉此使得所述稳压模块13以该第二电压调节单元133执行稳压工作。请再重复参阅图4，并请同时参阅图7，为显示稳压模块的电路架构图。比较图4与图7可以得知，当输入电压Vin小于低准位电压VL之时，该第一开关SW1与第二开关SW2被切换至短路，且该第三开关SW3与该第四开关SW4皆被切换至开路，使得输入电压Vin直接被输出为该输出电压Vout。请继续地重复参阅图4，并请同时参阅图8，为显示稳压模块的电路架构图。比较图4与图8可以得知，当输入电压Vin介于一高准位电压VH与一低准位电压VL之间，该第二开关SW2为被切换至短路，且该第一开关SW1、该第三开关SW3与该第四开关SW4皆被切换至开路，使得所述稳压模块13以该第一电压调节单元132执行稳压工作。
由于本发明的智能型低压降稳压器1主要是应用在可携式电子装置之中，尤指智能型手机或平板计算机；因此，上表(1)所列输入电压Vin的范围可以进一步地以实际数值的方式呈现于下表(2)之中。
表(2)
Figure GDA0002244376660000102
必须补充说明的是，为了利于本发明的智能型低压降稳压器1可以自动地进入操作模式或睡眠模式，实务可利用一运行控制方法(circuit controlling algorithm)加以控制之。因此，本发明又同时提供一种智能型稳压方法。如图9A与图9B、所显示的智能型稳压方法的流程图所示，此智能型稳压方法包括以下步骤：
步骤(1)：提供由一输入电压检测单元11、一开关控制单元12与一稳压模块13所组成的一智能型低压降稳压器1，其中，该稳压模块13包括：一低压降稳压单元131、一第一电压调节单元132、一第二电压调节单元133、以及一开关单元134；
步骤(2)：将一启用信号En设至高准位，并以该启用信号En输入该开关单元134与该低压降稳压单元(LDO)131，使得所述智能型低压降稳压器1工作于一操作模式(operating mode)；
步骤(3)：将一检测启用信号En_sel设至高准位，并以该检测启用信号En_sel输入该输入电压检测单元11，以利用该输入电压检测单元11监测该电源供应电路2所输出的一输入电压Vin，并对应地输出一电压检测信号至该开关控制单元12；
步骤(4)：判断是否所述启用信号En被设至低准位，若是，则执行步骤(5)；若否，则重复执行步骤(3)；
步骤(5)：根据该电压检测信号与该启用信号En，该开关控制单元12对应地输出一开关控制信号至该开关单元134，进以通过控制该开关单元134的动作，使得所述稳压模块13根据该输入电压Vin的值而对应地以该第一电压调节单元132或该第二电压调节单元133执行稳压工作，并稳定地输出一输出电压Vout；或者，直接将该输入电压Vin输出为该输出电压Vout；以及
步骤(6)：判断是否所述启用信号En被设至低准位，若是，则重复执行步骤(5)；若否，则重复执行步骤(3)。
如此，上述已完整且清楚地说明本发明的智能型低压降稳压器与智能型稳压方法，经由上述，吾人可以得知本发明具有下列的优点：
(1)有鉴于现有的低压降稳压器1’(如图1所示)无法工作在一睡眠模式而达到无功耗，本发明提出可以基于一启用信号(En)的控制而适应性地工作在睡眠模式或操作模式的一种智能型低压降稳压器1。其中，此智能型低压降稳压器1是由一输入电压检测单元11、一开关控制单元12与一稳压模块13所组成。特别地，该稳压模块13系包括一低压降稳压单元131、一第一电压调节单元132、一第二电压调节单元133、以及一开关单元134。并且，根据该启用信号En为一高准位信号或一低准位信号，该稳压模块13对应地工作于一操作模式(operating mode)或一睡眠模式(sleeping mode)。并且，当本发明的智能型低压降稳压器1工作于睡眠模式之时，开关控制单元12输出开关控制信号以控制该开关单元134动作，使得所述稳压模块13以该第一电压调节单元(Q3/Q4LDO)132或该第二电压调节单元(Q2LDO)133执行稳压工作，以稳定地输出一输出电压Vout；或者，将该输入电压Vin直接输出为该输出电压Vout。
(2)值得说明的是，执行睡眠模式时，除了输入电压检测单元11根据检测启用信号En_sel而运作外，开关控制单元12与稳压模块13皆停止工作，是以令本发明的智能型低压降稳压器1的功耗降至最低。
必须加以强调的是，上述的详细说明针对本发明可行实施例的具体说明，惟该实施例并非用以限制本发明的专利范围，凡未脱离本发明技艺精神所为的等效实施或变更，均应包含于本发明的专利范围中。

Claims (20)

1.一种智能型低压降稳压器，其特征在于，包括：
一输入电压检测单元，耦接至一电源供应电路，用以检测该电源供应电路所输出的一输入电压，并对应地输出一至少一电压检测信号；
一开关控制单元，耦接该输入电压检测单元与一启用信号，用以根据该至少一电压检测信号与该启用信号而对应地输出至少一开关控制信号；以及
一稳压模块，耦接该开关控制单元、该启用信号、与该输入电压，并包括：
一低压降稳压单元，耦接该输入电压与该启用信号；
一第一电压调节单元，耦接该输入电压；
一第二电压调节单元，耦接该输入电压；以及
一开关单元，耦接于该低压降稳压单元、该第一电压调节单元与该第二电压调节单元之间，并且该开关单元耦接该开关控制单元以接收该开关控制信号；及
其中，根据该启用信号为一高准位信号或一低准位信号，该稳压模块对应地工作于一操作模式或一睡眠模式；
其中，当该稳压模块工作于所述睡眠模式之时，该开关控制单元根据该输入电压检测单元所输出的该电压检测信号而对应地输出的该开关控制信号，藉以控制该开关单元动作，使得所述稳压模块以该第一电压调节单元或该第二电压调节单元执行稳压工作，以稳定地输出一输出电压，或将该输入电压直接输出为该输出电压。
2.如权利要求1所述的智能型低压降稳压器，其特征在于，该开关控制单元为具有三个输入端与四个输出端的一个组合逻辑电路。
3.如权利要求1所述的智能型低压降稳压器，其特征在于，该输入电压检测单元包括：
一第一电阻，其一端耦接该输入电压；
一第一比较器，其负输入端耦接该第一电阻的另一端，且其正输入端耦接一第一参考电压；
一第二电阻，其一端耦接该第一电阻的另一端与该第一比较器的负输入端；
一第二比较器，其负输入端耦接该第二电阻的另一端，且其正输入端耦接该第一参考电压；
一第三电阻，其一端耦接该第二电阻的另一端与该第二比较器的负输入端；
一第一MOS晶体管，其漏极与源极分别耦接该第三电阻的另一端与一地端；并且，该第一MOS晶体管的栅极耦接一检测启用信号；
一第一正反器，具有两个输入端与一个输出端，且该第一正反器的两个输入端分别耦接该第一比较器的输出端与该检测启用信号；以及
一第二正反器，具有两个输入端与一个输出端，且该第二正反器的两个输入端分别耦接该第二比较器的输出端与该检测启用信号。
4.如权利要求3所述的智能型低压降稳压器，其特征在于，该低压降稳压单元包括：
一第二MOS晶体管，以其源极耦接至该输入电压；
一第四电阻，其一端耦接至该第二MOS晶体管的漏极；
一第五电阻，其一端耦接至该第四电阻的另一端，且其另一端耦接至该地端；以及
一误差放大器，其负输入端耦接一第二参考电压，且其正输入端耦接至该第四电阻与该第五电阻之间；并且，该误差放大器的输出端耦接至该第二MOS晶体管的栅极。
5.如权利要求4所述的智能型低压降稳压器，其特征在于，该第一电压调节单元由该第二MOS晶体管、该第四电阻与该第五电阻组成。
6.如权利要求4所述的智能型低压降稳压器，其特征在于，该第二电压调节单元包括：
一第三MOS晶体管，其源极耦接至该输入电压；并且，该第三MOS晶体管的栅极与漏极相互耦接；
一第四MOS晶体管，其源极耦接至该第三MOS晶体管的漏极，且该第四MOS晶体管的栅极与漏极相互耦接；
一第六电阻，其一端耦接至该第四MOS晶体管的漏极；以及
一二极管，以其正输入端耦接至该第六电阻的另一端，且其负输入端耦接至该地端。
7.如权利要求6所述的智能型低压降稳压器，其特征在于，该开关控制单元包括：
一第一开关，耦接于该第二MOS晶体管的源极与栅极之间；
一第二开关，耦接于该第二MOS晶体管的栅极与漏极之间；
一第三开关，其一端同时耦接于该第四电阻与该第二MOS晶体管的漏极，且其另一端同时耦接于该第六电阻与该第四MOS晶体管的漏极；及
一第四开关，耦接于该误差放大器的输出端与该地端GND之间；
其中，当该启用信号为该高准位信号，该第一开关、该第二开关、该第三开关、与该第四开关皆被切换至开路，使得所述稳压模块以该低压降稳压单元执行稳压工作。
8.如权利要求6所述的智能型低压降稳压器，其特征在于，该第一MOS晶体管为一NMOS晶体管，且该第二MOS晶体管为一PMOS晶体管、该第三MOS晶体管与该第四MOS晶体管皆为一PMOS晶体管。
9.如权利要求7所述的智能型低压降稳压器，其特征在于，当该启用信号为该低准位信号且该输入电压大于一高准位电压，该第三开关被切换至短路，且该第一开关、该第二开关与该第四开关皆被切换至开路，使得所述稳压模块以该第二电压调节单元执行稳压工作。
10.如权利要求7所述的智能型低压降稳压器，其特征在于，当该启用信号为该低准位信号且该输入电压介于一高准位电压与一低准位电压之间，该第二开关被切换至短路，且该第一开关、该第三开关与该第四开关皆被切换至开路，使得所述稳压模块以该第一电压调节单元执行稳压工作。
11.如权利要求7所述的智能型低压降稳压器，其特征在于，当该启用信号为该低准位信号且该输入电压低于一低准位电压，该第一开关与第二开关被切换至短路，且该第三开关与该第四开关皆被切换至开路，使得该输入电压直接被输出为该输出电压。
12.一种智能型低压降稳压方法，其特征在于，包括以下步骤：
(1)提供由一输入电压检测单元、一开关控制单元与一稳压模块所组成的一智能型低压降稳压器，其中，该稳压模块包括：一低压降稳压单元、一第一电压调节单元、一第二电压调节单元、以及一开关单元；
(2)将一启用信号设至高准位，并以该启用信号输入该开关单元与该低压降稳压单元，使得所述智能型低压降稳压器工作于一操作模式；
(3)将一检测启用信号设至高准位，并以该检测启用信号输入该输入电压检测单元，以利用该输入电压检测单元监测一电源供应电路所输出的一输入电压，并对应地输出一电压检测信号至该开关控制单元；
(4)判断是否所述启用信号被设至低准位，若是，则执行步骤(5)；若否，则重复执行步骤(3)；
(5)根据该电压检测信号与该启用信号，该开关控制单元对应地输出一开关控制信号至该开关单元，进以通过控制该开关单元的动作，使得所述稳压模块根据该输入电压的值而对应地以该第一电压调节单元或该第二电压调节单元执行稳压工作，并稳定地输出一输出电压；或者，直接将该输入电压输出为该输出电压；以及
6)判断是否所述启用信号被设至低准位，若是，则重复执行步骤(5)；若否，则重复执行步骤(3)。
13.如权利要求12所述的智能型低压降稳压方法，其特征在于，该开关控制单元为具有三个输入端与四个输出端的一个组合逻辑电路。
14.如权利要求12所述的智能型低压降稳压方法，其特征在于，该输入电压检测单元包括：
一第一电阻，其一端耦接该输入电压；
一第一比较器，其负输入端耦接该第一电阻的另一端，且其正输入端耦接一第一参考电压；
一第二电阻，其一端耦接该第一电阻的另一端与该第一比较器的负输入端；
一第二比较器，其负输入端耦接该第二电阻的另一端，且其正输入端耦接该第一参考电压；
一第三电阻，其一端耦接该第二电阻的另一端与该第二比较器的负输入端；
一第一MOS晶体管，其漏极与源极分别耦接该第三电阻的另一端与一地端；并且，该第一MOS晶体管的栅极耦接一检测启用信号；
一第一正反器，具有两个输入端与一个输出端，且该第一正反器的两个输入端分别耦接该第一比较器的输出端与该检测启用信号；以及
一第二正反器，具有两个输入端与一个输出端，且该第二正反器的两个输入端分别耦接该第二比较器的输出端与该检测启用信号。
15.如权利要求14所述的智能型低压降稳压方法，其特征在于，该低压降稳压单元包括：
一第二MOS晶体管，以其源极耦接至该输入电压；
一第四电阻，其一端耦接至该第二MOS晶体管的漏极；
一第五电阻，其一端耦接至该第四电阻的另一端，且其另一端耦接至该地端；以及
一误差放大器，其负输入端耦接一第二参考电压，且其正输入端耦接至该第四电阻与该第五电阻之间；并且，该误差放大器的输出端耦接至该第二MOS晶体管的栅极。
16.如权利要求15所述的智能型低压降稳压方法，其特征在于，该第一电压调节单元由该第二MOS晶体管、该第四电阻与该第五电阻组成。
17.如权利要求15所述的智能型低压降稳压方法，其特征在于，该第二电压调节单元包括：
一第三MOS晶体管，其源极耦接至该输入电压；并且，该第三MOS晶体管的栅极与漏极相互耦接；
一第四MOS晶体管，其源极耦接至该第三MOS晶体管的漏极，且该第四MOS晶体管的栅极与漏极相互耦接；
一第六电阻，其一端耦接至该第四MOS晶体管的漏极；以及
一二极管，以其正输入端耦接至该第六电阻的另一端，且其负输入端耦接至该地端。
18.如权利要求17所述的智能型低压降稳压方法，其特征在于，该开关控制单元包括：
一第一开关，耦接于该第二MOS晶体管的源极与栅极之间；
一第二开关，耦接于该第二MOS晶体管的栅极与漏极之间；
一第三开关，其一端同时耦接于该第四电阻与该第二MOS晶体管的漏极，且其另一端同时耦接于该第六电阻与该第四MOS晶体管的漏极；
一第四开关，耦接于该误差放大器的输出端与该地端之间；
其中，当该启用信号被设置高准位，该第一开关、该第二开关、该第三开关、与该第四开关皆被切换至开路，使得所述稳压模块以该低压降稳压单元执行稳压工作。
19.如权利要求18所述的智能型低压降稳压方法，其特征在于，当该启用信号被设至低准位且该输入电压大于一高准位电压，该第三开关被切换至短路，且该第一开关、该第二开关与该第四开关皆被切换至开路，使得所述稳压模块以该第二电压调节单元执行稳压工作；并且，当该启用信号被设至低准位信号且该输入电压低于一低准位电压，该第一开关与第二开关被切换至短路，且该第三开关与该第四开关皆被切换至开路，使得该输入电压直接被输出为该输出电压。
20.如权利要求18所述的智能型低压降稳压方法，其特征在于，当该启用信号被设至低准位且该输入电压介于一高准位电压与一低准位电压之间，该第二开关被切换至短路，且该第一开关、该第三开关与该第四开关皆被切换至开路，使得所述稳压模块以该第一电压调节单元执行稳压工作。
CN201710364495.XA 2017-05-22 2017-05-22 智能型低压降稳压器与智能型稳压方法 Expired - Fee Related CN108932003B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710364495.XA CN108932003B (zh) 2017-05-22 2017-05-22 智能型低压降稳压器与智能型稳压方法
US15/671,246 US9939830B1 (en) 2017-05-22 2017-08-08 Multiple voltage regulators with input voltage sensing and sleep mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710364495.XA CN108932003B (zh) 2017-05-22 2017-05-22 智能型低压降稳压器与智能型稳压方法

Publications (2)

Publication Number Publication Date
CN108932003A CN108932003A (zh) 2018-12-04
CN108932003B true CN108932003B (zh) 2020-01-31

Family

ID=61801492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710364495.XA Expired - Fee Related CN108932003B (zh) 2017-05-22 2017-05-22 智能型低压降稳压器与智能型稳压方法

Country Status (2)

Country Link
US (1) US9939830B1 (zh)
CN (1) CN108932003B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7173915B2 (ja) * 2019-03-28 2022-11-16 ラピスセミコンダクタ株式会社 電源回路
KR20210118294A (ko) 2020-03-19 2021-09-30 삼성전자주식회사 내부 에러를 검출하기 위한 전원 관리 회로 및 전자 장치
CN113963223B (zh) * 2021-10-29 2022-10-04 浙江腾腾电气有限公司 基于深度学习的智能稳压器、稳压方法和电子设备
CN114356009A (zh) * 2021-12-27 2022-04-15 广州昂瑞微电子技术有限公司 用于高精度ldo的电子器件
CN115357080B (zh) * 2022-09-05 2024-01-30 睿思威半导体科技(苏州)有限公司 一种基于开关动态切换的高性能ldo电路
CN115437443A (zh) * 2022-09-14 2022-12-06 上海富芮坤微电子有限公司 低压差线性稳压电路和片上系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19955775C2 (de) * 1999-11-19 2002-04-18 Infineon Technologies Ag Anordnung zur Spannungsversorgung einer elektronischen Schaltung
JP2012243193A (ja) * 2011-05-23 2012-12-10 Renesas Electronics Corp 半導体集積回路およびその動作方法
US8723855B2 (en) * 2011-11-29 2014-05-13 Pixart Imaging Inc. On-chip power-down generation for LDO-based mutual capacitance touchscreen controllers
US20130169246A1 (en) * 2011-12-28 2013-07-04 Skymedi Corporation Linear voltage regulating circuit adaptable to a logic system
EP2648012A1 (en) * 2012-04-06 2013-10-09 Dialog Semiconductor GmbH On-chip test technique for low drop-out regulators, comprising finite state machine
US9058049B2 (en) * 2012-09-11 2015-06-16 St-Ericsson Sa Modular low-power unit with analog synchronization loop usable with a low-dropout regulator
US9213382B2 (en) * 2012-09-12 2015-12-15 Intel Corporation Linear voltage regulator based on-die grid
JP2014160525A (ja) * 2013-02-20 2014-09-04 Renesas Electronics Corp 内部電圧発生回路
US9606558B2 (en) * 2014-03-04 2017-03-28 Qualcomm Technologies International. Ltd. Lower power switching linear regulator
CN204759260U (zh) * 2015-06-26 2015-11-11 昆腾微电子股份有限公司 待机省电装置、芯片
CN106558980B (zh) * 2016-11-29 2019-04-19 广州金升阳科技有限公司 一种使能控制电路

Also Published As

Publication number Publication date
US9939830B1 (en) 2018-04-10
CN108932003A (zh) 2018-12-04

Similar Documents

Publication Publication Date Title
CN108932003B (zh) 智能型低压降稳压器与智能型稳压方法
CN111801893B (zh) 低静态电流负载开关
US9575499B2 (en) Low-dropout voltage regulator
TWI516892B (zh) 低壓降穩壓器及運算系統
US8648578B2 (en) Capless low drop-out voltage regulator having discharge circuit compensating for on-chip output capacitance and response time
US7723968B2 (en) Technique for improving efficiency of a linear voltage regulator
US7276885B1 (en) Apparatus and method for power sequencing for a power management unit
US10866606B2 (en) Methods and apparatuses for multiple-mode low drop out regulators
US20060197501A1 (en) Single floating battery cell voltage level translator circuitry
US9841777B2 (en) Voltage regulator, application-specific integrated circuit and method for providing a load with a regulated voltage
US20080054867A1 (en) Low dropout voltage regulator with switching output current boost circuit
US20230229182A1 (en) Low-dropout regulator for low voltage applications
WO2007035724A2 (en) Soft-start circuit and method for power-up of an amplifier circuit
CN108508953B (zh) 新型摆率增强电路、低压差线性稳压器
US10877502B2 (en) Input dependent voltage regulator with a charge pump
US6909320B2 (en) Method and apparatus for dual output voltage regulation
US20180364748A1 (en) Voltage regulator having feedback path
US20220077783A1 (en) Regulator architecture with load dependent biasing and inrush current control
CN113867472A (zh) 用于向负载提供电压的电路、操作稳压器的方法和稳压器
US10739845B2 (en) Apparatus for power consumption reduction in electronic circuitry and associated methods
CN108541309B (zh) 低压差稳压装置
CN104569548B (zh) 一种开关电源的线电压检测电路
WO2018057214A1 (en) Digital secondary control loop for voltage converter
US6975163B2 (en) Precision margining circuitry
US20240036595A1 (en) Low-dropout voltage regulator circuit and corresponding method of operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Intelligent low voltage drop regulator and intelligent voltage stabilizing method

Effective date of registration: 20210120

Granted publication date: 20200131

Pledgee: LITE-ON SEMICONDUCTOR CORPORATION

Pledgor: DYNA IMAGE Corp.

Registration number: Y2021990000081

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200131