JP2012243193A - 半導体集積回路およびその動作方法 - Google Patents
半導体集積回路およびその動作方法 Download PDFInfo
- Publication number
- JP2012243193A JP2012243193A JP2011114638A JP2011114638A JP2012243193A JP 2012243193 A JP2012243193 A JP 2012243193A JP 2011114638 A JP2011114638 A JP 2011114638A JP 2011114638 A JP2011114638 A JP 2011114638A JP 2012243193 A JP2012243193 A JP 2012243193A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- operation mode
- output
- controller
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】低電力動作モードから高電力動作モードへの切り換え時の電源リップルを軽減する。
【解決手段】シリーズレギュレータは、基準電圧発生回路10と誤差増幅器11と出力トランジスタ12と出力分圧回路13と動作電流設定部14とコントローラ15を具備する。12は、入力端子Vinと出力端子Voutの間に並列接続された第1と第2の出力トランジスタM1、M2を含み、M1の素子サイズはM2の素子サイズよりも小さい。低電力動作モードでコントローラ15は動作電流値を小さな値I1に制御して、M1とM2は活性状態と非活性状態とに制御する。高電力動作モードでコントローラ15は動作電流値を大きな値I1+I2に制御して、M1とM2の両者を活性状態に制御する。低電力動作モードから高電力動作モードへの変化後の所定期間t2に瞬時的に動作電流値を更に大きな値I1+I2+I3に制御する。
【選択図】図1
【解決手段】シリーズレギュレータは、基準電圧発生回路10と誤差増幅器11と出力トランジスタ12と出力分圧回路13と動作電流設定部14とコントローラ15を具備する。12は、入力端子Vinと出力端子Voutの間に並列接続された第1と第2の出力トランジスタM1、M2を含み、M1の素子サイズはM2の素子サイズよりも小さい。低電力動作モードでコントローラ15は動作電流値を小さな値I1に制御して、M1とM2は活性状態と非活性状態とに制御する。高電力動作モードでコントローラ15は動作電流値を大きな値I1+I2に制御して、M1とM2の両者を活性状態に制御する。低電力動作モードから高電力動作モードへの変化後の所定期間t2に瞬時的に動作電流値を更に大きな値I1+I2+I3に制御する。
【選択図】図1
Description
本発明は、シリーズレギュレータを内蔵する半導体集積回路およびその動作方法に関し、特に動作モードのアイドルモードから通常動作モードへの切り換え時の電源リップルを軽減するのに有効な技術に関するものである。
シリーズレギュレータは、負荷に直列に電圧制御素子が接続されることによって降圧動作だけを実行可能な連続電流の定電圧直流電源回路である。スイッチング制御電源(スイッチングレギュレータ)と比較して、シリーズレギュレータは電力損失が多くなるが、電源リプルやノイズが少なく、安定性が高く、回路面積も小さく、低価格である等、優位な点が多いため、種々の電子機器の安定化電源として使用される。
下記特許文献1には、携帯電話の無線通信システムに使用されるRF半導体集積回路に内蔵可能なシリーズレギュレータが記載されている。このシリーズレギュレータは、無線通信システムの受信ブロックと送信ブロックの機能が動作している通常動作モードと、受信ブロックと送信ブロックの機能が停止しているアイドルモードとの2つの動作モードを有する。このシリーズレギュレータは、バンドギャップ回路と差動増幅器と駆動トランジスタと負荷抵抗と並列接続された2個の出力トランジスタと出力分圧回路とによって構成されている。バンドギャップ回路から生成される基準電圧は差動増幅器の非反転入力端子に供給され、差動増幅器の出力信号は駆動トランジスタの制御入力端子に供給され、駆動トランジスタの出力端子は負荷抵抗と並列接続された2個の出力トランジスタの制御入力端子に接続され、2個の出力トランジスタの出力端子は出力分圧回路に接続され、出力分圧回路の分圧電圧は差動増幅器の反転入力端子に接続される。
アイドルモードでは、シリーズレギュレータでは負荷抵抗のスイッチにより負荷抵抗が大きな値とされて消費電流が低減されて、2個の出力トランジスタのスイッチによって2個の出力トランジスタの一方の出力トランジスタのみが動作する。
通常動作モードでは、シリーズレギュレータでは負荷抵抗のスイッチにより負荷抵抗が小さな値とされて雑音が低減されて、2個の出力トランジスタのスイッチによって2個の出力トランジスタの両方の出力トランジスタが動作する。従って、通常動作モードのシリーズレギュレータの駆動能力が向上されて、安定した電源電圧の供給が可能となる。
本発明者等は本発明に先立って、携帯電話の通信端末に搭載されるシリーズレギュレータを内蔵する半導体集積回路の開発に従事した。
図16は、本発明に先立って本発明者等によって検討されたシリーズレギュレータを内蔵する半導体集積回路ICの構成を示す図である。
図16に示した半導体集積回路ICに内蔵されたシリーズレギュレータは、上記特許文献1に記載されたシリーズレギュレータを基礎として本発明に先立って本発明者等によって検討されたものである。図16のシリーズレギュレータは、バンドギャップ基準電圧発生回路10と誤差増幅器11と出力トランジスタ12と出力分圧回路13と動作電流設定部14とコントローラ15によって構成されている。
バンドギャップ基準電圧発生回路10から生成された略1.2ボルトの安定なバンドギャップ基準電圧Vrefは、誤差増幅器11を構成する差動増幅器の非反転入力端子+に供給される。
誤差増幅器11には電源電圧Vddと接地電位GNDとが供給され、誤差増幅器11の動作電流は動作電流設定部14により決定される。動作電流設定部14は第1定電流源I1と第2定電流源I2と第3スイッチSW3によって構成され、第2定電流源I2と第3スイッチSW3との直列経路は第1定電流源I1と並列接続される。
出力トランジスタ12は2個のNチャンネルMOSトランジスタM1、M2によって構成され、アイドルモードで使用される第1出力MOSトランジスタM1の素子サイズ(=ゲート幅W/ゲート長L)は通常動作モードで使用される第2出力MOSトランジスタM2の素子サイズ(=ゲート幅W/ゲート長L)より小さな値に設定されている。第1と第2の出力MOSトランジスタM1、M2のドレインには携帯電話の通信端末のバッテリーからの非安定化電源電圧Vinが供給され、第1と第2の出力MOSトランジスタM1、M2のソースからシリーズレギュレータの安定化出力電圧Voutが生成される。第1と第2の出力MOSトランジスタM1、M2のソースと接地電圧GNDとの間には、リップル低減容量Cと出力分圧回路13が並列接続されている。
出力分圧回路13の2個の抵抗R1、R2は出力トランジスタ12の第1と第2の出力MOSトランジスタM1、M2のソースと接地電圧GNDとの間に直列接続され、2個の抵抗R1、R2の接続ノードに生成されるフィードバック電圧Vfbは誤差増幅器11を構成する差動増幅器の反転入力端子−に供給される。
誤差増幅器11を構成する差動増幅器の出力端子は第1出力MOSトランジスタM1のゲートに直接接続される一方、この出力端子は第1スイッチSW1を介して第2出力MOSトランジスタM2のゲートに接続され、第2出力MOSトランジスタM2のゲートは第2スイッチSW2を介して接地電圧GNDに接続されている。
コントローラ15はモード選択信号MSSに応答して、第1スイッチSW1と第2スイッチSW2と第3スイッチSW3のオン状態とオフ状態とを制御するためのスイッチ制御信号を生成する。
通常動作モードを示すモード選択信号MSSに応答してコントローラ15は、第1スイッチSW1をオン状態に制御して、第2スイッチSW2をオフ状態に制御して、第3スイッチSW3をオン状態に制御する。従って、通常動作モードでは、出力トランジスタ12の2個のNチャンネルMOSトランジスタM1、M2は並列動作して、動作電流設定部14の動作電流は第1定電流源I1と第2定電流源I2との2つの電流の合計であるので、シリーズレギュレータの駆動能力が向上されて、安定した電源電圧の供給が可能となる。
アイドルモードを示すモード選択信号MSSに応答してコントローラ15は、第1スイッチSW1をオフ状態に制御して、第2スイッチSW2をオン状態に制御して、第3スイッチSW3をオフ状態に制御する。従って、アイドルモードでは、出力トランジスタ12の1個のNチャンネルMOSトランジスタM1のみの単独動作となり、動作電流設定部14の動作電流は第1定電流源I1のみの電流となるので、シリーズレギュレータの消費電力の削減が可能となる。
通常動作モードでもアイドルモードでも、図16に示した半導体集積回路ICに内蔵されたシリーズレギュレータでは、下記の関係が成立する。
R2・Vout/(R1+R2)=Vfb=Vref …(1式)
上記の関係から、シリーズレギュレータの安定化出力電圧Voutは、次のようになる。
Vout=(1+R1/R2)・Vref …(2式)
図17は、図16に示した本発明に先立って本発明者等によって検討された半導体集積回路ICの動作を説明する図である。
最初に、図17には、モード選択信号MSSが通常動作モードNormとアイドルモードStbと通常動作モードNormとに順次切り換えられることが示されている。
次に、図17には、第1スイッチSW1がオン状態ONとオフ状態OFFとオン状態ONに順次切り換えられ、第2スイッチSW1がオフ状態OFFとオン状態ONとオフ状態OFFとに順次切り換えられ、第3スイッチSW3がオン状態ONとオフ状態OFFとオン状態ONに順次切り換えられることが示されている。
最後に、図17には、出力トランジスタ12のゲート・ソース間電圧Vgsとシリーズレギュレータの安定化出力電圧Voutとが示されている。
図17に示したように、通常動作モードNormからアイドルモードStbへの切り換え時にはゲート・ソース間電圧Vgsが増大する一方、アイドルモードStbから通常動作モードNormへの切り換え時にはゲート・ソース間電圧Vgsが減少する。従って、図17に示したように、通常動作モードNormからアイドルモードStbへの切り換え時に出力電圧Voutが減少して、アイドルモードStbから通常動作モードNormへの切り換え時にも出力電圧Voutが減少する。尚、図17において、第1スイッチSW1のオン状態ONと第2スイッチSW2のオン状態ONの間の切り換え時間t0は、第1スイッチSW1と第2スイッチSW2との同時オンによるラッシュ電流が誤差増幅器11を構成する差動増幅器の出力端子と接地電位GNDとの間に流れるのを防止するものである。
本発明に先立って本発明者等が図17に示した出力トランジスタ12のゲート・ソース間電圧Vgsの変動の原因を検討したところ、下記のようなメカニズムが明らかとされた。
通常動作モードNormからアイドルモードStbへの切り換えの以前には、出力分圧回路13の電流は出力トランジスタ12の並列動作の2個のNチャンネルMOSトランジスタM1、M2に流れていた。それに対して、通常動作モードNormからアイドルモードStbへの切り換えの以降には、出力分圧回路13の電流は出力トランジスタ12の単独動作の1個のNチャンネルMOSトランジスタM1のみに流れるものとなる。その結果、通常動作モードNormからアイドルモードStbへの切り換え時にはゲート・ソース間電圧Vgsが増大して、出力電圧Voutが減少する。
アイドルモードStbから通常動作モードNormへの切り換えの以前には、出力トランジスタ12では1個のNチャンネルMOSトランジスタM1のみの単独動作であった。それに対して、アイドルモードStbから通常動作モードNormへの切り換えの以降には、出力トランジスタ12では2個のNチャンネルMOSトランジスタM1、M2の並列動作となる。この単独動作から並列動作への切り換えに際して、誤差増幅器11を構成する差動増幅器の出力端子は、出力トランジスタ12の2個のNチャンネルMOSトランジスタM1、M2の大きなゲート容量を充電することになる。しかし、この充電には相当な経過時間が必要であるので、この経過時間の間には出力トランジスタ12のゲート・ソース間電圧Vgsが増大して、出力電圧Voutが減少する。
このようにして、図17に示したように、図16に示した半導体集積回路ICに内蔵されたシリーズレギュレータの動作が通常動作モードNormとアイドルモードStbと通常動作モードNormとに順次切り換えられる際にシリーズレギュレータの出力電圧Voutが変動すると言う電源リップルが発生することが、本発明に先立った本発明者等による検討により明らかとされた。
特に、アイドルモードStbから通常動作モードNormへの切り換え時の出力電圧Voutが低下すると言う電源リップルは、携帯電話の通信端末に搭載されるベースバンドプロセッサやRF半導体集積回路等の通信デバイスが待受け状態から通話状態の送信動作と受信動作へ移行するための移行時間の遅延等の原因となるものである。
更に、通常動作モードNormからアイドルモードStbへの切り換え時の出力電圧Voutが低下すると言う電源リップルは、携帯電話の通信端末に搭載されるベースバンドプロセッサやRF半導体集積回路等の通信デバイスが誤動作や不安定な動作となる可能性を生じる原因となるものである。
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
従って、本発明の目的とするところは、動作モードのアイドルモードから通常動作モードへの切り換え時の電源リップルを軽減することにある。
また、本発明の他の目的とするところは、動作モードの通常動作モードからアイドルモードの切り換え時の電源リップルを軽減することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
すなわち、本発明の代表的な実施の形態は、シリーズレギュレータを内蔵する半導体集積回路である。
前記シリーズレギュレータは、基準電圧発生回路(10)と、誤差増幅器(11)と、出力トランジスタ(12)と、出力分圧回路(13)と、動作電流設定部(14)と、コントローラ(15)とを具備する。
前記出力トランジスタは、前記シリーズレギュレータの入力端子(Vin)と出力端子(Vout)との間に電流経路が並列接続された第1出力トランジスタ(M1)と第2出力トランジスタ(M2)とを含む。
前記第1出力トランジスタの素子サイズは、前記第2出力トランジスタの素子サイズより小さな値に設定される。
低消費電力動作モードでは、前記コントローラは前記誤差増幅器の動作電流値を小さな値(I1)に制御して、前記コントローラは前記第1出力トランジスタと前記第2出力トランジスタとをそれぞれ活性状態と非活性状態とに制御する。
高消費電力動作モードでは、前記コントローラは前記誤差増幅器の前記動作電流値を大きな値(I1+I2)に制御して、前記コントローラは前記第1出力トランジスタと前記第2出力トランジスタとの両者を活性状態に制御する。
前記モード選択信号のモード指示の前記低消費電力動作モードから前記高消費電力動作モードへの変化に応答して、前記コントローラは前記変化の後の所定期間(t2)において瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値よりも更に大きな値(I1+I2+I3)に制御可能とされたことを特徴とするものである(図1参照)。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、本発明によれば、動作モードのアイドルモードから通常動作モードへの切り換え時の電源リップルを軽減することができる。
1.実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕本発明の代表的な実施の形態は、シリーズレギュレータを内蔵する半導体集積回路(IC)である。
前記シリーズレギュレータは、基準電圧発生回路(10)と、誤差増幅器(11)と、出力トランジスタ(12)と、出力分圧回路(13)と、動作電流設定部(14)と、コントローラ(15)とを具備する。
前記出力トランジスタは、前記シリーズレギュレータの入力端子(Vin)と出力端子(Vout)との間に電流経路が並列接続された第1出力トランジスタ(M1)と第2出力トランジスタ(M2)とを含む。
前記第1出力トランジスタの素子サイズは、前記第2出力トランジスタの素子サイズより小さな値に設定される。
前記基準電圧発生回路から生成される基準電圧(Vref)は前記誤差増幅器の一方の入力端子(+)に供給可能とされ、前記誤差増幅器の出力信号は前記第1出力トランジスタの制御入力と前記第2出力トランジスタの制御入力とに供給可能とされる。
前記シリーズレギュレータの前記出力端子と接地電圧(GND)との間には前記出力分圧回路が接続可能とされ、前記出力分圧回路から生成されるフィードバック電圧(Vfb)は前記誤差増幅器の他方の入力端子(−)に供給可能とされる。
前記コントローラには、低消費電力動作モード(Stb)と高消費電力動作モード(Norm)とを指示するモード選択信号(MSS)が供給可能とされる。
前記動作電流設定部は、前記コントローラからの制御に応答して前記誤差増幅器の動作電流値を制御可能とされる。
前記低消費電力動作モードを指示する前記モード選択信号に応答して、前記低消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を小さな値(I1)に制御可能とされ、前記コントローラは前記第1出力トランジスタと前記第2出力トランジスタとをそれぞれ活性状態と非活性状態とに制御可能とされる。
前記高消費電力動作モードを指示する前記モード選択信号に応答して、前記高消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を前記小さな値よりも大きい大きな値(I1+I2)に制御可能とされ、前記コントローラは前記第1出力トランジスタと前記第2出力トランジスタとの両者を活性状態に制御可能とされる。
前記モード選択信号のモード指示の前記低消費電力動作モードから前記高消費電力動作モードへの変化に応答して、前記コントローラは前記変化の後の所定期間(t2)において瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値よりも更に大きな値(I1+I2+I3)に制御可能とされたことを特徴とするものである(図1参照)。
前記実施の形態によれば、動作モードのアイドルモードから通常動作モードへの切り換え時の電源リップルを軽減することができる。
好適な実施の形態では、前記モード選択信号の前記モード指示の前記高消費電力動作モードから前記低消費電力動作モードへの他の変化に応答して、前記コントローラは前記他の変化の後の他の所定期間(t1)において、瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値(I1+I2)に制御可能とされたことを特徴とするものである(図1参照)。
前記好適な実施の形態によれば、動作モードの通常動作モードからアイドルモードの切り換え時での電源リップルを軽減することができる。
他の好適な実施の形態では、前記シリーズレギュレータは、前記コントローラにより制御可能な第1スイッチ(SW1)と第2スイッチ(SW2)とを更に具備する。
前記第1スイッチは、前記誤差増幅器の前記出力信号を前記第2出力トランジスタの前記制御入力に供給可能とされる。
前記第2スイッチは、前記第2出力トランジスタの前記制御入力を前記接地電圧に接続可能とされる。
前記高消費電力動作モードでは、前記コントローラは前記第1スイッチと前記第2スイッチとをそれぞれオン状態とオフ状態とに制御可能とされる。
前記低消費電力動作モードでは、前記コントローラは前記第1スイッチと前記第2スイッチとをそれぞれオフ状態とオン状態とに制御可能とされることを特徴とするものである(図1参照)。
更に他の好適な実施の形態では、前記動作電流設定部(14)は第1定電流源(I1)と第2定電流源(I2)と第3定電流源(I3)と第3スイッチ(SW3)と第4スイッチ(SW4)とを含む。
前記第2定電流源と前記第3スイッチとの直列経路と前記第3定電流源と前記第4スイッチとの直列経路とは、前記第1定電流源と並列接続される(図1参照)。
前記高消費電力動作モードでは、前記コントローラは前記第3スイッチと前記第4スイッチとをそれぞれオン状態とオフ状態とに制御して、前記第1定電流源と前記第2定電流源とによって前記誤差増幅器の前記動作電流値の前記大きな値を設定可能とされる。
前記低消費電力動作モードでは、前記コントローラは前記第3スイッチと前記第4スイッチの両者をオフ状態に制御して、前記第1定電流源により前記誤差増幅器の前記動作電流値の前記小さな値を設定可能とされる。
前記コントローラは前記変化の後の前記所定期間(t2)において、前記コントローラは前記第3スイッチと前記第4スイッチとの両者を瞬時的にオン状態に制御して、瞬時的に前記誤差増幅器の前記動作電流値を前記更に大きな値に制御可能とされたことを特徴とするものである(図2参照)。
より好適な実施の形態では、前記基準電圧発生回路はバンドギャップ基準電圧発生回路であり、前記バンドギャップ基準電圧発生回路から生成される前記基準電圧は略1.2ボルトの電圧であることを特徴とするものである(図1参照)。
他のより好適な実施の形態では、前記動作電流設定部は、前記コントローラからの前記制御に応答して、前記誤差増幅器の差動対トランジスタ(Q3、Q4)の前記動作電流値を制御可能とされたことを特徴とするものである(図3参照)。
更に他のより好適な実施の形態では、前記コントローラからの前記制御による前記第1スイッチ(SW1)と前記第2スイッチ(SW2)との同時オフ状態(t0)を経由して、前記コントローラは前記シリーズレギュレータの動作モードを前記低消費電力動作モードと前記高消費電力動作モードとの間で遷移することを特徴とするものである(図2参照)。
別のより好適な実施の形態では、前記出力トランジスタは、前記シリーズレギュレータの前記入力端子と前記出力端子との間に電流経路が接続された第3出力トランジスタ(M3)を更に含む。
前記第3出力トランジスタの素子サイズは、前記第1出力トランジスタの素子サイズより大きな値に設定される。
前記シリーズレギュレータは、前記コントローラにより制御可能な第5スイッチ(SW5)と第6スイッチ(SW6)とを更に具備する。
前記第5スイッチは、前記誤差増幅器の前記出力信号を前記第3出力トランジスタの制御入力に供給可能とされる。
前記第6スイッチは、前記第3出力トランジスタの前記制御入力を前記接地電圧に接続可能とされる(図11参照)。
前記高消費電力動作モードでは、前記コントローラは前記第5スイッチと前記第6スイッチとをそれぞれオン状態とオフ状態とに制御可能とされる。
前記低消費電力動作モードでは、前記コントローラは前記第5スイッチと前記第6スイッチとをそれぞれオフ状態とオン状態とに制御可能とされることを特徴とするものである(図12参照)。
具体的な実施の形態では、前記シリーズレギュレータの前記入力端子に携帯機器(1000)のバッテリーの電圧が供給可能とされて、前記シリーズレギュレータの前記出力端子から生成される出力電圧は前記携帯機器の機能デバイス(103、105)に供給可能とされたことを特徴とするものである(図15参照)。
最も具体的な実施の形態では、前記機能デバイスは、少なくともベースバンドプロセッサ(103)とRF半導体集積回路(105)とを含む。
前記高消費電力動作モードにて前記シリーズレギュレータの前記出力端子から生成される前記出力電圧を使用して、前記ベースバンドプロセッサと前記RF半導体集積回路とは通信動作を実行可能とされることを特徴とするものである(図15参照)。
〔2〕本発明の別の観点の代表的な実施の形態は、シリーズレギュレータを内蔵する半導体集積回路(IC)の動作方法である。
前記シリーズレギュレータは、基準電圧発生回路(10)と、誤差増幅器(11)と、出力トランジスタ(12)と、出力分圧回路(13)と、動作電流設定部(14)と、コントローラ(15)とを具備する。
前記出力トランジスタは、前記シリーズレギュレータの入力端子(Vin)と出力端子(Vout)との間に電流経路が並列接続された第1出力トランジスタ(M1)と第2出力トランジスタ(M2)とを含む。
前記第1出力トランジスタの素子サイズは、前記第2出力トランジスタの素子サイズより小さな値に設定される。
前記基準電圧発生回路から生成される基準電圧(Vref)は前記誤差増幅器の一方の入力端子(+)に供給可能とされ、前記誤差増幅器の出力信号は前記第1出力トランジスタの制御入力と前記第2出力トランジスタの制御入力とに供給される。
前記シリーズレギュレータの前記出力端子と接地電圧(GND)との間には前記出力分圧回路が接続され、前記出力分圧回路から生成されるフィードバック電圧(Vfb)は前記誤差増幅器の他方の入力端子(−)に供給される。
前記コントローラには、低消費電力動作モード(Stb)と高消費電力動作モード(Norm)とを指示するモード選択信号(MSS)が供給される。
前記動作電流設定部は、前記コントローラからの制御に応答して前記誤差増幅器の動作電流値を制御する。
前記低消費電力動作モードを指示する前記モード選択信号に応答して、前記低消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を小さな値(I1)に制御して、前記コントローラは前記第1出力トランジスタと前記第2出力トランジスタとをそれぞれ活性状態と非活性状態とに制御する。
前記高消費電力動作モードを指示する前記モード選択信号に応答して、前記高消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を前記小さな値よりも大きい大きな値(I1+I2)に制御可能とされ、前記コントローラは前記第1出力トランジスタと前記第2出力トランジスタとの両者を活性状態に制御する。
前記モード選択信号のモード指示の前記低消費電力動作モードから前記高消費電力動作モードへの変化に応答して、前記コントローラは前記変化の後の所定期間(t2)において瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値よりも更に大きな値(I1+I2+I3)に制御することを特徴とするものである(図1参照)。
前記実施の形態によれば、動作モードのアイドルモードから通常動作モードへの切り換え時の電源リップルを軽減することができる。
2.実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
[実施の形態1]
《シリーズレギュレータを内蔵する半導体集積回路》
図1は、本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICの構成を示す図である。
《シリーズレギュレータを内蔵する半導体集積回路》
図1は、本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICの構成を示す図である。
図1の本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICは、バンドギャップ基準電圧発生回路10と誤差増幅器11と出力トランジスタ12と出力分圧回路13と動作電流設定部14とコントローラ15によって構成されている。
《バンドギャップ基準電圧発生回路》
バンドギャップ基準電圧発生回路10から生成された略1.2ボルトのバンドギャップ基準電圧Vrefは、誤差増幅器11を構成する差動増幅器の非反転入力端子+に供給される。
バンドギャップ基準電圧発生回路10から生成された略1.2ボルトのバンドギャップ基準電圧Vrefは、誤差増幅器11を構成する差動増幅器の非反転入力端子+に供給される。
図5は、図1に示した本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICのバンドギャップ基準電圧発生回路10の構成を示す図である。
図5に示すように、バンドギャップ基準電圧発生回路10は、2個のNPNバイポーラトランジスタQ1、Q2と、3個の抵抗R11、R12、R13と差動増幅器110とを含んでいる。トランジスタQ2の素子サイズ(=エミッタ面積)は、トランジスタQ1の素子サイズ(=エミッタ面積)の例えば10倍に設定される。従って、トランジスタQ1のベース・エミッタ間電圧VBEQ1よりもトランジスタQ2のベース・エミッタ間電圧VBEQ2が小さな電圧となるので、その差電圧ΔVBE(=VBEQ1−VBEQ2)は抵抗R12の両端に印加される。差電圧ΔVBEの電圧値と抵抗R12の抵抗値とでトランジスタQ2のコレクタ電流が設定されるので、抵抗R13の電圧降下VR13は、下記のように決定される。
VR13=R13・ΔVBE/R12 …(3式)
一方、差動増幅器110の負帰還動作により差動増幅器110の非反転入力端子+の電圧と反転入力端子−の電圧とは等しく設定されるので、トランジスタQ1のコレクタ・ベース電圧とトランジスタQ2のコレクタ電圧とは等しく設定される。従って、差動増幅器110の出力端子から生成されるバンドギャップ基準電圧発生回路10のバンドギャップ基準電圧Vrefは、下記のように決定される。
Vref=VBEQ1+R13・ΔVBE/R12 …(4式)
上記(4式)では、右辺の第1項は負の温度依存性を有するのに対して、右辺の第2項は正の温度依存性を有するものである。2個の抵抗R13、R12の抵抗比を適切に設定することで、右辺の第1項の負の温度依存性と右辺の第2項の正の温度依存性とは互いにキャンセルされることが可能となる。この条件においては、バンドギャップ基準電圧Vrefは、シリコンのバンドギャップ電圧の略1.2ボルトとなるものである。
《誤差増幅器と動作電流設定部》
図1に示すように、誤差増幅器11には電源電圧Vddと接地電位GNDとが供給され、誤差増幅器11の動作電流は動作電流設定部14により決定される。動作電流設定部14は第1定電流源I1と第2定電流源I2と第3定電流源I3と第3スイッチSW3と第4スイッチSW4によって構成され、第2定電流源I2と第3スイッチSW3との直列経路と第3定電流源I3と第4スイッチSW4との直列経路とは第1定電流源I1と並列接続される。
図1に示すように、誤差増幅器11には電源電圧Vddと接地電位GNDとが供給され、誤差増幅器11の動作電流は動作電流設定部14により決定される。動作電流設定部14は第1定電流源I1と第2定電流源I2と第3定電流源I3と第3スイッチSW3と第4スイッチSW4によって構成され、第2定電流源I2と第3スイッチSW3との直列経路と第3定電流源I3と第4スイッチSW4との直列経路とは第1定電流源I1と並列接続される。
図6は、図1に示した本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICの誤差増幅器11の構成と動作電流設定部14の構成とを示す図である。
図6に示すように、誤差増幅器11としての差動増幅器は、4個のNPNバイポーラトランジスタQ3、Q4、Q5、Q6と、4個のPチャンネルMOSトランジスタMp1、Mp2、Mp3、Mp4とによって構成されている。
2個のNPNバイポーラトランジスタQ3、Q4のエミッタは差動接続され、トランジスタQ3のベースは誤差増幅器11の非反転入力端子+として機能して、トランジスタQ4のベースは誤差増幅器11の反転入力端子−として機能する。
2個のPチャンネルMOSトランジスタMp1、Mp2は第1カレントミラーとして機能するものであり、MOSトランジスタMp1は第1カレントミラーの入力トランジスタとして機能して、MOSトランジスタMp2は第1カレントミラーの出力トランジスタとして機能する。
2個のPチャンネルMOSトランジスタMp3、Mp4は第2カレントミラーとして機能するものであり、MOSトランジスタMp3は第2カレントミラーの入力トランジスタとして機能して、MOSトランジスタMp4は第2カレントミラーの出力トランジスタとして機能する。
2個のNPNバイポーラトランジスタQ5、Q6は第3カレントミラーとして機能するものであり、トランジスタQ5は第3カレントミラーの入力トランジスタとして機能して、トランジスタQ6は第3カレントミラーの出力トランジスタとして機能する。
差動接続された2個のNPNバイポーラトランジスタQ3、Q4のトランジスタQ3のコレクタ電流が第1カレントミラーの入力MOSトランジスタMp1に流入することに応答して、第1カレントミラーの出力MOSトランジスタMp2から流出する出力電流により誤差増幅器11の出力電圧Voが電源電圧Vddの方向に上昇する。
差動接続された2個のNPNバイポーラトランジスタQ3、Q4のトランジスタQ4のコレクタ電流が第2カレントミラーの入力MOSトランジスタMp3に流入することに応答して、第2カレントミラーの出力MOSトランジスタMp4から出力電流が流出する。第2カレントミラーの出力電流の第3カレントミラーの入力トランジスタQ5への流入に応答して、第3カレントミラーの出力トランジスタQ6に流入する出力電流により誤差増幅器11の出力電圧Voが接地電圧GNDの方向に低下する。
従って、誤差増幅器11の非反転入力端子+の電圧が反転入力端子−の電圧よりも高く、差動接続された2個のNPNバイポーラトランジスタQ3、Q4のトランジスタQ3の導通度がトランジスタQ4の導通度よりも大きい場合には、誤差増幅器11の出力電圧Voが電源電圧Vddの方向に上昇する。
逆に、誤差増幅器11の非反転入力端子+の電圧が反転入力端子−の電圧より低く、差動接続された2個のNPNバイポーラトランジスタQ3、Q4のトランジスタQ3の導通度がトランジスタQ4の導通度よりも小さい場合には、誤差増幅器11の出力電圧Voが接地電圧GNDの方向に低下する。
図6に示すように、動作電流設定部14は、誤差増幅器11の差動接続の2個のNPNバイポーラトランジスタQ3、Q4のエミッタと接地電圧GNDとの間に接続されている。この動作電流設定部14は、第1定電流源I1と、第2定電流源I2と、第3定電流源I3と、第3スイッチSW3として機能するNチャンネルMOSトランジスタMn3と、第4スイッチSW4として機能するNチャンネルMOSトランジスタMn4によって構成されている。第2定電流源I2と第3スイッチSW3として機能するNチャンネルMOSトランジスタMn3との直列経路と第3定電流源I3と第4スイッチSW4として機能するNチャンネルMOSトランジスタMn4との直列経路とは、第1定電流源I1と並列接続される。
≪出力トランジスタと出力分圧回路≫
図1に示すように、出力トランジスタ12は2個のNチャンネルMOSトランジスタM1、M2によって構成されて、アイドルモードにて使用される第1出力MOSトランジスタM1の素子サイズ(=ゲート幅W/ゲート長L)は通常動作モードで使用される第2出力MOSトランジスタM2の素子サイズ(=ゲート幅W/ゲート長L)より小さな値に設定されている。第1と第2の出力MOSトランジスタM1、M2のドレインには携帯電話の通信端末のバッテリーからの非安定化電源電圧Vinが供給されて、第1と第2の出力MOSトランジスタM1、M2のソースからシリーズレギュレータの安定化出力電圧Voutが生成される。第1と第2の出力MOSトランジスタM1、M2のソースと接地電圧GNDの間には、リップル低減容量Cと出力分圧回路13が並列接続されている。
図1に示すように、出力トランジスタ12は2個のNチャンネルMOSトランジスタM1、M2によって構成されて、アイドルモードにて使用される第1出力MOSトランジスタM1の素子サイズ(=ゲート幅W/ゲート長L)は通常動作モードで使用される第2出力MOSトランジスタM2の素子サイズ(=ゲート幅W/ゲート長L)より小さな値に設定されている。第1と第2の出力MOSトランジスタM1、M2のドレインには携帯電話の通信端末のバッテリーからの非安定化電源電圧Vinが供給されて、第1と第2の出力MOSトランジスタM1、M2のソースからシリーズレギュレータの安定化出力電圧Voutが生成される。第1と第2の出力MOSトランジスタM1、M2のソースと接地電圧GNDの間には、リップル低減容量Cと出力分圧回路13が並列接続されている。
出力分圧回路13の2個の抵抗R1、R2は出力トランジスタ12の第1と第2の出力MOSトランジスタM1、M2のソースと接地電圧GNDとの間に直列接続され、2個の抵抗R1、R2の接続ノードに生成されるフィードバック電圧Vfbは誤差増幅器11を構成する差動増幅器の反転入力端子−に供給される。
誤差増幅器11を構成する差動増幅器の出力端子は第1出力MOSトランジスタM1のゲートに直接接続される一方、この出力端子は第1スイッチSW1を介して第2出力MOSトランジスタM2のゲートに接続され、第2出力MOSトランジスタM2のゲートは第2スイッチSW2を介して接地電圧GNDに接続されている。
≪コントローラ≫
コントローラ15はモード選択信号MSSに応答して、第1スイッチSW1と第2スイッチSW2と第3スイッチSW3と第4スイッチSW4のオン状態とオフ状態を制御するためのスイッチ制御信号を生成する。
コントローラ15はモード選択信号MSSに応答して、第1スイッチSW1と第2スイッチSW2と第3スイッチSW3と第4スイッチSW4のオン状態とオフ状態を制御するためのスイッチ制御信号を生成する。
図2は、図1に示した本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICのコントローラ15によって制御される第1スイッチSW1と第2スイッチSW2と第3スイッチSW3と第4スイッチSW4のオン・オフ動作を説明する波形図である。
図2に示したように、通常動作モードNormを示すモード選択信号MSSに応答してコントローラ15は、第1スイッチSW1をオン状態に、第2スイッチSW2をオフ状態に、第3スイッチSW3をオン状態に、第4スイッチSW4をオフ状態にそれぞれ制御する。従って、通常動作モードNormでは、出力トランジスタ12の2個のNチャンネルMOSトランジスタM1、M2は並列動作して、動作電流設定部14の動作電流は第1定電流源I1と第2定電流源I2との2つの電流の合計であるので、シリーズレギュレータの駆動能力が向上されて、安定した電源電圧の供給が可能となる。
モード選択信号MSSが通常動作モードNormからアイドルモードStbに変化すると、コントローラ15は第1スイッチSW1をオフ状態に、第2スイッチSW2をオン状態に、4スイッチSW4をオフ状態にそれぞれ制御する。その結果、アイドルモードStbでは、出力トランジスタ12の1個のNチャンネルMOSトランジスタM1のみの単独動作となって、シリーズレギュレータの消費電力の削減が可能となる。またモード選択信号MSSが通常動作モードNormからアイドルモードStbに変化しても、所定の経過時間t1の期間では、第3スイッチSW3はオン状態で維持されている。従って、経過時間t1の期間では、動作電流設定部14の動作電流は第1定電流源I1と第2定電流源I2との2つの電流の合計である。
その結果、図1に示した本発明の実施の形態1によるシリーズレギュレータのオープン・ループ特性が、通常動作モードNormの高利得で高周波数帯域に維持されているので、経過時間t1の期間において出力トランジスタ12のゲート・ソース間電圧Vgsの増大による出力電圧Voutの減少を軽減できて、経過時間t1の切り換え時の電源リップルを軽減することができる。
経過時間t1の経過後には第3スイッチSW3はオン状態からオフ状態に切り換えられ、動作電流設定部14の動作電流は第1定電流源I1のみの電流となるので、シリーズレギュレータの消費電力の削減が可能となる。
モード選択信号MSSがアイドルモードStbから通常動作モードNormに変化すると、コントローラ15は、第1スイッチSW1をオン状態に、第2スイッチSW2をオフ状態に、第3スイッチSW3をオン状態にそれぞれ制御する。従って、通常動作モードNormでは、出力トランジスタ12の2個のNチャンネルMOSトランジスタM1、M2は並列動作して、シリーズレギュレータの駆動能力が向上され、安定した電源電圧の供給が可能となる。またモード選択信号MSSがアイドルモードStbから通常動作モードNormに変化しても、所定の経過時間t2の期間では第4スイッチSW4はオン状態に制御される。その結果、経過時間t2の期間では、動作電流設定部14の動作電流は第1定電流源I1と第2定電流源I2と第3定電流源I3との3つの電流の合計である。
その結果、図1に示した本発明の実施の形態1によるシリーズレギュレータでは、アイドルモードStbから通常動作モードNormへの切り換え後の経過時間t2の期間では、そのオープン・ループ特性が通常動作モードNormよりも更に高利得で更に高周波数帯域に維持されている。従って、経過時間t2の期間において出力トランジスタ12の2個のNチャンネルMOSトランジスタM1、M2の大きなゲート容量を充電する場合でも、出力トランジスタ12のゲート・ソース間電圧Vgsの増大による出力電圧Voutの減少を軽減でき、経過時間t2の切り換え時の電源リップルを軽減することができる。
≪コントローラの内部構成≫
図3は、図1に示した本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICのコントローラ15の内部構成を示す図である。
図3は、図1に示した本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICのコントローラ15の内部構成を示す図である。
図3に示したように、モード選択信号MSSに応答して第1スイッチSW1を制御する第1スイッチ制御信号SW1を生成するために、8個のCMOSインバータIN11、IN210、IN211、IN310、IN311、IN312、IN313、IN41と、1個のCMOSNAND回路NAND1と、抵抗R1と、容量C1とが使用される。
またモード選択信号MSSに応答して第2スイッチSW2を制御する第2スイッチ制御信号SW2を生成するために、7個のCMOSインバータIN11、IN21、IN320、IN321、IN322、IN323、IN42と、1個のCMOSNAND回路NAND2と、抵抗R2と、容量C2とが使用される。
更にモード選択信号MSSに応答して第3スイッチSW3を制御する第3スイッチ制御信号SW3を生成するために、5個のCMOSインバータIN11、IN23、IN330、IN331、IN332と、1個のCMOSNAND回路NAND3と、PチャンネルMOSトランジスタQ3と容量C3と定電流源とが使用される。
またモード選択信号MSSに応答して第4スイッチSW4を制御する第4スイッチ制御信号SW4を生成するために、8個のCMOSインバータIN11、IN240、IN241、IN340、IN341、IN342、IN343、IN44と、1個のCMOSNAND回路NAND4と、PチャンネルMOSトランジスタQ4と容量C4と定電流源とが使用される。
≪コントローラの各部の波形≫
図4は、図3に示した本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICのコントローラ15の各部の波形を示す図である。
図4は、図3に示した本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICのコントローラ15の各部の波形を示す図である。
図4には、最初にモード選択信号MSSが、通常動作モードNormに対応するハイレベルからアイドルモードStbに対応するローレベルに変化して、更に通常動作モードNormに対応するハイレベルに変化する様子が示されている。
その次に、第1スイッチ制御信号SW1を生成するためのNAND回路NAND1の一方の入力端子N1と他方の入力端子N2とが、それぞれハイレベルからローレベルに変化して更にハイレベルに変化する様子が示され、また第1スイッチ制御信号SW1がハイレベルからローレベルに変化して更にハイレベルに変化する様子が示されている。
その次に、第2スイッチ制御信号SW2を生成するためのNAND回路NAND2の一方の入力端子N3と他方の入力端子N4とが、それぞれローレベルからハイレベルに変化して更にローレベルに変化する様子が示され、また第2スイッチ制御信号SW2がローレベルからハイレベルに変化して更にローレベルに変化する様子が示されている。
第1スイッチ制御信号SW1のハイレベルと第2スイッチ制御信号SW2のハイレベルとの間の切り換え時間t0は第2スイッチ制御信号SW2の生成回路の抵抗R2と容量C2との時定数で設定され、第2スイッチ制御信号SW2のハイレベルと第1スイッチ制御信号SW1のハイレベルとの間の切り換え時間t0は第1スイッチ制御信号SW1の生成回路の抵抗R1と容量C1との時定数で設定される。
その次に、第3スイッチ制御信号SW3を生成するためのNAND回路NAND3の一方の入力端子N5がローレベルからハイレベルに変化して更にローレベルに変化する様子が示され、CMOSインバータIN332の入力端子N61がハイレベルからローレベルに変化して更にハイレベルに変化する様子が示される。また更にNAND回路NAND3の他方の入力端子N62がローレベルからハイレベルに変化して更にローレベルに変化する様子が示され、また第3スイッチ制御信号SW3がローレベルからハイレベルに変化して更にローレベルに変化する様子が示されている。
モード選択信号MSSが通常動作モードNormに対応するハイレベルからアイドルモードStbに対応するローレベルに変化した後も第3スイッチSW3がオン状態で維持される所定の経過時間t1の期間は、CMOSインバータIN332の入力端子N61に接続された容量C3と定電流源の放電電流とによる入力端子N61の電圧低下速度で設定される。
その次に、第4スイッチ制御信号SW4を生成するためのNAND回路NAND4の一方の入力端子N7がハイレベルからローレベルに変化して更にハイレベルに変化する様子が示され、CMOSインバータIN342の入力端子N81がローレベルからハイレベルに変化して更にローレベルに変化する様子が示される。また更にNAND回路NAND4の他方の入力端子N82がローレベルからハイレベルに変化して更にローレベルに変化する様子が示され、また第4スイッチ制御信号SW4がローレベルからハイレベルに変化して更にローレベルに変化する様子が示されている。
モード選択信号MSSがアイドルモードStbに対応するローレベルから通常動作モードNormに対応するハイレベルに変化した後も第4スイッチSW4がオン状態で維持される所定の経過時間t2の期間は、CMOSインバータIN342の入力端子N81に接続された容量C4と定電流源の放電電流とによる入力端子N81の電圧低下速度で設定される。
《電源リップルの軽減》
図7は、図1に示した本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICが通常動作モードNormからアイドルモードStbに変化する際の第3スイッチSW3がオン状態で維持される経過時間t1の期間とシリーズレギュレータの出力電圧Voutの電圧リップルrippleとの関係を示す図である。
図7は、図1に示した本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICが通常動作モードNormからアイドルモードStbに変化する際の第3スイッチSW3がオン状態で維持される経過時間t1の期間とシリーズレギュレータの出力電圧Voutの電圧リップルrippleとの関係を示す図である。
図7で、経過時間t1=0のa点では、出力電圧Voutの電圧リップルrippleは最大の42mVである。経過時間t1の増加に従って電圧リップルrippleは減少して、経過時間t1=3μsecのb点で電圧リップルrippleは最小値の28mVとなる。更に経過時間t1が増加すると電圧リップルrippleは増加して、c点で2番目のピークとなり、また更に経過時間t1が増加すると電圧リップルrippleは減少する。
図8は、図7のa点とb点とc点とd点でのシリーズレギュレータの出力電圧Voutの電圧変動を示す図である。
図8に示すように、電圧リップルrippleが最小値の28mVとなる経過時間t1=3μsecの図7のb点に対応する図8のb点において、シリーズレギュレータの出力電圧Voutの電圧変動も最小となる。
図9は、図1に示した本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICがアイドルモードStbから通常動作モードNormに変化する際の第4スイッチSW4がオン状態で維持される経過時間t2の期間とシリーズレギュレータの出力電圧Voutの電圧リップルrippleとの関係を示す図である。
図9で、経過時間t2=0のe点では、出力電圧Voutの電圧リップルrippleは最大の42mVである。経過時間t2の増加に従って電圧リップルrippleは減少して、経過時間t1=3.2μsecのf点で電圧リップルrippleは最小値の24mVとなる。更に経過時間t2が増加すると電圧リップルrippleは増加して、g点で2番目のピークとなり、更に経過時間t2が増加するとh点のように電圧リップルrippleは一定値に維持される。
図10は、図9のe点とf点とg点とh点でのシリーズレギュレータの出力電圧Voutの電圧変動を示す図である。
図10に示すように、電圧リップルrippleが最小値の24mVとなる経過時間t1=3.2μsecの図9のf点に対応する図10のf点で、シリーズレギュレータの出力電圧Voutの電圧変動も最小となる。
[実施の形態2]
《他のシリーズレギュレータを内蔵する半導体集積回路》
図11は、本発明の実施の形態2による他のシリーズレギュレータを内蔵する半導体集積回路ICの構成を示す図である。
《他のシリーズレギュレータを内蔵する半導体集積回路》
図11は、本発明の実施の形態2による他のシリーズレギュレータを内蔵する半導体集積回路ICの構成を示す図である。
図11に示した本発明の実施の形態2による他のシリーズレギュレータを内蔵する半導体集積回路ICが図1に示した本発明の実施の形態1によるシリーズレギュレータを内蔵する半導体集積回路ICと相違するのは、下記の点である。
すなわち、図11に示した本発明の実施の形態2による他のシリーズレギュレータを内蔵する半導体集積回路ICの動作電流設定部14では、図1の第3スイッチSW3と第4スイッチSW4とは、図11の第3スイッチSW3´と第4スイッチSW4´とに置換されている。
更に、図11に示した本発明の実施の形態2による他のシリーズレギュレータを内蔵する半導体集積回路ICの出力トランジスタ12では、図1の大きな素子サイズのトランジスタM2と同一素子サイズのNチャンネルMOSトランジスタM3のドレイン・ソース電流経路がトランジスタM1、M2のドレイン・ソース電流経路と並列接続されている。誤差増幅器11を構成する差動増幅器の出力端子は第5スイッチSW5を介して第3出力MOSトランジスタM3のゲートに接続され、第3出力MOSトランジスタM3のゲートは第6スイッチSW6を介して接地電圧GNDに接続されている。
コントローラ15はモード選択信号MSSに応答して、第1スイッチSW1と第2スイッチSW2と第3スイッチSW3´と第4スイッチSW4´と第5スイッチSW5と第6スイッチSW6とのオン状態とオフ状態を制御するためのスイッチ制御信号を生成する。
図12は、図11に示した本発明の実施の形態2によるシリーズレギュレータを内蔵する半導体集積回路ICのコントローラ15により制御される第1スイッチSW1と第2スイッチSW2と第3スイッチSW3´と第4スイッチSW4´と第5スイッチSW5と第6スイッチSW6とのオン・オフ動作を説明する波形図である。
図12に示した本発明の実施の形態2による波形図が図1に示した本発明の実施の形態1による波形図と特に相違するのは、下記の点である。
すなわち、図12に示した本発明の実施の形態2による波形図では、モード選択信号MSSが通常動作モードNormからアイドルモードStbに変化した後の所定の経過時間t1の期間においては、第3スイッチSW3´はオン状態で維持されている。従って、経過時間t1の期間では、動作電流設定部14の動作電流は第1定電流源I1と第2定電流源I2との2つの電流の合計とされて、第2出力MOSトランジスタM2の活性状態から非活性状態への切り換えに起因する出力トランジスタ12のゲート・ソース間電圧Vgsの増大が軽減されるものである。
更に、図12に示した本発明の実施の形態2による波形図では、第5スイッチSW5がオン状態からオフ状態に変化した後の所定の経過時間t4の期間においては、再度、第3スイッチSW3´はオン状態で維持されている。従って、経過時間t4の期間では、動作電流設定部14の動作電流は第1定電流源I1と第2定電流源I2との2つの電流の合計とされて、第3出力MOSトランジスタM3の活性状態から非活性状態への切り換えに起因する出力トランジスタ12のゲート・ソース間電圧Vgsの増大が軽減されるものである。
また更に図12に示す本発明の実施の形態2による波形図では、モード選択信号MSSがアイドルモードStbから通常動作モードNormに変化した後の所定の経過時間t2の期間では、第4スイッチSW4´はオン状態に制御される。その結果、経過時間t2の期間では、動作電流設定部14の動作電流は第1定電流源I1と第2定電流源I2と第3定電流源I3との3つの電流の合計とされて、第2出力MOSトランジスタM2の非活性状態から活性状態への切り換えに起因する出力トランジスタ12のゲート・ソース間電圧Vgsの増大が軽減されるものである。
更に、図12に示した本発明の実施の形態2による波形図では、第5スイッチSW5がオフ状態からオン状態に変化した後の所定の経過時間t6の期間においては、再度、第4スイッチSW4´はオン状態で維持されている。従って、経過時間t4の期間では、動作電流設定部14の動作電流は第1定電流源I1と第2定電流源I2と第3定電流源I3との3つの電流とされて、第3出力MOSトランジスタM3の非活性状態から活性状態への切り換えに起因する出力トランジスタ12のゲート・ソース間電圧Vgsの増大が軽減されるものである。
≪他のコントローラの内部構成≫
図13は、図11に示した本発明の実施の形態2によるシリーズレギュレータを内蔵する半導体集積回路ICの他のコントローラ15の内部構成を示す図である。
図13は、図11に示した本発明の実施の形態2によるシリーズレギュレータを内蔵する半導体集積回路ICの他のコントローラ15の内部構成を示す図である。
図13に示す本発明の実施の形態2による他のコントローラ15には、図3に示した本発明の実施の形態1によるコントローラ15に含まれていなかった次の回路が追加されている。
図13に示すように、モード選択信号MSSに応答して第5スイッチSW5を制御する第5スイッチ制御信号SW5を生成するために、9個のCMOSインバータIN250、IN251、IN350、IN351、IN352、IN353、IN354、IN355、IN45と、1個のCMOSNAND回路NAND5と、抵抗R5と容量C5と、抵抗R6と容量C6とが使用される。
またモード選択信号MSSに応答して第6スイッチSW6を制御する第6スイッチ制御信号SW6を生成するために、6個のCMOSインバータIN360、IN361、IN362、IN363、IN364、IN46と、1個のCMOSNAND回路NAND6と、抵抗R7と容量C7とが使用される。
更に、モード選択信号MSSに応答して第3スイッチSW3´を制御する第3スイッチ制御信号SW3´を生成するために、7個のCMOSインバータIN370、IN371、IN372、IN373、IN374、IN375、IN74と、1個のCMOSNAND回路NAND7と、1個のCMOSOR回路OR1と、PチャンネルMOSトランジスタQ8と容量C8と定電流源とが使用される。
また、モード選択信号MSSに応答して第4スイッチSW4´を制御する第4スイッチ制御信号SW4´を生成するために、7個のCMOSインバータIN380、IN381、IN382、IN383、IN384、IN385、IN48と、1個のCMOSNAND回路NAND8と、1個のCMOSOR回路OR2と、PチャンネルMOSトランジスタQ9と容量C9と定電流源とが使用される。
≪他のコントローラの各部の波形≫
図14は、図13に示した本発明の実施の形態2によるシリーズレギュレータを内蔵する半導体集積回路ICの他のコントローラ15の各部の波形を示す図である。
図14は、図13に示した本発明の実施の形態2によるシリーズレギュレータを内蔵する半導体集積回路ICの他のコントローラ15の各部の波形を示す図である。
図14には、最初にモード選択信号MSSが、通常動作モードNormに対応するハイレベルからアイドルモードStbに対応するローレベルに変化して、更に通常動作モードNormに対応するハイレベルに変化する様子が示されている。
図14の上部分に示された第1スイッチ制御信号SW1の波形変化と第2スイッチ制御信号SW2の波形変化とCMOSインバータIN332の入力端子N61の波形変化とNAND回路NAND3の他方の入力端子N62の波形変化と第3スイッチ制御信号SW3の波形変化とCMOSインバータIN342の入力端子N81の波形変化とNAND回路NAND4の他方の入力端子N82の波形変化と第4スイッチ制御信号SW4の波形変化とは、図1に示されたそれらと全く同一であるので、説明を省略する。
次に、図14の下部分に示された波形について、説明する。
まず、抵抗R5と容量C5の接続ノードN9が、比較的低速でハイレベルからローレベルに変化して更にハイレベルに変化する。
次にCMOSインバータIN251の出力ノード10が、ローレベルからハイレベルに変化して更にローレベルに変化する。
更に、第5スイッチ制御信号SW5がハイレベルからローレベルに変化して更にハイレベルに変化して、第6スイッチ制御信号SW6がローレベルからハイレベルに変化して更にローレベルに変化する。
また、CMOSインバータIN374の入力端子N11がハイレベルからローレベルに変化して更にハイレベルに変化して、MOSインバータIN374の出力端子N12がローレベルからハイレベルに変化して更にローレベルに変化する。従って、CMOSインバータIN47の出力端子N13は、第5スイッチ制御信号SW5がハイレベルからローレベルに変化した後の所定の経過時間t4の期間にハイレベルに設定され、その他の期間ではローレベルに維持される。
更に、CMOSインバータIN384の入力端子N14がローレベルからハイレベルに変化して更にローレベルに変化して、CMOSインバータIN384の出力端子N15がハイレベルからローレベルに変化して更にハイレベルに変化する様子が示される。従って、CMOSインバータIN48の出力端子N16は、第5スイッチ制御信号SW5がローレベルからハイレベルに変化した後の所定の経過時間t6の期間にハイレベルに設定され、その他の期間ではローレベルに維持される。
CMOSOR回路OR1の一方の入力端子と他方の入力端子とにNAND回路3の出力信号SW3とCMOSインバータIN47の出力端子N13の出力信号とがそれぞれ供給されることによって、CMOSOR回路OR1の出力端子から図14の下から2番目に示すような波形を有する第3スイッチ制御信号SW3´が生成される。
CMOSOR回路OR2の一方の入力端子と他方の入力端子とにインバータIN44の出力信号SW4とCMOSインバータIN48の出力端子N16の出力信号とがそれぞれ供給されることによって、CMOSOR回路OR2の出力端子からは図14の最後に示すような波形を有する第4スイッチ制御信号SW4´が生成される。
[実施の形態3]
《携帯電話の通信端末の構成》
図15は、図1に示した本発明の実施の形態1または図11に示した本発明の実施の形態2によるシリーズレギュレータを内蔵する半導体集積回路ICを搭載した本発明の実施の形態3による携帯電話の通信端末1000の構成を示す図である。
《携帯電話の通信端末の構成》
図15は、図1に示した本発明の実施の形態1または図11に示した本発明の実施の形態2によるシリーズレギュレータを内蔵する半導体集積回路ICを搭載した本発明の実施の形態3による携帯電話の通信端末1000の構成を示す図である。
図15に示すように携帯電話の通信端末1000は、携帯電話のバッテリー100と、アプリケーションプロセッサエンジン101と、パワーマネージメント集積回路102と、デジタルベースバンドプロセッサ103と、クロック発振器104と、RF半導体集積回路105とによって構成されている。特に、パワーマネージメント集積回路102は、図1に示した本発明の実施の形態1または図11に示した本発明の実施の形態2によるシリーズレギュレータを内蔵する半導体集積回路ICによって構成されている。
従って、携帯電話の通信端末1000のバッテリー100からの非安定化電源電圧Vinがパワーマネージメント集積回路102に供給され、パワーマネージメント集積回路102に内蔵された本発明の実施の形態1または本発明の実施の形態2によるシリーズレギュレータにより生成される安定化出力電圧Voutがデジタルベースバンドプロセッサ103とデジタルベースバンドプロセッサ103とに供給可能とされる。
すなわち、パワーマネージメント集積回路102から生成される安定化出力電圧Voutは、多重供給電源Multi Power Supplyを介してデジタルベースバンドプロセッサ103とデジタルベースバンドプロセッサ103とに供給可能とされる。
通常動作モードNormとアイドルモードStbと通常動作モードNormとを指示するモード選択信号MSSは、シリアルインターフェースSerial I/Fを介してデジタルベースバンドプロセッサ103からパワーマネージメント集積回路102に供給される。デジタルベースバンドプロセッサ103は携帯電話の通信端末1000が待受け状態か通話状態かを識別して、通常動作モードNormかアイドルモードStbかにモード選択信号MSSを設定する。
更に通常動作モードNormとアイドルモードStbと通常動作モードNormとを指示する他のモード選択信号MSSは、モード変更リクエスト信号線Mode change Requestを介して、デジタルベースバンドプロセッサ103からパワーマネージメント集積回路102に供給されることも可能とされる。
モード選択信号MSSが通常動作モードNormを指示している場合には、安定化出力電圧Voutを生成するパワーマネージメント集積回路102のシリーズレギュレータは高い駆動能力に設定されるので、安定した電源供給が可能となる。
モード選択信号MSSがアイドルモードStbを指示している場合には、パワーマネージメント集積回路102のシリーズレギュレータは低い駆動能力に設定されるので、消費電力を削減することが可能となる。
また図15に示した本発明の実施の形態3による携帯電話の通信端末1000によれば、アイドルモードStbから通常動作モードNormへの切り換え時の電源リップルを低減することが可能となる。従って、携帯電話の通信端末1000に搭載されるベースバンドプロセッサ103やRF半導体集積回路105等の通信デバイスが待受け状態から通話状態の送信動作と受信動作へ移行するための移行時間の遅延を低減することが可能となるものである。更に、通常動作モードNormからアイドルモードStbへの切り換え時の電源リップルの低減が可能となる。従って、携帯電話の通信端末1000に搭載されるベースバンドプロセッサ103やRF半導体集積回路105等の通信デバイスが誤動作や不安定な動作となる可能性を低減することが可能となる。
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれらに限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることは言うまでもない。
例えば、出力トランジスタ12に含まれたトランジスタM1、M2はNチャンネルMOSトランジスタに限定されるものではなく、PチャンネルMOSトランジスタや、NPNまたはPNPのバイポーラトランジスタ等に置換されることが可能である。
更に図15に示す携帯電話の通信端末1000で、本発明のシリーズレギュレータを内蔵する半導体集積回路ICは、消費電力の大きな液晶表示デバイス(LCD)を駆動するアプリケーションプロセッサエンジン101への電源電圧供給に利用することが可能となる。
また更に、本発明のシリーズレギュレータを内蔵する半導体集積回路ICは、バッテリー動作のモバイル型パーソナルコンピュータ等の電子機器で消費電力の大きな中央処理ユニットス(CPU)に電源電圧を供給する際に利用することが可能となる。
IC…半導体集積回路
10…バンドギャップ基準電圧発生回路
11…誤差増幅器
12…出力トランジスタ
13…出力分圧回路
14…動作電流設定部
15…コントローラ
I1…第1定電流源
I2…第2定電流源
I3…第3定電流源
SW1…第1スイッチ
SW2…第2スイッチ
SW3…第3スイッチ
SW4…第4スイッチ
10…バンドギャップ基準電圧発生回路
11…誤差増幅器
12…出力トランジスタ
13…出力分圧回路
14…動作電流設定部
15…コントローラ
I1…第1定電流源
I2…第2定電流源
I3…第3定電流源
SW1…第1スイッチ
SW2…第2スイッチ
SW3…第3スイッチ
SW4…第4スイッチ
Claims (20)
- シリーズレギュレータを内蔵する半導体集積回路であって、
前記シリーズレギュレータは、基準電圧発生回路と、誤差増幅器と、出力トランジスタと、出力分圧回路と、動作電流設定部と、コントローラとを具備して、
前記出力トランジスタは、前記シリーズレギュレータの入力端子と出力端子との間に電流経路が並列接続された第1出力トランジスタと第2出力トランジスタとを含み、
前記第1出力トランジスタの素子サイズは、前記第2出力トランジスタの素子サイズより小さな値に設定され、
前記基準電圧発生回路から生成される基準電圧は前記誤差増幅器の一方の入力端子に供給可能とされ、前記誤差増幅器の出力信号は前記第1出力トランジスタの制御入力と前記第2出力トランジスタの制御入力とに供給可能とされ、
前記シリーズレギュレータの前記出力端子と接地電圧との間には前記出力分圧回路が接続可能とされ、前記出力分圧回路から生成されるフィードバック電圧は前記誤差増幅器の他方の入力端子に供給可能とされ、
前記コントローラには、低消費電力動作モードと高消費電力動作モードとを指示するモード選択信号が供給可能とされ、
前記動作電流設定部は、前記コントローラからの制御に応答して前記誤差増幅器の動作電流値を制御可能とされ、
前記低消費電力動作モードを指示する前記モード選択信号に応答して、前記低消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を小さな値に制御可能とされ、前記コントローラは前記第1出力トランジスタと前記第2出力トランジスタとをそれぞれ活性状態と非活性状態とに制御可能とされ、
前記高消費電力動作モードを指示する前記モード選択信号に応答して、前記高消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を前記小さな値よりも大きい大きな値に制御可能とされ、前記コントローラは前記第1出力トランジスタと前記第2出力トランジスタとの両者を活性状態に制御可能とされ、
前記モード選択信号のモード指示の前記低消費電力動作モードから前記高消費電力動作モードへの変化に応答して、前記コントローラは前記変化の後の所定期間において瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値よりも更に大きな値に制御可能とされた
ことを特徴とする半導体集積回路。 - 請求項1において、
前記モード選択信号の前記モード指示の前記高消費電力動作モードから前記低消費電力動作モードへの他の変化に応答して、前記コントローラは前記他の変化の後の他の所定期間において、瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値に制御可能とされた
ことを特徴とする半導体集積回路。 - 請求項1において、
前記シリーズレギュレータは、前記コントローラにより制御可能な第1スイッチと第2スイッチとを更に具備して、
前記第1スイッチは、前記誤差増幅器の前記出力信号を前記第2出力トランジスタの前記制御入力に供給可能とされ、
前記第2スイッチは、前記第2出力トランジスタの前記制御入力を前記接地電圧に接続可能とされ、
前記高消費電力動作モードでは、前記コントローラは前記第1スイッチと前記第2スイッチとをそれぞれオン状態とオフ状態とに制御可能とされ、
前記低消費電力動作モードでは、前記コントローラは前記第1スイッチと前記第2スイッチとをそれぞれオフ状態とオン状態とに制御可能とされる
ことを特徴とする半導体集積回路。 - 請求項3において、
前記動作電流設定部は第1定電流源と第2定電流源と第3定電流源と第3スイッチと第4スイッチとを含み、
前記第2定電流源と前記第3スイッチとの直列経路と前記第3定電流源と前記第4スイッチとの直列経路とは、前記第1定電流源と並列接続され、
前記高消費電力動作モードでは、前記コントローラは前記第3スイッチと前記第4スイッチとをそれぞれオン状態とオフ状態とに制御して、前記第1定電流源と前記第2定電流源とによって前記誤差増幅器の前記動作電流値の前記大きな値を設定可能とされ、
前記低消費電力動作モードでは、前記コントローラは前記第3スイッチと前記第4スイッチの両者をオフ状態に制御して、前記第1定電流源により前記誤差増幅器の前記動作電流値の前記小さな値を設定可能とされ、
前記コントローラは前記変化の後の前記所定期間において、前記コントローラは前記第3スイッチと前記第4スイッチとの両者を瞬時的にオン状態に制御して、瞬時的に前記誤差増幅器の前記動作電流値を前記更に大きな値に制御可能とされた
ことを特徴とする半導体集積回路。 - 請求項4において、
前記基準電圧発生回路はバンドギャップ基準電圧発生回路であり、前記バンドギャップ基準電圧発生回路から生成される前記基準電圧は略1.2ボルトの電圧である
ことを特徴とする半導体集積回路。 - 請求項5において、
前記動作電流設定部は、前記コントローラからの前記制御に応答して、前記誤差増幅器の差動対トランジスタの前記動作電流値を制御可能とされた
ことを特徴とする半導体集積回路。 - 請求項6において、
前記コントローラからの前記制御による前記第1スイッチと前記第2スイッチとの同時オフ状態を経由して、前記コントローラは前記シリーズレギュレータの動作モードを前記低消費電力動作モードと前記高消費電力動作モードとの間で遷移する
ことを特徴とする半導体集積回路。 - 請求項7において、
前記出力トランジスタは、前記シリーズレギュレータの前記入力端子と前記出力端子との間に電流経路が接続された第3出力トランジスタを更に含み、
前記第3出力トランジスタの素子サイズは、前記第1出力トランジスタの素子サイズより大きな値に設定され、
前記シリーズレギュレータは、前記コントローラにより制御可能な第5スイッチと第6スイッチとを更に具備して、
前記第5スイッチは、前記誤差増幅器の前記出力信号を前記第3出力トランジスタの制御入力に供給可能とされ、
前記第6スイッチは、前記第3出力トランジスタの前記制御入力を前記接地電圧に接続可能とされ、
前記高消費電力動作モードでは、前記コントローラは前記第5スイッチと前記第6スイッチとをそれぞれオン状態とオフ状態とに制御可能とされ、
前記低消費電力動作モードでは、前記コントローラは前記第5スイッチと前記第6スイッチとをそれぞれオフ状態とオン状態とに制御可能とされる
ことを特徴とする半導体集積回路。 - 請求項7において、
前記シリーズレギュレータの前記入力端子に携帯機器のバッテリーの電圧が供給可能とされ、前記シリーズレギュレータの前記出力端子から生成される出力電圧は前記携帯機器の機能デバイスに供給可能とされた
ことを特徴とする半導体集積回路。 - 請求項9において、
前記機能デバイスは、少なくともベースバンドプロセッサとRF半導体集積回路とを含み、
前記高消費電力動作モードにて前記シリーズレギュレータの前記出力端子から生成される前記出力電圧を使用して、前記ベースバンドプロセッサと前記RF半導体集積回路とは通信動作を実行可能とされる
ことを特徴とする半導体集積回路。 - シリーズレギュレータを内蔵する半導体集積回路の動作方法であって、
前記シリーズレギュレータは、基準電圧発生回路と、誤差増幅器と、出力トランジスタと、出力分圧回路と、動作電流設定部と、コントローラとを具備して、
前記出力トランジスタは、前記シリーズレギュレータの入力端子と出力端子との間に電流経路が並列接続された第1出力トランジスタと第2出力トランジスタとを含み、
前記第1出力トランジスタの素子サイズは、前記第2出力トランジスタの素子サイズより小さな値に設定され、
前記基準電圧発生回路から生成される基準電圧は前記誤差増幅器の一方の入力端子に供給され、前記誤差増幅器の出力信号は前記第1出力トランジスタの制御入力と前記第2出力トランジスタの制御入力とに供給され、
前記シリーズレギュレータの前記出力端子と接地電圧との間には前記出力分圧回路が接続され、前記出力分圧回路から生成されるフィードバック電圧は前記誤差増幅器の他方の入力端子に供給され、
前記コントローラには、低消費電力動作モードと高消費電力動作モードとを指示するモード選択信号が供給され、
前記動作電流設定部は、前記コントローラからの制御に応答して前記誤差増幅器の動作電流値を制御して、
前記低消費電力動作モードを指示する前記モード選択信号に応答して、前記低消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を小さな値に制御可能とされ、前記コントローラは前記第1出力トランジスタと前記第2出力トランジスタとをそれぞれ活性状態と非活性状態とに制御して、
前記高消費電力動作モードを指示する前記モード選択信号に応答して、前記高消費電力動作モードでは、前記コントローラは前記動作電流設定部を制御して前記誤差増幅器の前記動作電流値を前記小さな値よりも大きい大きな値に制御して、前記コントローラは前記第1出力トランジスタと前記第2出力トランジスタとの両者を活性状態に制御して、
前記モード選択信号のモード指示の前記低消費電力動作モードから前記高消費電力動作モードへの変化に応答して、前記コントローラは前記変化の後の所定期間において瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値よりも更に大きな値に制御する
ことを特徴とする半導体集積回路の動作方法。 - 請求項11において、
前記モード選択信号の前記モード指示の前記高消費電力動作モードから前記低消費電力動作モードへの他の変化に応答して、前記コントローラは前記他の変化の後の他の所定期間において、瞬時的に前記誤差増幅器の前記動作電流値を前記大きな値に制御する
ことを特徴とする半導体集積回路の動作方法。 - 請求項11において、
前記シリーズレギュレータは、前記コントローラにより制御可能な第1スイッチと第2スイッチとを更に具備して、
前記第1スイッチは、前記誤差増幅器の前記出力信号を前記第2出力トランジスタの前記制御入力に供給して、
前記第2スイッチは、前記第2出力トランジスタの前記制御入力を前記接地電圧に接続して、
前記高消費電力動作モードでは、前記コントローラは前記第1スイッチと前記第2スイッチとをそれぞれオン状態とオフ状態とに制御して、
前記低消費電力動作モードでは、前記コントローラは前記第1スイッチと前記第2スイッチとをそれぞれオフ状態とオン状態とに制御する
ことを特徴とする半導体集積回路の動作方法。 - 請求項13において、
前記動作電流設定部は第1定電流源と第2定電流源と第3定電流源と第3スイッチと第4スイッチとを含み、
前記第2定電流源と前記第3スイッチとの直列経路と前記第3定電流源と前記第4スイッチとの直列経路とは、前記第1定電流源と並列接続され、
前記高消費電力動作モードでは、前記コントローラは前記第3スイッチと前記第4スイッチとをそれぞれオン状態とオフ状態とに制御して、前記第1定電流源と前記第2定電流源とによって前記誤差増幅器の前記動作電流値の前記大きな値を設定して、
前記低消費電力動作モードでは、前記コントローラは前記第3スイッチと前記第4スイッチの両者をオフ状態に制御して、前記第1定電流源により前記誤差増幅器の前記動作電流値の前記小さな値を設定して、
前記コントローラは前記変化の後の前記所定期間において、前記コントローラは前記第3スイッチと前記第4スイッチとの両者を瞬時的にオン状態に制御して、瞬時的に前記誤差増幅器の前記動作電流値を前記更に大きな値に制御する
ことを特徴とする半導体集積回路の動作方法。 - 請求項14において、
前記基準電圧発生回路はバンドギャップ基準電圧発生回路であり、前記バンドギャップ基準電圧発生回路から生成される前記基準電圧は略1.2ボルトの電圧である
ことを特徴とする半導体集積回路の動作方法。 - 請求項15において、
前記動作電流設定部は、前記コントローラからの前記制御に応答して、前記誤差増幅器の差動対トランジスタの前記動作電流値を制御する
ことを特徴とする半導体集積回路の動作方法。 - 請求項16において、
前記コントローラからの前記制御による前記第1スイッチと前記第2スイッチとの同時オフ状態を経由して、前記コントローラは前記シリーズレギュレータの動作モードを前記低消費電力動作モードと前記高消費電力動作モードとの間で遷移する
ことを特徴とする半導体集積回路の動作方法。 - 請求項17において、
前記出力トランジスタは、前記シリーズレギュレータの前記入力端子と前記出力端子との間に電流経路が接続された第3出力トランジスタを更に含み、
前記第3出力トランジスタの素子サイズは、前記第1出力トランジスタの素子サイズより大きな値に設定され、
前記シリーズレギュレータは、前記コントローラにより制御可能な第5スイッチと第6スイッチとを更に具備して、
前記第5スイッチは、前記誤差増幅器の前記出力信号を前記第3出力トランジスタの制御入力に供給して
前記第6スイッチは、前記第3出力トランジスタの前記制御入力を前記接地電圧に接続して、
前記高消費電力動作モードでは、前記コントローラは前記第5スイッチと前記第6スイッチとをそれぞれオン状態とオフ状態とに制御して、
前記低消費電力動作モードでは、前記コントローラは前記第5スイッチと前記第6スイッチとをそれぞれオフ状態とオン状態とに制御する
ことを特徴とする半導体集積回路の動作方法。 - 請求項17において、
前記シリーズレギュレータの前記入力端子に携帯機器のバッテリーの電圧が供給され、前記シリーズレギュレータの前記出力端子から生成される出力電圧は前記携帯機器の機能デバイスに供給される
ことを特徴とする半導体集積回路の動作方法。 - 請求項19において、
前記機能デバイスは、少なくともベースバンドプロセッサとRF半導体集積回路とを含み、
前記高消費電力動作モードにて前記シリーズレギュレータの前記出力端子から生成される前記出力電圧を使用して、前記ベースバンドプロセッサと前記RF半導体集積回路とは通信動作を実行可する
ことを特徴とする半導体集積回路の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011114638A JP2012243193A (ja) | 2011-05-23 | 2011-05-23 | 半導体集積回路およびその動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011114638A JP2012243193A (ja) | 2011-05-23 | 2011-05-23 | 半導体集積回路およびその動作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012243193A true JP2012243193A (ja) | 2012-12-10 |
Family
ID=47464806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011114638A Withdrawn JP2012243193A (ja) | 2011-05-23 | 2011-05-23 | 半導体集積回路およびその動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012243193A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9059703B2 (en) | 2013-08-29 | 2015-06-16 | Kabushiki Kaisha Toshiba | Switch circuit |
JP2018159825A (ja) * | 2017-03-23 | 2018-10-11 | セイコーエプソン株式会社 | 駆動回路及び電子機器 |
CN108932003A (zh) * | 2017-05-22 | 2018-12-04 | 敦宏科技股份有限公司 | 智能型低压降稳压器与智能型稳压方法 |
CN114326890A (zh) * | 2020-09-29 | 2022-04-12 | 圣邦微电子(北京)股份有限公司 | 电压调节电路 |
-
2011
- 2011-05-23 JP JP2011114638A patent/JP2012243193A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9059703B2 (en) | 2013-08-29 | 2015-06-16 | Kabushiki Kaisha Toshiba | Switch circuit |
JP2018159825A (ja) * | 2017-03-23 | 2018-10-11 | セイコーエプソン株式会社 | 駆動回路及び電子機器 |
CN108932003A (zh) * | 2017-05-22 | 2018-12-04 | 敦宏科技股份有限公司 | 智能型低压降稳压器与智能型稳压方法 |
CN114326890A (zh) * | 2020-09-29 | 2022-04-12 | 圣邦微电子(北京)股份有限公司 | 电压调节电路 |
CN114326890B (zh) * | 2020-09-29 | 2023-04-07 | 圣邦微电子(北京)股份有限公司 | 电压调节电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3563066B2 (ja) | 電源装置及びそれを備えた携帯機器 | |
JP4774247B2 (ja) | 電圧レギュレータ | |
US8866341B2 (en) | Voltage regulator | |
US6236194B1 (en) | Constant voltage power supply with normal and standby modes | |
US6177785B1 (en) | Programmable voltage regulator circuit with low power consumption feature | |
US7414442B2 (en) | Buffer circuit and integrated circuit | |
TW201418926A (zh) | 帶有遲滯控制之低壓降穩壓器 | |
CN102915063A (zh) | 具有电荷泵的电压调节器 | |
JP5241523B2 (ja) | 基準電圧生成回路 | |
JP2013153288A (ja) | コンパレータ、それを用いたオシレータ、dc/dcコンバータの制御回路、dc/dcコンバータ、電子機器 | |
US20060255781A1 (en) | Constant voltage power supply | |
TWI381169B (zh) | 電壓穩壓電路 | |
JP2003084846A (ja) | 基準電圧発生回路 | |
JP2011039887A (ja) | バンドギャップレファレンス回路 | |
US20170205840A1 (en) | Power-supply circuit | |
JP2003005847A (ja) | レギュレータ回路 | |
US20230229182A1 (en) | Low-dropout regulator for low voltage applications | |
US11398813B2 (en) | Integrated oscillator | |
CN114200994B (zh) | 一种低压差线性稳压器和激光测距电路 | |
JP2012243193A (ja) | 半導体集積回路およびその動作方法 | |
Wang et al. | A low-power forward and reverse body bias generator in CMOS 40 nm | |
JPH04229313A (ja) | バッファ回路 | |
JP2008083850A (ja) | レギュレータ回路 | |
WO2022045106A1 (ja) | コンパレータ、発振器、及び、電力変換器 | |
US6975163B2 (en) | Precision margining circuitry |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |