CN115437443A - 低压差线性稳压电路和片上系统 - Google Patents

Abstract

本发明公开了一种低压差线性稳压电路和片上系统。该低压差线性稳压电路包括偏置产生电路、输出电路和电流反馈电路；电流反馈电路与输出电路连接，电流反馈电路用于根据输出电路的负载电流输出反馈电流，偏置产生电路与电流反馈电路连接，偏置产生电路用于根据反馈电流调节输出的偏置电压，输出电路与偏置产生电路连接，输出电路用于根据偏置电压调节输出电压。通过电流反馈电路将部分负载电流反馈至偏置产生电路，使得输出电压增加。从而可以在负载电流增加时，减小负载电流增加导致的输出电压减小的程度，使得输出电压可以保持相对稳定。在低压差线性稳压电路供电时，可以提高输出电压的稳定性，进而可以提高低压差线性稳压电路的供电可靠性。

Description

低压差线性稳压电路和片上系统

技术领域

本发明实施例涉及电路的技术领域，尤其涉及一种低压差线性稳压电路和片上系统。

背景技术

目前的超低功耗片上系统(System on Chip，SOC)对功耗的要求越来越严格。目前许多超低功耗的片上系统有两种工作模式。一种为睡眠模式，一种为正常工作模式。且片上系统一般99.9％时间处于睡眠模式，而只有0.1％处于正常工作模式。而在睡眠模式下，片上系统中有部分模块需要保持激活状态，例如包括实时时钟(Real_Time Clock，RTC)模块，定时唤醒模块，按键响应模块和数字控制状态机模块等，以使片上系统能够在睡眠模式下响应相应的指令，使片上系统能够转换为正常工作模式。片上系统还包括长通的低压差线性稳压电路，用于为睡眠模式下需要保持激活状态的模块供电。为了保证片上系统的超低功耗，低压差线性稳压电路需要具有低功耗的特性。在现有技术中，低功耗的低压差线性稳压电路容易在输出大电流时降低输出电压，容易导致低压差线性稳压电路供电的模块无法正常工作，降低了低压差线性稳压电路的供电可靠性。

发明内容

本发明提供一种低压差线性稳压电路和片上系统，以实现低压差线性稳压电路在输出大电流时具有相对稳定的输出电压，以提高低压差线性稳压电路的可靠性。

第一方面，本发明实施例提供了一种低压差线性稳压电路，包括偏置产生电路、输出电路和电流反馈电路；

所述电流反馈电路与所述输出电路连接，所述电流反馈电路用于根据所述输出电路的负载电流输出反馈电流，所述偏置产生电路与所述电流反馈电路连接，所述偏置产生电路用于根据所述反馈电流调节输出的偏置电压，所述输出电路与所述偏置产生电路连接，所述输出电路用于根据所述偏置电压调节输出电压。

可选地，所述电流反馈电路包括第一晶体管和第二晶体管；

所述第一晶体管的第一极和所述第二晶体管的第一极与第一电源端连接，所述第一晶体管的栅极、所述第二晶体管的栅极和所述第二晶体管的第二极与所述输出电路的输入端连接，所述第一晶体管的第二极与所述偏置产生电路的偏置电压调节端连接。

可选地，所述偏置产生电路包括电流源、阻抗单元和第三晶体管；所述输出电路包括第四晶体管；

所述电流源串联于所述第一电源端和所述阻抗单元之间，所述第三晶体管的第一极和栅极与所述阻抗单元连接，并作为所述偏置产生电路的偏置电压调节端，所述第三晶体管的第二极与第二电源端连接；所述阻抗单元和所述电流源的节点与所述第四晶体管的栅极连接，所述第四晶体管的第一极作为所述输出电路的输入端，所述第四晶体管的第二极用于输出所述输出电压。

可选地，所述第一晶体管和所述第二晶体管为P型晶体管，所述第三晶体管和所述第四晶体管为N型晶体管。

可选地，所述第一晶体管的沟道宽长比小于所述第二晶体管的沟道宽长比。

可选地，所述第一晶体管的沟道宽长比与所述第二晶体管的沟道宽长比的比值，与所述第三晶体管的沟道宽长比与所述第四晶体管的沟道宽长比的比值相等。

第二方面，本发明实施例还提供了一种片上系统，包括第一方面所述的低压差线性稳压电路和长通模块；

所述低压差线性稳压电路与所述长通模块连接，所述低压差线性稳压电路用于为所述长通模块供电。

本发明实施例的技术方案，通过电流反馈电路将部分负载电流反馈至偏置产生电路，并作为反馈电流输出至偏置产生电路，使得偏置产生电路根据反馈电流增加输出的偏置电压，进而使得输出电压增加。从而可以在负载电流增加时，减小负载电流增加导致的输出电压减小的程度，使得输出电压可以保持相对稳定。在低压差线性稳压电路供电时，可以提高输出电压的稳定性，进而可以提高低压差线性稳压电路的供电可靠性。

附图说明

图1为现有技术提供的一种低压差线性稳压电路的结构示意图；

图2为图1提供的低压差线性稳压电路对应的一种输出电压与负载电流的关系示意图；

图3为本发明实施例提供的一种低压差线性稳压电路的结构示意图；

图4为图3提供的低压差线性稳压电路对应的一种输出电压与负载电流的关系示意图；

图5为本发明实施例提供的另一种低压差线性稳压电路的结构示意图；

图6为本发明实施例提供的另一种低压差线性稳压电路的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为现有技术提供的一种低压差线性稳压电路的结构示意图。如图1所示，该低压差线性稳压电路包括偏置产生电路10和输出级20，偏置产生电路10包括恒流源IB、电阻R1和第一N型晶体管T1，输出级20包括第二N型晶体管T2。恒流源IB串联在正极电源端VDD和电阻R1之间，第一N型晶体管T1的栅极和漏极与电阻R1连接，第一N型晶体管T1的源极与接地端连接。第二N型晶体管T2的栅极与恒流源IB和电阻R1的节点连接，第二N型晶体管T2的漏极与正极电源端VDD连接，第二N型晶体管T2的源极作为低压差线性稳压电路的输出端OUT。在低压差线性稳压电路工作的过程中，恒流源IB提供偏置电流，并通过电阻R1和第一N型晶体管T1转换为偏置电压，输出至第二N型晶体管T2的栅极，使得第二N型晶体管T2导通。此时第二N型晶体管T2的源极电压，即低压差线性稳压电路的输出端OUT提供的输出电压Vout＝V(VBN)-Vgs(MN1)，其中，V(VBN)为第二N型晶体管T2的栅极电压，Vgs(MN1)为第二N型晶体管T2的栅源压差。低压差线性稳压电路的输出电压与负载电流负相关。示例性地，图2为图1提供的低压差线性稳压电路对应的一种输出电压与负载电流的关系示意图。其中，横坐标为负载电流IL，纵坐标为输出电压out。如图2所示，随着负载电流增加，输出电压减小。即，当低压差线性稳压电路输出的负载电流增加时，使得第二N型晶体管T2的栅源压差Vgs(MN1)增加，从而使得低压差线性稳压电路提供的输出电压减小，容易导致低压差线性稳压电路供电的模块无法正常工作，降低了电压差线性稳压电路的供电可靠性。示例性地，当低压差线性稳压电路在小负载电流下的输出电压为1.2V，当负载电流增加到10mA以上时，低压差线性稳压电路的输出电压会降低到0.6V以下。在低压差线性稳压电路为片上系统中需要保持激活状态的模块供电时，容易导致片上系统中需要保持激活状态的模块因电压低无法正常工作，降低了电压差线性稳压电路的供电可靠性。

针对上述技术问题，本发明实施例提供了一种低压差线性稳压电路。图3为本发明实施例提供的一种低压差线性稳压电路的结构示意图。如图3所示，该低压差线性稳压电路包括偏置产生电路110、输出电路120和电流反馈电路130；电流反馈电路130与输出电路120连接，电流反馈电路130用于根据输出电路120的负载电流输出反馈电流，偏置产生电路110与电流反馈电路130连接，偏置产生电路110用于根据反馈电流调节输出的偏置电压，输出电路120与偏置产生电路110连接，输出电路120用于根据偏置电压调节输出电压。

具体地，输出电路120具有输出端VOUT，其作为低压差线性稳压电路的电压输出端，用于提供输出电压。电流反馈电路130连接于第一电源端VDD和输出电路120之间，在输出电路120提供输出电压时，第一电源端VDD和输出端VOUT之间形成负载电流。该负载电流通过电流反馈电路130时，电流反馈电路130可以反馈部分负载电流至偏置产生电路110，作为反馈电流输出至偏置产生电路110，使得偏置产生电路110中的偏置电流增加，偏置产生电路110输出的偏置电压与偏置电流正相关。当偏置产生电路110中的偏置电流增加时，使得偏置产生电路110输出的偏置电压增加。而输出电压与偏置电压正相关，当偏置电压增加时，输出电路120的输出端VOUT提供的输出电压增加，从而实现输出电压的调节。

输出电压与负载电流负相关，在负载电流增加时，输出电压减小。同时电流反馈电路130将部分负载电流反馈至偏置产生电路110，使得偏置产生电路110输出的偏置电压增加，且偏置电压的增加值与反馈电流正相关。然后输出电路120的输出端VOUT提供的输出电压随着偏置电压的增加而增加，且输出电压的增加值与偏置电压的增加值正相关。从而使得输出电压与反馈电流正相关，即输出电压与负载电流正相关。当负载电流增加时，可以通过电流反馈电路130和偏置产生电路110的负反馈作用调节输出电路120的输出电压增加，从而可以减小负载电流增加时输出电压的减小程度，使得输出电压可以保持相对稳定。在低压差线性稳压电路供电时，可以提高输出电压的稳定性，进而可以提高低压差线性稳压电路的供电可靠性。示例性地，图4为图3提供的低压差线性稳压电路对应的一种输出电压与负载电流的关系示意图。其中，横坐标为负载电流I，纵坐标为输出电压vout。如图2和图4所示，在图4中，当负载电流增加时，输出电压的减小程度相对于图2中输出电压的减小程度小，即输出电压可以保持相对稳定。在低压差线性稳压电路供电时，可以提高输出电压的稳定性，进而可以提高低压差线性稳压电路的供电可靠性。

另外，当低压差线性稳压电路处于静态状态时，低压差线性稳压电路的负载电流比较小，此时偏置产生电路的偏置电流近似等于偏置产生电路自身产生的偏置电流，该偏置电流一般很小，例如为50nA，使得低压差线性稳压电路具有超低功耗。

本实施例的技术方案，通过电流反馈电路将部分负载电流反馈至偏置产生电路，并作为反馈电流输出至偏置产生电路，使得偏置产生电路根据反馈电流增加输出的偏置电压，进而使得输出电压增加。从而可以在负载电流增加时，减小负载电流增加导致的输出电压减小的程度，使得输出电压可以保持相对稳定。在低压差线性稳压电路供电时，可以提高输出电压的稳定性，进而可以提高低压差线性稳压电路的供电可靠性。

图5为本发明实施例提供的另一种低压差线性稳压电路的结构示意图。如图5所示，电流反馈电路130包括第一晶体管M1和第二晶体管M2；第一晶体管M1的第一极和第二晶体管M2的第一极与第一电源端VDD连接，第一晶体管M1的栅极、第二晶体管M2的栅极和第二晶体管M2的第二极与输出电路120的输入端IN连接，第一晶体管M1的第二极与偏置产生电路110的偏置电压调节端S1连接。

具体地，图5中示例性地示出了第一晶体管M1和第二晶体管M2均为P型晶体管。第一晶体管M1和第二晶体管M2呈镜像设置，且第二晶体管M2连接于第一电源端VDD和输出电路120之间。当负载电流通过第二晶体管M2时，第一晶体管M1和第二晶体管M2的镜像设置使得至少部分负载电流通过第一晶体管M1，并作为反馈电流输出至偏置产生电路110的偏置电压调节端S1，使得偏置产生电路110中的偏置电流增加。当偏置产生电路110中的偏置电流增加时，偏置产生电路110输出的偏置电压增加。而输出电压与偏置电压正相关。当偏置电压增加时，输出电路120的输出端VOUT提供的输出电压增加，从而可以减小负载电流增加时输出电压的减小程度，使得输出电压可以保持相对稳定。在低压差线性稳压电路供电时，可以提高输出电压的稳定性，进而可以提高低压差线性稳压电路的供电可靠性。

其中，第一晶体管M1和第二晶体管M2呈镜像设置时，第一晶体管M1和第二晶体管M2的镜像比与第一晶体管M1的沟道宽长比和第二晶体管M2的沟道宽长比的比值相关，通过设置第一晶体管M1的沟道宽长比和第二晶体管M2的沟道宽长比的比值，可以调节第一晶体管M1内的反馈电流与第二晶体管M2内的负载电流的比值。示例性地，第一晶体管M1的沟道宽长比和第二晶体管M2的沟道宽长比的比值为1：k时，第一晶体管M1内的反馈电流与第二晶体管M2内的负载电流的比值近似等于1：k。

图6为本发明实施例提供的另一种低压差线性稳压电路的结构示意图。如图6所示，偏置产生电路110包括电流源IS、阻抗单元111和第三晶体管M3；输出电路120包括第四晶体管M4；电流源IS串联于第一电源端VDD和阻抗单元111之间，第三晶体管M3的第一极和栅极与阻抗单元111连接，并作为偏置产生电路110的偏置电压调节端S1，第三晶体管M3的第二极与第二电源端VSS连接；阻抗单元111和电流源IS的节点与第四晶体管M4的栅极连接，第四晶体管M4的第一极作为输出电路120的输入端IN，第四晶体管M4的第二极用于输出输出电压。

具体地，电流源IS用于提供偏置电流，该偏置电流传输至阻抗单元111和第三晶体管M3时，阻抗单元111和第三晶体管M3根据偏置电流产生压降，作为偏置产生电路110自身产生的偏置电压。同时第一晶体管M1输出反馈电流至第三晶体管M3，使得流过第三晶体管M3的电流增加，即为偏置电流和反馈电流之和，此时第三晶体管M3同时根据偏置电流和反馈电流产生压降，从而使得第三晶体管M3产生的压降增加，进而使得阻抗单元111和第三晶体管M3产生的压降增加，即偏置产生电路110输出的偏置电压增加。当偏置电压传输至第四晶体管M4的栅极时，第四晶体管M4根据偏置电压和自身的栅源电压的差形成输出电压，并通过第四晶体管M4的第二极输出。当负载电流增加时，第四晶体管M4的栅源电压增加，使得第四晶体管M4的第二极输出的输出电压减小。同时偏置电压增加，使得第四晶体管M4的栅极电压增加，从而可以抵消第四晶体管M4的第二极输出的输出电压的减小程度，使得输出电压可以保持相对稳定。在低压差线性稳压电路供电时，可以提高输出电压的稳定性，进而可以提高低压差线性稳压电路的供电可靠性。具体地，低压差线性稳压电路的输出电压vout＝Vg(M4)-Vgs(M4)＝Is*R1+Vgs(M3)-Vgs(M4)；其中，Vg(M4)为第四晶体管M4的栅极电压，Is为恒流源IS提供的偏置电流，R1为阻抗单元111的电阻值，Vgs(M3)为第三晶体管M3的栅源压差，Vgs(M4)为第四晶体管M4的栅源压差。当负载电流增加时，Vgs(M4)会增加，使得输出电压vout下降，此时通过第一晶体管M1将反馈电流输出至第三晶体管M3的栅极，使得第三晶体管M3的栅源压差Vgs(M3)根据负载电流增加，从而可以减小负载电流增加时导致的输出电压vout的下降程度，使得输出电压可以保持相对稳定。在低压差线性稳压电路供电时，可以提高输出电压的稳定性，进而可以提高低压差线性稳压电路的供电可靠性。

可选地，阻抗单元111可以包括电阻，当偏置电流通过电阻时，电阻产生压降，使得偏置电压的组成部分包括电阻与偏置电流的乘积。

在上述技术方案的基础上，第一晶体管和第二晶体管为P型晶体管，第三晶体管和第四晶体管为N型晶体管。

具体地，第一晶体管的第一极和第二晶体管的第一极可以为源极，第二极可以为漏极。第一晶体管的第一极和第二晶体管的第一极均与第一电源端VDD连接，使得第一晶体管的第一极电位和第二晶体管的第一极的电位相等，且为高电平。第一晶体管的栅极和第二晶体管的栅极与第四晶体管的第一极连接，使得第一晶体管的栅极电位和第二晶体管的栅极电位相等，且小于第一晶体管的第一极电位和第二晶体管的第一极电位。通过设置第一晶体管和第二晶体管为P型晶体管，可以使得第一晶体管的栅极电位与第一晶体管的第一极电位之差小于零，同时第二晶体管的栅极电位与第二晶体管的第一极电位之差小于零，从而可以使得第一晶体管和第二晶体管处于导通状态，使得电流反馈电路一直处于工作状态。同理，第三晶体管的第一极和第四晶体管的第一极可以为漏极，第二极可以为源极。第三晶体管的栅极和第一极均与阻抗单元连接，第三晶体管的第二极与第二电源端VSS连接，其中，第二电源端VSS提供的信号可以为低电平，例如为0V。则第三晶体管的栅极电位大于第二极的电位，通过设置第三晶体管为N型晶体管，可以使得第三晶体管一直处于导通状态，使得偏置产生电路一直处于工作状态。同理，第四晶体管的栅极电位为偏置电压，第四晶体管的第二极电位为第四晶体管的栅极电位与第二极电位之差，使得第四晶体管的栅极电位大于第二极的电位，通过设置第四晶体管为N型晶体管，可以使得第四晶体管一直处于导通状态，使得输出电路一直处于导通状态，从而使得低压差线性稳压电路一直处于工作状态，为片上系统提供长通电压。

在上述技术方案的基础上，第一晶体管的沟道宽长比小于第二晶体管的沟道宽长比。

具体地，晶体管的沟道宽长比与晶体管的导通电流相关。晶体管的沟道宽长比越大，导通电流越大。通过设置第一晶体管的沟道宽长比小于第二晶体管的沟道宽长比，在第一晶体管镜像反馈通过第二晶体管的负载电流时，可以使得第一晶体管输出的反馈电流为负载电流的部分，从而避免第四晶体管的栅极电位过高导致第四晶体管截止的现象。示例性地，第一晶体管M1的沟道宽长比和第二晶体管M2的沟道宽长比的比值为1：k时，第一晶体管M1内的反馈电流与第二晶体管M2内的负载电流的比值近似等于1：k。其中，k可以为正整数，例如为100或1000等。

在上述各技术方案的基础上，第一晶体管的沟道宽长比与第二晶体管的沟道宽长比的比值，与第三晶体管的沟道宽长比与第四晶体管的沟道宽长比的比值相等。

具体地，当第一晶体管将负载电流的部分作为反馈电流输出至第三晶体管时，第一晶体管内的反馈电流与第二晶体管内的负载电流的比值，与第一晶体管的沟道宽长比和第二晶体管的沟道宽长比的比值正相关。例如第一晶体管的沟道宽长比和第二晶体管的沟道宽长比的比值为1：k，第一晶体管内的反馈电流与第二晶体管内的负载电流的比值近似等于1：k。同时设置第三晶体管的沟道宽长比与第四晶体管的沟道宽长比的比值，与第一晶体管的沟道宽长比的比值和撕手晶体管的沟道宽长比的比值相等，即第三晶体管的沟道宽长比和第四晶体管的沟道宽长比的比值为1：k，使得在相同电流条件下，第三晶体管的栅源压差与第四晶体管的栅源压差的比值与第三晶体管的沟道宽长比和第四晶体管的沟道宽长比的比值正相关，从而在第三晶体管的电流变化量与第四晶体管的电流变化量的比值近似为1：k时，第三晶体管的栅源压差和第四晶体管的栅源压差可以近似等比例变化，使得第三晶体管的栅源压差根据负载电流增加，从而可以减小负载电流增加时导致的输出电压的下降程度，使得输出电压可以保持相对稳定。在低压差线性稳压电路供电时，可以提高输出电压的稳定性，进而可以提高低压差线性稳压电路的供电可靠性。

本发明实施例还提供了一种片上系统。该片上系统包括本发明任意实施例提供的低压差线性稳压电路和长通模块；低压差线性稳压电路与长通模块连接，低压差线性稳压电路用于为长通模块供电。

具体地，长通模块可以为片上系统在睡眠模式下保持激活状态的模块。示例性地，长通模块可以为片上系统中的RTC模块，定时唤醒模块，按键响应模块和数字控制状态机模块等。通过设置低压差线性稳压电路与长通模块连接，使得低压差线性稳压电路可以为长通模块持续供电，可以保证片上系统能够在睡眠模式下响应相应的指令。由于片上系统包括本发明任意实施例提供的低压差线性稳压电路，因此具有低压差线性稳压电路的有益效果，此处不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (7)

1.一种低压差线性稳压电路，其特征在于，包括偏置产生电路、输出电路和电流反馈电路；

所述电流反馈电路与所述输出电路连接，所述电流反馈电路用于根据所述输出电路的负载电流输出反馈电流，所述偏置产生电路与所述电流反馈电路连接，所述偏置产生电路用于根据所述反馈电流调节输出的偏置电压，所述输出电路与所述偏置产生电路连接，所述输出电路用于根据所述偏置电压调节输出电压。

2.根据权利要求1所述的低压差线性稳压电路，其特征在于，所述电流反馈电路包括第一晶体管和第二晶体管；

所述第一晶体管的第一极和所述第二晶体管的第一极与第一电源端连接，所述第一晶体管的栅极、所述第二晶体管的栅极和所述第二晶体管的第二极与所述输出电路的输入端连接，所述第一晶体管的第二极与所述偏置产生电路的偏置电压调节端连接。

3.根据权利要求2所述的低压差线性稳压电路，其特征在于，所述偏置产生电路包括电流源、阻抗单元和第三晶体管；所述输出电路包括第四晶体管；

所述电流源串联于所述第一电源端和所述阻抗单元之间，所述第三晶体管的第一极和栅极与所述阻抗单元连接，并作为所述偏置产生电路的偏置电压调节端，所述第三晶体管的第二极与第二电源端连接；所述阻抗单元和所述电流源的节点与所述第四晶体管的栅极连接，所述第四晶体管的第一极作为所述输出电路的输入端，所述第四晶体管的第二极用于输出所述输出电压。

4.根据权利要求3所述的低压差线性稳压电路，其特征在于，所述第一晶体管和所述第二晶体管为P型晶体管，所述第三晶体管和所述第四晶体管为N型晶体管。

5.根据权利要求4所述的低压差线性稳压电路，其特征在于，所述第一晶体管的沟道宽长比小于所述第二晶体管的沟道宽长比。

6.根据权利要求4所述的低压差线性稳压电路，其特征在于，所述第一晶体管的沟道宽长比与所述第二晶体管的沟道宽长比的比值，与所述第三晶体管的沟道宽长比与所述第四晶体管的沟道宽长比的比值相等。

7.一种片上系统，其特征在于，包括权利要求1-6任一项所述的低压差线性稳压电路和长通模块；

所述低压差线性稳压电路与所述长通模块连接，所述低压差线性稳压电路用于为所述长通模块供电。

Images