CN111446932B

CN111446932B - 基于运算放大器的控制电路

Info

Publication number: CN111446932B
Application number: CN202010265332.8A
Authority: CN
Inventors: 石传波
Original assignee: 3Peak Inc
Current assignee: 3Peak Inc
Priority date: 2020-04-07
Filing date: 2020-04-07
Publication date: 2022-08-12
Anticipated expiration: 2040-04-07
Also published as: CN111446932A

Abstract

本发明揭示了一种基于运算放大器的控制电路，包括：主控制单元，包括若干第一运算放大器及若干第一MOS管，第一运算放大器用于根据输入信号V_IN和反馈信号V_FB驱动第一MOS管以产生输出电压信号V_OUT；反馈单元；负载；辅助控制单元，包括若干第二运算放大器及若干第二MOS管，第二运算放大器及第二MOS管用于根据输入信号V_IN和反馈信号V_FB驱动第一MOS管以产生输出电压信号V_OUT；其中，所述第二运算放大器的失调电压V_offset2大于第一运算放大器的失调电压V_offset1。本发明通过主控制单元和辅助控制单元的结合，可以确保负载稳定时仅有主控制通路工作，当负载突变时，辅助控制通路优先于主控制通路工作，大大提高了控制电路的响应速度，有效解决了输出电压的下冲或过冲现象。

Description

基于运算放大器的控制电路

技术领域

本发明属于集成电路技术领域，具体涉及一种基于运算放大器的控制电路。

背景技术

基于LDO结构(Low Dropout regulator，低压差线性稳压器)或Class AB结构的控制电路可以能够为模拟电路和射频电路等噪声敏感电路提供稳定的输出电压信号V_OUT，但当负载Iload突变时，有限的环路带宽来不及反应，输出电压信号V_OUT会出现下冲(undershoot)或过冲(overshoot)现象，若下冲或过冲幅度过大，可能会导致后续电路异常，因此在实际控制电路中需尽量避免下冲或过冲现象。

参图1所示为现有技术中基于LDO结构的控制电路，其包括运算放大器EA、MOS管P1’、分压电阻R1和R2、输出电容C_OUT及负载(静态电流为Iload)，运算放大器EA、MOS管P1’构成控制通路，反馈通路为自输出端V_OUT经过分压电阻R1和R2至运算放大器EA输入端V_FB的通路。该LDO结构仅具有Source(拉电流)能力，不具备Sink(灌电流)能力。

结合图2所示，当负载静态电流Iload突然增大时，V_OUT会出现下冲(undershoot)，是因为此时控制通路来不及工作，输出电容C_OUT放电以维持输出电压，直到控制通路响应后MOS管P1’提供足够的电流，V_OUT才逐渐恢复，其下冲幅值取决于控制通路的响应速度；当负载静态电流Iload突然减小时，V_OUT会出现过冲(overshoot)，同样是因为控制通路来不及工作，MOS管P1’提供了过多的电流，直到控制通路响应后MOS管减小电流，V_OUT才逐渐恢复，其过冲幅值也取决于控制通路响应的速度。

参图3所示为现有技术中基于Class AB结构的控制电路，其包括运算放大器EA、MOS管P2’和N1’、输出电容C_OUT及负载(静态电流为Iload)，运算放大器EA、MOS管P2’和N1’构成控制通路，反馈通路为自输出端V_OUT经过反馈单元(Feedback Network)至运算放大器EA输入端V_FB的通路。该Class AB结构既具有Source(拉电流)能力，也具有Sink(灌电流)能力。

结合图4所示，当负载静态电流Iload突然变化时，V_OUT会出现下冲或者过冲，直到控制通路响应后MOS管P2’及N1’提供足够的电流，V_OUT才逐渐恢复，其上冲、下冲幅值均取决于控制通路的响应速度。

因此，针对上述技术问题，有必要提供一种基于运算放大器的控制电路。

发明内容

本发明的目的在于提供一种基于运算放大器的控制电路，以提高控制电路的响应速度，改善过冲现象。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种基于运算放大器的控制电路，所述控制电路包括：

主控制单元，包括若干第一运算放大器及若干第一MOS管，第一运算放大器用于根据输入信号V_IN和反馈信号V_FB驱动第一MOS管以产生输出电压信号V_OUT；

反馈单元，用于根据输出电压信号V_OUT产生反馈信号V_FB；

负载，与输出电压信号V_OUT相连；

辅助控制单元，包括若干第二运算放大器及若干第二MOS管，第二运算放大器及第二MOS管用于根据输入信号V_IN和反馈信号V_FB驱动第一MOS管以产生输出电压信号V_OUT；

其中，所述第二运算放大器的失调电压V_offset2大于第一运算放大器的失调电压V_offset1。

一实施例中，其特征在于，

所述主控制单元中，第一运算放大器包括接收输入信号V_IN的第一输入端、接收信号反馈信号V_FB的第二输入端及与第一MOS管的栅极相连的第一输出端，第一MOS管与产生输出电压信号V_OUT的第二输出端相连；

所述辅助控制单元中，第二运算放大器包括接收输入信号V_IN的第三输入端、接收信号反馈信号V_FB的第四输入端及与第二MOS管相连的第三输出端，第二MOS管与第一MOS管的栅极相连。

一实施例中，所述控制电路包括：

由第一运算放大器及第一MOS管构成的主控制通路，当V_FB+V_offset2＞V_IN时，第二MOS管截止，由主控制通路产生输出电压信号V_OUT；

由第二运算放大器、第二MOS管及第一MOS管构成的辅助控制通路，当V_FB+V_offset2≤V_IN时，第二MOS管导通，由辅助控制通路产生输出电压信号V_OUT。

一实施例中，所述主控制单元包括第一运算放大器及第一MOS管，第一MOS管为PMOS管P1，PMOS管P1的栅极与第一运算放大器的第一输出端相连，源极和漏极分别与电源电压V_CC和第二输出端相连，负载连接于PMOS管P1的漏极和GND之间。

一实施例中，所述辅助控制单元包括第二运算放大器及第二MOS管，第二运算放大器的供电电压V_CC1与电源电压V_CC相等，第二MOS管为NMOS管N1，NMOS管N1的栅极与第二运算放大器的第三输出端相连，源极和漏极分别与GND和第一运算放大器的第一输出端相连。

一实施例中，所述主控制单元包括第一运算放大器及第一MOS管，第一MOS管为NMOS管N2，NMOS管N2的栅极与第一运算放大器的第一输出端相连，源极和漏极分别与第二输出端和电源电压V_CC相连，负载连接于NMOS管N2的源极和GND之间。

一实施例中，所述辅助控制单元包括第二运算放大器及第二MOS管，第二运算放大器的供电电压V_CC1大于电源电压V_CC，第二MOS管为PMOS管P2，PMOS管P2的栅极与第二运算放大器的第三输出端相连，源极和漏极分别与供电电压V_CC1和第一运算放大器的第一输出端相连。

一实施例中，所述主控制单元包括第一运算放大器及第一MOS管，第一MOS管为NMOS管N3，NMOS管N3的栅极与第一运算放大器的第一输出端相连，源极和漏极分别与GND和第二输出端相连，负载连接于NMOS管N3的漏极和GND之间。

一实施例中，所述辅助控制单元包括第二运算放大器及第二MOS管，第二运算放大器的供电电压V_CC1与电源电压V_CC相等，第二MOS管为PMOS管P3，PMOS管P3的栅极与第二运算放大器的第三输出端相连，源极和漏极分别与电源电压V_CC和第一运算放大器的第一输出端相连。

一实施例中，所述主控制单元为基于LDO结构或Class AB结构的控制单元。

与现有技术相比，本发明具有以下优点：

本发明通过主控制单元和辅助控制单元的结合，可以确保负载稳定时仅有主控制通路工作，当负载突变时，辅助控制通路优先于主控制通路工作，大大提高了控制电路的响应速度，有效解决了输出电压的下冲或过冲现象。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一现有技术中基于LDO结构的控制电路的电路原理图；

图2为现有技术中负载静态电流Iload和输出电压信号V_OUT的时序图；

图3为另一现有技术中基于LDO结构的控制电路的电路原理图；

图4为另一现有技术中负载静态电流Iload和输出电压信号V_OUT的时序图；

图5为本发明实施例1中基于运算放大器的控制电路的电路原理图；

图6a、6b为实施例1中第二运算放大器的电路原理图；

图7为本发明实施例1中基于运算放大器的控制电路的电路原理图；

图8为本发明实施例2中基于运算放大器的控制电路的电路原理图；

图9为现有技术和本发明控制电路可应用于LDO结构时负载静态电流Iload和输出电压信号V_OUT的时序对比图；

图10为现有技术和本发明控制电路可应用于Class AB结构时负载静态电流Iload和输出电压信号V_OUT的时序对比图。

具体实施方式

以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

并且，应当理解的是尽管术语第一、第二等在本文中可以被用于描述各种元件或结构，但是这些被描述对象不应受到这些术语的限制。这些术语仅用于将这些描述对象彼此区分开。例如，第一MOS管可以被称为第二MOS管，并且类似地第二MOS管也可以被称为第一MOS管，这并不背离本申请的保护范围。

本发明公开了一种基于运算放大器的控制电路，包括：

反馈单元，用于根据输出电压信号V_OUT产生反馈信号V_FB；

负载，与输出电压信号V_OUT相连；

其中，第二运算放大器的失调电压V_offset2大于第一运算放大器的失调电压V_offset1。

本发明中的控制电路包括：

由第一运算放大器及第一MOS管构成的主控制通路，当V_FB+V_offset2＞V_IN时，第二MOS管截止，由辅助控制通路产生输出电压信号V_OUT；

以下结合具体实施例对本发明作进一步说明。

实施例1：

参图5所示，本实施例中的控制电路包括：

主控制单元，包括第一运算放大器EA及第一MOS管，第一运算放大器EA包括接收输入信号V_IN的第一输入端、接收信号反馈信号V_FB的第二输入端及与第一MOS管相连的第一输出端，第一MOS管与产生输出电压V_OUT的第二输出端相连；

反馈单元，用于根据输出电压信号V_OUT产生反馈信号V_FB；

负载（未图示），与输出电压信号V_OUT相连；

辅助控制单元，包括第二运算放大器AMP及若干第二MOS管，第二运算放大器AMP包括接收输入信号V_IN的第三输入端、接收信号反馈信号V_FB的第四输入端及与第二MOS管相连的第三输出端，第二MOS管与第一MOS管相连。

具体地，本实施例中的第一MOS管为PMOS管P1，PMOS管P1的栅极与第一运算放大器的第一输出端相连，源极和漏极分别与电源电压V_CC和第二输出端相连，负载连接于PMOS管P1的漏极和GND之间。

第二运算放大器AMP的供电电压与电源电压V_CC相等，第二MOS管为NMOS管N1，NMOS管N1的栅极与第二运算放大器AMP的第三输出端相连，源极和漏极分别与GND和PMOS管P1的栅极相连。

本实施例中的控制电路包括：

由第一运算放大器EA及PMOS管P1构成的主控制通路，当V_FB+V_offset2＞V_IN时，NMOS管N1截止，由主控制通路产生输出电压信号V_OUT；

由第二运算放大器AMP、NMOS管N1及PMOS管P1构成的辅助控制通路，当V_FB+V_offset2≤V_IN时，NMOS管N1导通，由辅助控制通路产生输出电压信号V_OUT。

第一运算放大器EA要求高增益，确保输出精度，故主控制通路为慢通路；第二运算放大器AMP的要求是低增益、高带宽快速响应，使得负载突变时先于第一运算放大器EA响应，故辅助控制通路为快通路。

第二运算放大器AMP可采用如图6a、6b所示的两种电路结构，上述两种电路为常见的运算放大器电路，此处不再进行赘述。

本实施例中第二运算放大器的失调电压V_offset2大于第一运算放大器的失调电压V_offset1，控制电路工作原理如下：

当控制电路在稳定负载Iload下工作时（V_FB=V_IN），NMOS管N1截止，不影响主控制通路工作；

当负载Iload突然增大时，V_FB检测到V_OUT的变化，将NMOS管N1导通，通过辅助控制通路响应负载变化，迅速降低PMOS管P1的栅极电压，以提供更大的电流满足负载Iload的需求，减少了下冲(undershoot)；当负载Iload突然减小时，辅助控制通路不工作，NMOS管N1始终截止，等同于常规结构。

实施例2：

参图7所示，本实施例中的控制电路包括：

反馈单元，用于根据输出电压信号V_OUT产生反馈信号V_FB；

负载（未图示），与输出电压信号V_OUT相连；

具体地，本实施例中的第一MOS管为NMOS管N2，NMOS管N2的栅极与第一运算放大器EA的第一输出端相连，源极和漏极分别与第二输出端和电源电压V_CC相连，负载连接于NMOS管N2的源极和GND之间。

第二MOS管为PMOS管P2，PMOS管P2的栅极与第二运算放大器AMP的第三输出端相连，源极和漏极分别与供电电压V_CC1和NMOS管N2的栅极相连。

同样地，本实施例中第二运算放大器的失调电压V_offset2大于第一运算放大器的失调电压V_offset1，与实施例1不同之处仅在于第一运算放大器EA和第二运算放大器AMP的供电电压V_CC1大于电源电压V_CC。

本实施例中的控制电路包括：

由第一运算放大器EA及NMOS管N2构成的主控制通路，当V_FB+V_offset2＞V_IN时，PMOS管P2截止，由主控制通路产生输出电压信号V_OUT；

由第二运算放大器AMP、PMOS管P2及NMOS管N2构成的辅助控制通路，当V_FB+V_offset2≤V_IN时，PMOS管P2导通，由辅助控制通路产生输出电压信号V_OUT。

常规结构中，下冲是因为输出管NMOS管N2来不及提供负载静态电流Iload，输出电容不得不去补充这部分电流，从而导致电容放电，输出电压降低。辅助控制通路的作用是迅速抬高NMOS管N2的栅极电压，使得NMOS管N2提供的电流变大，减小了由输出电容去补充的电流部分，于是输出电压信号V_OUT不会有大的下冲。

实施例3：

参图8所示，本实施例中的控制电路包括：

反馈单元，用于根据输出电压信号V_OUT产生反馈信号V_FB；

负载（未图示），与输出电压信号V_OUT相连；

具体地，第一MOS管为NMOS管N3，NMOS管N3的栅极与第一运算放大器EA的第一输出端相连，源极和漏极分别与GND和第二输出端相连，负载连接于NMOS管N3的漏极和GND之间。

第二运算放大器AMP的供电电压V_CC1与电源电压V_CC相等，第二MOS管为PMOS管P3，PMOS管P3的栅极与第二运算放大器的第三输出端相连，源极和漏极分别与电源电压V_CC和NMOS管N3的栅极相连。

同样地，本实施例中第二运算放大器的失调电压V_offset2大于第一运算放大器的失调电压V_offset1，控制电路工作原理如下：

当控制电路在稳定负载Iload下工作时（V_FB=V_IN），PMOS管P3截止，不影响主控制通路工作；

当负载Iload突然减小时，V_FB检测到V_OUT的变化，将PMOS管P3导通，通过辅助控制通路响应负载变化，减小NMOS管N3的过冲(overshoot)；当负载Iload突然增大时，PMOS管P3截止，等同于常规结构。

本发明中基于运算放大器的控制电路可适用于LDO结构或Class AB结构：

如实施例1中的控制电路可应用于LDO结构，负载、分压电阻、输出电容的设置为现有技术，此处不再赘述，结合图9所示，辅助控制单元的增加可以改善输出MOS管的下冲；

如实施例1与实施例3、或实施例2与实施例3中控制电路的组合可应用于Class AB结构，实施例1中的PMOS管P1或实施例2中的NMOS管N2作为Class AB结构中的上管，实施例3中的NMOS管3作为Class AB结构中的下管，结合图10所示，辅助控制单元可分别改善上管的下冲和下管的过冲。

另外，当应用于Class AB结构时，第一运算放大器可以是同一个，也可以是分为两个，其输出分别控制Class AB结构中的上管和下管。

当采用两个第一运算放大器分别控制上管和下管时，上管侧的第二运算放大器的失调电压大于上管侧第一运算放大器的失调电压，下管侧的第二运算放大器的失调电压大于下管侧第一运算放大器的失调电压。

应当理解的是，上述实施例中的失调电压通过失调电压产生电路进行控制，该电路属于本领域的现有技术，此处不再针对失调电压产生电路进行详细说明，失调电压产生电路通常集成在运算放大器中，也可以设置于运算放大器外部。

上技术方案可以看出，本发明具有以下有益效果：

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims

1.一种基于运算放大器的控制电路，应用于ClassAB结构，其特征在于，所述控制电路包括：

上管侧主控制单元，包括上管侧第一运算放大器及作为ClassAB结构上管的第一MOS上管，上管侧第一运算放大器用于根据输入信号V_IN和反馈信号V_FB驱动第一MOS上管以产生输出电压信号V_OUT，其中，第一MOS上管为PMOS管P1，PMOS管P1的栅极与上管侧第一运算放大器的第一输出端相连，源极和漏极分别与电源电压V_CC和第二输出端相连，负载连接于PMOS管P1的漏极和GND之间；

上管侧辅助控制单元，包括上管侧第二运算放大器及上管侧第二MOS管，上管侧第二运算放大器及上管侧第二MOS管用于根据输入信号V_IN和反馈信号V_FB驱动第一MOS上管以产生输出电压信号V_OUT，其中，上管侧第二MOS管为NMOS管N1，NMOS管N1的栅极与上管侧第二运算放大器的第三输出端相连，源极和漏极分别与GND和上管侧第一运算放大器的第一输出端相连；

下管侧主控制单元，包括下管侧第一运算放大器及作为ClassAB结构下管的第一MOS下管，下管侧第一运算放大器用于根据输入信号V_IN和反馈信号V_FB驱动第一MOS下管以产生输出电压信号V_OUT，其中，第一MOS下管为NMOS管N3，NMOS管N3的栅极与下管侧第一运算放大器的第一输出端相连，源极和漏极分别与GND和第二输出端相连，负载连接于NMOS管N3的漏极和GND之间；

下管侧辅助控制单元，包括下管侧第二运算放大器及下管侧第二MOS管，下管侧第二运算放大器及下管侧第二MOS管用于根据输入信号V_IN和反馈信号V_FB驱动第一MOS下管以产生输出电压信号V_OUT，其中，下管侧第二MOS管为PMOS管P3，PMOS管P3的栅极与下管侧第二运算放大器的第三输出端相连，源极和漏极分别与电源电压VCC和下管侧第一运算放大器的第一输出端相连；

其中，所述上管侧第二运算放大器的失调电压V_offset2大于上管侧第一运算放大器的失调电压V_offset1，所述下管侧第二运算放大器的失调电压大于下管侧第一运算放大器的失调电压。

2.根据权利要求1所述的基于运算放大器的控制电路，其特征在于，所述控制电路包括：

由第一运算放大器及第一MOS上管或第一MOS下管构成的主控制通路，当V_FB+V_offset2＞V_IN时，第二MOS管截止，由主控制通路产生输出电压信号V_OUT；

由第二运算放大器、第二MOS管及第一MOS上管或第一MOS下管构成的辅助控制通路，当V_FB+V_offset2≤V_IN时，第二MOS管导通，由辅助控制通路产生输出电压信号V_OUT。

3.根据权利要求1所述的基于运算放大器的控制电路，其特征在于，上管侧第二运算放大器的供电电压V_CC1与电源电压V_CC相等。

4.根据权利要求1所述的基于运算放大器的控制电路，其特征在于，下管侧第二运算放大器的供电电压V_CC1与电源电压V_CC相等。

5.一种基于运算放大器的控制电路，应用于ClassAB结构，其特征在于，所述控制电路包括：

上管侧主控制单元，包括上管侧第一运算放大器及作为ClassAB结构上管的第一MOS上管，上管侧第一运算放大器用于根据输入信号V_IN和反馈信号V_FB驱动第一MOS上管以产生输出电压信号V_OUT，其中，第一MOS上管为NMOS管N2，NMOS管N2的栅极与上管侧第一运算放大器的第一输出端相连，源极和漏极分别与第二输出端和电源电压VCC相连，负载连接于NMOS管N2的源极和GND之间；

上管侧辅助控制单元，包括上管侧第二运算放大器及上管侧第二MOS管，上管侧第二运算放大器及上管侧第二MOS管用于根据输入信号V_IN和反馈信号V_FB驱动第一MOS上管以产生输出电压信号V_OUT，其中，上管侧第二MOS管为PMOS管P2，PMOS管P2的栅极与上管侧第二运算放大器的第三输出端相连，源极和漏极分别与供电电压VCC1和上管侧第一运算放大器的第一输出端相连；

6.根据权利要求5所述的基于运算放大器的控制电路，其特征在于，所述控制电路包括：

7.根据权利要求5所述的基于运算放大器的控制电路，其特征在于，上管侧第二运算放大器的供电电压V_CC1大于电源电压V_CC。

8.根据权利要求5所述的基于运算放大器的控制电路，其特征在于，下管侧第二运算放大器的供电电压V_CC1与电源电压V_CC相等。