CN101295536B

CN101295536B - 升压电路及应用其的内存结构

Info

Publication number: CN101295536B
Application number: CN2007101017194A
Authority: CN
Inventors: 陈至仁
Original assignee: Nanya Technology Corp
Current assignee: Nanya Technology Corp
Priority date: 2007-04-24
Filing date: 2007-04-24
Publication date: 2011-08-17
Anticipated expiration: 2027-04-24
Also published as: CN101295536A

Abstract

当内存内的一数据储存单元在正常操作下，打开升压电路内的全部电压泵，以对电源电压进行升压。当此数据储存单元进入待机状态时，关闭升压电路内的部份电压泵，才对电源电压进行升压。如此，能降低待机电流并减少功率消耗，提高电路效率。

Description

升压电路及应用其的内存结构

技术领域

本发明是有关于一种内存结构，且特别是有关于一种能降低待机电流以及减少功率消耗的内存结构。

背景技术

动态随机存取内存(Dynamic Random Access Memory；DRAM)具有低成本及大容量的特性，因此许多电子系统产品都采用其当作最佳的内存解决方案，更是电子系统产品不可或缺的零组件之一。就应用来看，DRAM目前仍以资讯产品为最主要应用，如桌上型电脑、笔记型电脑、DRAM升级模组、伺服器及工作站等。

在DRAM中，随着工艺进步及低耗电量需求，电源电压VDD也随之降低。但，要打开内存单元(memory cell)的字线所需的电压VPP却仍得要高于电源电压VDD。故而，需要使用升压电路来将电源电压VDD升高成字线电压VPP。

一般来说，升压电路会包括数级的电压泵(pump)。由于电源电压VDD愈来愈低，因此用于升压的电压泵的级数也愈来愈多。但愈多的电压泵级数代表泵效益(pump efficiency)也会降低。泵效益PE的定义如下：

PE＝I_VPP/I_VDD (1)

在上式中，I_VDD代表由电源所提供的电流；而I_VPP代表由电压泵所提供的电流。

此外，为减少功率消耗，未处于操作状态下的内存会被切换成待机(standby)状态。当内存处于待机状态时，太高的待机电流会增加不必要的功率消耗。更甚者，可能因为泵效益的降低而导致待机电流的增加与更多的功率消耗。

较好能有一种升压电路与应用其的内存架构，其能增加泵效益，降低待机电流，减少不必要的功率消耗。

发明内容

本发明提供一种内存结构及其内部的升压电路，在内存内的某些数据储存单元进入待机状态时，借由关闭升压电路内的部份电压泵，能降低待机电流并减少功率消耗，提高电路效率。

本发明提出一种升压电路，包括：

至少一级的第一电压泵，包括一第一泵电路，该第一泵电路将一电源电压转移到一第一节点电压；

至少一级的第二电压泵，耦接至该第一电压泵级，该第二电压泵级包括一第二泵电路与一第三泵电路与一致能电路，该致能电路根据一作用信号而控制该第三泵电路为正常操作或关闭状态，该第二泵电路将该第一节点电压转移到一第二节点电压；以及

一开关元件，耦接至该第二电压泵级；

其中，当该第三泵电路为正常操作时，该第三泵电路将该第二节点电压转移到一输出电压，当该第三泵电路为关闭状态时，该开关元件将该第二节点电压导通为该输出电压且该输出电压的电流由该第二泵电路所提供；

其中该第一电压泵级更包括：一第一驱动电路，将一第一与一第二脉冲信号增强后送至该第一泵电路；一第二驱动电路，将一第三脉冲信号增强；以及一第一耦合元件，将被该第二驱动电路所增强的该第三脉冲信号耦合至该第一节点电压，以对该第一节点电压进行升压；

其中该第二电压泵级更包括：一第三驱动电路，将该第一与该第二脉冲信号增强后送至该第二泵电路；一第一逻辑闸，根据该作用信号而决定是否输出该第三脉冲信号；一第四驱动电路，耦接至该第一逻辑闸，将该第一逻辑闸所输出的该第三脉冲信号增强；以及一第二耦合元件，将被该第四驱动电路所增强的该第三脉冲信号耦合至该第二节点电压，以对该第二节点电压进行升压。

本发明另提出一种内存结构，包括：

一第一升压电路，用于产生一第一参考电压，该第一升压电路包括复数级的电压泵；

一第二升压电路，用于产生一第二参考电压；

一控制电路，根据一地址信号与一作用信号以产生一致能信号；

一字线驱动电路，根据该致能信号的逻辑状态，将该致能信号的位准升压成该第一或该第二参考电压；以及

一数据储存单元，根据被该字线驱动电路所升压的该致能信号而进行操作；

其中，当该数据储存单元处于待机状态时，上述电压泵级的一部份处于关闭状态，以减少该内存结构的待机电流；

其中该第一升压电路的上述电压泵级包括：至少一级的第一电压泵，包括一第一泵电路，该第一泵电路将一电源电压的电荷转移到一第一节点电压；至少一级的第二电压泵，耦接至该第一电压泵级，该第二电压泵级包括一第二泵电路与一第三泵电路与一致能电路，该致能电路根据一作用信号而控制该第三泵电路为正常操作或关闭状态，该第二泵电路将该第一节点电压的电荷转移到一第二节点电压；以及一开关元件，耦接至该第二电压泵级；其中，当该第三泵电路为正常操作时，该第三泵电路将该第二节点电压的电荷转移到一输出电压，当该第三泵电路为关闭状态时，该开关元件将该第二节点电压导通为该输出电压且该输出电压的电流由该第二泵电路所提供；

本发明的一范例提出一种内存结构，包括：一第一升压电路，用于产生一第一参考电压，该第一升压电路包括复数级的电压泵；一第二升压电路，用于产生一第二参考电压；一控制电路，根据一地址信号与一作用信号以产生一致能信号；一字线驱动电路，将该致能信号的位准升压成该第一或该第二参考电压；以及一数据储存单元，根据被该字线驱动电路所升压的该致能信号而进行操作。当该数据储存单元处于待机状态时，这些电压泵级的一部份处于关闭状态，以减少该内存结构的待机电流及功率消耗。

在本发明的另一范例中，上述的第一升压电路与第二升压电路的一包括：至少一级的第一电压泵，至少一级的第二电压泵，以及开关元件。此第一电压泵级包括一第一泵电路，该第一泵电路将一电源电压的电荷转移到一第一节点电压。此第二电压泵级耦接至第一电压泵级。此该第二电压泵级包括一第二泵电路与一第三泵电路与一致能电路。该致能电路根据一作用信号而控制该第三泵电路为正常操作或关闭状态。该第二泵电路将该第一节点电压的电荷转移到一第二节点电压。此开关元件耦接至该第二电压泵级。当该第三泵电路为正常操作时，该第三泵电路将该第二节点电压的电荷转移到一输出电压；当该第三泵电路为关闭状态时，该开关元件将该第二节点电压导通为该输出电压且该输出电压的电流由该第二泵电路所提供。不论该第三泵电路为正常操作或关闭状态，该输出电压的电压值基本上是一样的。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下。

附图说明

图1显示根据本发明一实施例的应用电压泵的内存单元的示意图。

图2显示根据此实施例的字线电压(VPP)泵的示意图。

图3显示应用于此实施例的脉冲信号的时序图。

图4显示根据此实施例的泵电路的示意图。

图5显示根据本发明另一实施例的字线电压(VPP)泵的示意图。

MC：内存单元 M1：晶体管

C1：电容 11：VPP泵

12：VNWL泵 13：字线驱动电路

14：控制电路 210、220、230：电压泵

211：泵电路 212与213：驱动电路

C21：电容 221：泵电路

222与223：驱动电路 C22：电容

231与232：泵电路 233、234与235：驱动电路

C23：电容 M21：晶体管

236、237与238：逻辑闸 C41～C42：电容

M41～M47：晶体管 501-1～501-M：电压泵

502-1～502-N：电压泵 M51：晶体管

具体实施方式

在本发明实施例中，当内存内的某些数据储存单元(如内存单元等)进入待机状态时，借由关闭升压电路内的部份电压泵，能降低待机电流并减少功率消耗，提高电路效率。故而在相同的漏电流下，可有效减少内存的待机电流，并能提高泵效益。

图1显示根据本发明一实施例的应用电压泵的内存单元的示意图。在图1中，以一个内存单元MC包括一个晶体管M1与一个电容C1为例做说明。习知此技者当知，本发明实施例亦可应用至其他架构的内存单元，此皆在本发明的精神与范围内。

VPP泵11用于产生字线正电压VPP；而VNWL泵12用于产生字线负电压VNWL。由VPP泵11所产生的字线正电压VPP与由VNWL泵12所产生的字线负电压VNWL会送至字线驱动电路13。

如果致能信号EN(由控制电路14所产生)的电压位准低于字线正电压VPP(当致能信号EN为逻辑高时)或字线负电压VNWL(当致能信号EN为逻辑低时)时，字线驱动电路13可将致能信号EN升压成字线正电压VPP(当致能信号EN为逻辑高时)或字线负电压VNWL(当致能信号EN为逻辑低时)。将致能信号EN升压可加速内存单元MC内的晶体管(如晶体管M1)的操作速度。

控制电路14会根据地址信号AD与作用信号ACT而产生致能信号EN。地址信号AD代表哪一个内存单元被定址(也就是要被写入数据)。作用信号ACT有关于电压泵(如VPP泵11)的操作，比如，作用信号ACT可当成电压泵(如VPP泵11)的控制信号，控制电压泵(如VPP泵11)的操作状态。

图2显示根据此实施例的字线电压(VPP)泵的示意图。在此，以字线电压(VPP)泵11包括3级的电压泵为例做说明。当知，本发明并不受限于此。甚至，本发明可应用至较多级或较少级的电压泵。

在本实施例中，当内存单元处于正常操作状态下，所有的电压泵皆处于正常操作(升压)状态；但当内存单元处于待机操作状态下，一个或数个的电压泵处于正常操作(升压)状态而其他的电压泵则处于关闭状态。以图2的3级电压泵为例，当内存单元处于正常操作状态下，所有的电压泵210、220与230皆处于正常操作(升压)状态；但当内存单元处于待机操作状态下，电压泵210与220处于正常操作(升压)状态而电压泵230则处于关闭状态。

如图2所示，本实施例的字线电压(VPP)泵11包括3级电压泵210、220与230，以及晶体管M21。电压泵210包括：泵电路211，驱动电路212与213，以及电容C21。电压泵220包括：泵电路221，驱动电路222与223，以及电容C22。电压泵230包括：泵电路231与232，驱动电路233、234与235，电容C23，以及逻辑闸236、237与238。在本实施例中，泵电路(如电路211、221、231与232)用于将其输入端的电荷转移到其输出端，而电容(如C21～C23)则将其相应的泵电路的输出电压进行升压(通过电容耦合效应)。

驱动电路212具有：两个输入端，分别接收脉冲信号clk_p1与clk_p4；以及两个输出端，分别耦接至泵电路211的两个输入端。泵电路211具有：三个输入端与一个输出端，其中两个输入端分别耦接至驱动电路212的两个输出端，另一个输入端接收电源电压VDD，其输出端则耦接至电容C21的一端(亦即节点电压V1)。驱动电路213具有：输入端，接收脉冲信号clk_p2；以及输出端，耦接至电容C21的另一端。电容C21的两端分别耦接至泵电路211的输出端(亦即节点电压V1)与驱动电路213的输出端。

驱动电路222具有：两个输入端，分别接收脉冲信号clk_p2与clk_p3；以及两个输出端，分别耦接至泵电路221的两个输入端。泵电路221具有：三个输入端与一个输出端，其中两个输入端分别耦接至驱动电路222的两个输出端，另一个输入端接收节点电压V1，其输出端则耦接至电容C22的一端。驱动电路223具有：输入端，接收脉冲信号clk_p1；以及输出端，耦接至电容C22的另一端。电容C22的两端分别耦接至泵电路221的输出端(亦即节点电压V2)与驱动电路223的输出端。

驱动电路233具有：两个输入端，分别接收脉冲信号clk_p1与clk_p4；以及两个输出端，分别耦接至泵电路231的两个输入端。泵电路231具有：三个输入端与一个输出端，其中两个输入端分别耦接至驱动电路233的两个输出端，另一个输入端接收节点电压V2，其输出端则耦接至电容C23的一端(亦节点电压V3)与泵电路232的一个输入端。驱动电路234具有：输入端，接收逻辑闸238的输出信号；以及输出端，耦接至电容C23的另一端。电容C23的两端分别耦接至泵电路231的输出端(即节点电压V3)与驱动电路234的输出端。逻辑闸238具有：两个输入端，分别接收信号ACT与脉冲信号clk_p2；以及一输出端，耦接至驱动电路234的输入端。逻辑闸236具有：两个输入端，分别接收信号ACT与脉冲信号clk_p2；以及一输出端，耦接至驱动电路235的输入端之一。逻辑闸237具有：两个输入端，分别接收信号ACT与脉冲信号clk_p3；以及一输出端，耦接至驱动电路235的另一输入端。驱动电路235具有：两输入端，分别耦接至逻辑闸236的输出端与逻辑闸237的输出端；以及两个输出端，耦接至泵电路232的两个输入端。泵电路232具有：三个输入端与一个输出端，其中两个输入端分别耦接至驱动电路235的两个输出端，另一个输入端接收节点电压V3，其输出端则耦接至输出端VPP。

晶体管M21具有：源极端，耦接至节点电压V3；栅极端，接收信号ACT；以及汲极端，耦接至输出端VPP。

在本实施例中，驱动电路(如212、213、222、223、233、234与235)可包括多个串接的缓冲器，以增加信号的驱动能力。在第一级电压泵210中，驱动电路212用于增加脉冲信号clk_p1与clk_p4的驱动能力，而驱动电路213用于增加脉冲信号clk_p2的驱动能力。在第二级电压泵220中，驱动电路222用于增加脉冲信号clk_p2与clk_p3的驱动能力，而驱动电路223用于增加脉冲信号clk_p1的驱动能力。在第三级电压泵230中，驱动电路233用于增加脉冲信号clk_p1与clk_p4的驱动能力，驱动电路234用于增加逻辑闸238的输出信号的驱动能力，而驱动电路235用于增加逻辑闸236的输出信号与逻辑闸237的输出信号的驱动能力。

在本实施例中，泵电路211、221、231与232用于将其输入电压转移到其输出端，至于对输入电压的升压程度则视泵电路和电容C21、C22与C23的架构而定。

在本实施例中，通过电容C21、C22与C23的耦合效应，可将驱动电路213、223与234的输出信号耦合至泵电路211、221与231的输出电压。也就是说，通过电容C21、C22与C23的耦合效应，可对泵电路211、221与231的输出电压进行升压。

在第一级电压泵210中，泵电路211将低电源电压VDD的电荷转移到节点电压V1，然后节点电压V1会经由电容C21的耦合效应而被升压。基本上，节点电压V1的位准会高于低电源电压VDD，也就是，第一级电压泵210将低电源电压VDD升压成节点电压V1。

同样地，在第二级电压泵220中，泵电路221将节点电压V1的电荷转移到节点电压V2，然后节点电压V2更会经由电容C22的耦合效应而被升压。基本上，节点电压V2的位准会高于节点电压V1，也就是，第二级电压泵220将节点电压V1升压成节点电压V2。

同样地，在第三级电压泵230中，泵电路231将节点电压V2的电荷转移到节点电压V3，然后节点电压V3更会经由电容C23的耦合效应而被升压。基本上，节点电压V3的位准会高于节点电压V2。

当内存单元处于正常操作状态下(此时信号ACT处于逻辑高)，驱动电路235与泵电路232皆处于正常操作状态。泵电路232将节点电压V3的电荷转移到输出电压VPP；而且晶体管M21处于关闭状态。亦即输出电压VPP的电流由泵电路232所提供。

当内存单元处于待机操作状态下(此时信号ACT处于逻辑低)，逻辑闸236、237与238的输出信号皆为逻辑低。逻辑闸236、237与238的逻辑低输出信号会使得驱动电路234、235与泵电路232皆处于关闭状态。但因信号ACT处于逻辑低，故晶体管M21处于导通状态。所以，此时的输出电压VPP的电流由泵电路231所提供；而且由于泵电路232与驱动电路234、235皆处于关闭状态，故而可减少功率消耗。

另外，不论是内存单元处于正常操作状态或待机操作状态下，输出电压VPP的电压位准原则上是一样的。

在本实施例中，信号ACT的逻辑状态有关于内存单元的操作状态。比如，但不受限于，当内存单元处于正常操作时，信号ACT为逻辑高；但当内存单元处于待机操作时，信号ACT为逻辑低。

当然，习知此技者亦可从本实施例的描述进而修改图2的架构，以得到本实施例的其他变化形态。比如，图2的架构可修改成，当内存单元处于正常操作状态下，所有的电压泵210、220与230皆处于正常操作(升压)状态；但当内存单元处于待机操作状态下，电压泵210处于正常操作(升压)状态而电压泵220与230则处于关闭状态。

此外，在图2的架构中，虽然第三级的电压泵230包括了两个泵电路231与232。但习知此技者可知，第三级的电压泵230可有其他可能架构，比如第三级的电压泵230只包括单一个泵电路。

简言之，在图2的架构中，当信号ACT为逻辑高时，输出电压VPP的电流由泵电路232所提供；但当信号ACT为逻辑低时，输出电压VPP的电流由泵电路231所提供。

图3显示应用于此实施例的脉冲信号的时序图。习知此技者当知，图3的脉冲信号clk_p1～clk_p4的时序图只是其中的一个例子而已，习知此技者可从上述说明推导出其他可能的脉冲信号clk_p1～clk_p4的时序关系。

图4显示根据此实施例的泵电路的示意图。或者，习知此技者当可由图4的架构或其所知而推出其他类型的泵电路。更甚者，习知此技者当可应用目前所知或未来可知的其他类型的泵电路于本发明实施例中，此皆在本发明的精神与范围内。

如图4所示，此泵电路至少包括：电容C41～C42，以及晶体管M41～M47。电容C41～C42，以及晶体管M41～M47间的耦接关系可由图4而了解，在此不赘述。脉冲信号clk_p1与clk_p4可通过电容C41～C42的耦合效应而耦合至节点电压N41与N42。甚至，如果脉冲信号clk_p1与clk_p4的高位准约等于VDD的话，通过电容C41～C42的耦合效应，可将节点N41与N42的电压升压至2倍VDD左右。

另外，在图4中，为使得泵电路的操作更加快速，更可将字线电压VPP导入至晶体管M43与M44的栅极。

底下，以字线电压泵包括3级电压泵为例，来比较现有习知技术与本发明实施例间的差异。在现有习知技术中，不管内存单元处于正常操作或待机操作，所有(3级)的电压泵皆处于正常操作下，所以待机电流较高。但在本实施例中，利用信号ACT来控制电压泵的操作状态。在本实施例中，在内存单元处于正常操作下，所有(3级)的电压泵皆处于正常操作下；但在内存单元处于待机操作下，部份的电压泵处于正常操作下而其余部份的电压泵则处于关闭操作下。故而在相同的VPP漏电流下，可有效减少内存单元的待机电流。

底下以VDD为1.5V而VPP为2.6V为例来说明本实施例的效果。在现有习知技术中，不管内存单元处于正常操作或待机操作，3级电压泵皆处于正常操作下，输出电流是4.9mA而其泵效益是21％。但在本实施例中，当内存单元处于正常操作下，3级电压泵皆处于正常操作下，输出电流是4.9mA而其泵效益是21％；但当内存单元处于待机操作下，只有前2级电压泵处于正常操作而最后一级则处于关闭状态下，此时的输出电流是3.7mA而泵效益是28％。在待机操作下，假如VPP漏电流为1mA。当泵效益是21％时，待机电流为1/0.21＝4.8(mA)；但当泵效益是28％时，待机电流为1/0.28＝3.6(mA)。由此例可看出，本实施例的确可以降低待机电流，进而改善功率消耗。

习知此技者从上述描述当可推知，本发明亦可应用于含有N+M级电压泵的情况(N与M皆为正整数)。当内存单元处于正常操作下，所有N+M级电压泵皆处于正常操作下；但内存单元处于待机操作下，则(前面的)M级电压泵处于正常操作下而(后面的)N级电压泵处于关闭操作下。此例如图5所示。在图5中，此字线电压泵包括M级电压泵501-1～501-M，N级电压泵502-1～502-N，及晶体管M51。不管内存单元处于正常操作或待机操作，M级电压泵501-1～501-M皆处于正常操作。M级电压泵501-1～501-M的架构比如相同或类似于图2的电压泵210或220。当内存单元处于正常操作时，N级电压泵502-1～502-N处于正常操作；但当内存单元处于待机操作时，N级电压泵502-1～502-N则为关闭状态。N级电压泵502-1～502-N的架构比如相同或类似于图2的电压泵230。当内存单元处于正常操作时，晶体管M51为关闭状态，此时，输出电压VPP的电流由最后一级的电压泵502-N所产生。当内存单元处于待机操作时，晶体管M51为导通状态，此时，输出电压VPP的电流由电压泵501-M所产生。

此外，本实施例的应用并不受限于DRAM，其他类型的内存(如快闪内存)也可适用本实施例。更甚者，本实施例更可应用至其他类型的电路，其中在不论是内存单元处于正常操作状态或待机操作状态下，对电源电压的升压原则上是一样的。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims

1.一种升压电路，其特征在于包括：

一开关元件，耦接至该第二电压泵级；

2.根据权利要求1所述的升压电路，其特征在于其中该致能电路包括：

一第二逻辑闸，根据该作用信号而决定是否输出该第三脉冲信号；以及

一第三逻辑闸，根据该作用信号而决定是否输出一第四脉冲信号。

3.根据权利要求2所述的升压电路，其特征在于其中该第二电压泵级更包括：

一第五驱动电路，耦接至该第二与第三逻辑闸，将该第二与第三逻辑闸所输出的该第三与该第四脉冲信号增强后送至该第三泵电路。

4.根据权利要求1所述的升压电路，其特征在于其中该开关元件包括一晶体管。

5.一种内存结构，其特征在于包括：

一第二升压电路，用于产生一第二参考电压；

6.根据权利要求5所述的内存结构，其特征在于其中该致能电路包括：

7.根据权利要求6所述的内存结构，其特征在于其中该第二电压泵级更包括：

8.根据权利要求5所述的内存结构，其特征在于其中该开关元件包括一晶体管。