CN1338105A - 改进的字线升压电路 - Google Patents

改进的字线升压电路 Download PDF

Info

Publication number
CN1338105A
CN1338105A CN99816414.3A CN99816414A CN1338105A CN 1338105 A CN1338105 A CN 1338105A CN 99816414 A CN99816414 A CN 99816414A CN 1338105 A CN1338105 A CN 1338105A
Authority
CN
China
Prior art keywords
circuit
capacitor
output
state
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99816414.3A
Other languages
English (en)
Other versions
CN1181492C (zh
Inventor
林羽申
黄春秋
王雷琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1338105A publication Critical patent/CN1338105A/zh
Application granted granted Critical
Publication of CN1181492C publication Critical patent/CN1181492C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

一个适于在诸如闪速存储器设备的集成电路上使用的改进字线升压电路(100)包含一个两步升压电路,这个两步升压电路具有一个浮动电路节点。一个第一电路(300)从一个预充电电压开始对输出电压提供初始升压。第一电路的部件是浮动的,因而减轻了第二电路的负载。第二电路(400)以更高的功率效率为输出电压提供第二次升压。一个时间延迟隔离第二升压操作的起始点和第一升压操作的起始点,从而定义了一个两步升压。

Description

改进的字线升压电路
技术领域
本发明涉及电压升压电路领域。具体地,本发明涉及使用字线升压电路产生超出芯片外电压馈送范围的芯片内电压的集成电路。
背景技术
电子业界不断定义具有更小量级的标准供电电压。不断减少的诸如5伏,3伏,1.8伏的供电电压对现代电路提出了在芯片外供电电压较低的情况下提供足够高的芯片内电压的要求。闪速存储器是一个应用例子,其中特别需要以更加有效的方式把低芯片外供电电压提升到足够访问闪速存储器单元的高芯片内电压。所以需要具有较高升压效率的字线升压电路。
发明内容
公开了一个增加升压效率的改进字线升压电路。可以在一个集成电路中实现改进字线升压电路,其中集成电路包含一个存储器阵列,存储器阵列具有由字线驱动器驱动的字线。通过浮动最初提升字线升压电路输出电压的第一电路的一个部件来增加升压效率。第一电路的浮动部件使得不需要用二极管隔离第一电路,并且减少了也对字线升压电路的输出电压进行升压的第二电路上的负载,从而增加了效率。
升压电路包含一个输出,一个被连接到该输出的预充电电路,一个具有被连接到输出的第一端的第一电容器,一个被连接到第一电容器的第二端的第一电路,一个第二电容器,和一个通过第二电容器被连接到输出的第二电路。第一电容器的第二端可以处于浮动状态,被设置成第一供电电压或第二供电电压。从第一电路执行的第一升压操作的起始点开始经过一个时间延迟之后便是第二电路执行的第二升压操作的起始点。
在某些实施例中,第一供电电压和第二供电电压中的一个是接地电压;预充电电路具有一个被连接到第一电压馈送和第二电压馈送的输出的开关电路;根据第一信号和第二信号中的一个或两个,第一电容器的第二端在i)一个浮动状态,ii)被设置成第一供电电压,和iii)被设置成第二供电电压之间切换。
在另一个实施例中,字线升压电路是一个具有衬底的集成电路器件的一部分。在另一个实施例中,字线升压电路是具有一个衬底,一个存储器阵列和字线的集成电路存储器设备的一部分。
一个减少升压电路的能耗以便提高上述字线升压电路的升压效率的方法包括:将一个输出预充电成预充电电压,通过被连接到输出的第一耦合电路将输出改变成第一电压,浮动第一耦合电路的一部分,并且通过被连接到输出的第二耦合电路将输出改变成第二电压。
在某些实施例中,减少升压电路的能耗以便提高上述字线升压电路的升压效率的方法包括:通过第一电路将预充电电压的输出改变成第一电压,将第一电路中的一个节点设置成一个浮动电压,以低于不浮动节点的情况下的能耗的能耗将第一电压的输出改变成第二电压。
附图说明
图1是一个充当本发明一个实施例的字线升压电路的模块图。
图2是预充电电路的电路图。
图3是一个第一升压电路的电路图。
图4是第二升压电路的电路图。
图5是一个充当本发明一个实施例的字线升压电路的模块图。
图6是预充电电路的电路图。
图7是一个第一升压电路的电路图。
图8是第二升压电路的电路图。
图9是关于被提供给字线升压电路的第一信号和第二信号的时序图。
图10是关于代表本发明实施例的字线升压电路提供的电压的时序图。
图11是使用改进字线升压电路的集成电路的简化模块图。
优选实施方式
图1示出了一个字线升压电路100。字线升压电路100包含一个第一预充电电路200,一个第一升压电路300,一个第二预充电电路338,一个二极管370,一个第二升压电路400,和一个输出150。第一预充电电路200和第二预充电电路338均充当将一个节点从起始电压充电到另一个电压的节点充电电路。
图2示出了第一预充电电路200。第一预充电电路200包含一个或非门210,一个第一晶体管220,一个第二晶体管230,一个第三晶体管240,和一个开关晶体管250。开关电路222包含第一晶体管220和第三晶体管240。或非门210具有一个接收第一信号206的第一输入终端202,一个接收第二信号208的第二输入终端204,和一个被连接到节点215的输出。第一晶体管220是一个n-沟道晶体管,其中具有一个被连接到节点215的栅极,一个连接到接地225的源极,和一个漏极。第二晶体管230是一个n-沟道晶体管,其中具有一个被连接到电压馈送235的栅极,一个被连接到第一晶体管220的栅极的源极,和一个被连接到节点238的漏极。节点238是开关电路222的输出节点。第三晶体管240是一个p-沟道晶体管,其中具有一个被连接到节点215的栅极,一个被连接到输出150的源极,和一个被连接到节点238的漏极。开关晶体管250是一个p-沟道晶体管,其中具有一个被连接到节点238的栅极,一个被连接到输出150的源极,和一个被连接到电压馈送235的漏极。第一预充电电路200将输出150充电成电压馈送235的电压。第一预充电电路200接着浮动输出150。
图3示出了第一升压电路300,二极管370,和第二预充电电路338。第一升压电路300包含一个第一反相器310,一个第二反相器315,一个第三反相器320,一个第四反相器325,和一个第一电容器330。第二预充电电路338包含一个第五反相器340,一个第四晶体管350,一个第五晶体管355,一个第六晶体管360,和一个第七晶体管365。第二预充电电路338将节点335充电成电压馈送235的电压。第二预充电电路338接着浮动节点335。
第一反相器310的一个输入接收第一信号206。第一反相器310,第二反相器315,第三反相器320,和第四反相器325被串联。第一电容器330具有一个被连接到第四反相器325的一个输出的第一端,和一个被连接到节点335的第二端。第五反相器340具有一个接收第一信号206的输入,和一个被连接到节点345的输出。第四晶体管350是一个n-沟道晶体管,其中具有一个被连接到节点345的栅极,一个连接到接地225的源极,和一个漏极。第五晶体管355是一个n-沟道晶体管,其中具有一个被连接到电压馈送235的栅极,一个连接到第四晶体管350的漏极的源极,和一个被连接到节点358的漏极。第六晶体管360是一个p-沟道晶体管,其中具有一个被连接到节点345的栅极,一个被连接到节点335的源极,和一个被连接到节点358的漏极。第七晶体管365是一个p-沟道晶体管,其中具有一个被连接到节点358的栅极,一个被连接到节点335的源极,和一个被连接到电压馈送235的漏极。二极管370具有一个被连接到节点335的第一端和一个被连接到输出150的第二端。
图4示出了第二升压电路400。第二升压电路400包含一个第六反相器410,一个第七反相器420,一个第八反相器430,一个第九反相器440,和一个第二电容器450。第六反相器410的一个输入接收第二信号208。第六反相器410,第七反相器420,第八反相器430和第九反相器440被串联。第二电容器450具有一个被连接到第九反相器440的一个输出的第一端,和一个被连接到输出150的第二端。
当字线升压电路100工作时,第一预充电电路200和第二预充电电路338对二极管370的两个终端预充电。第一预充电电路200和第二预充电电路338浮动二极管370的两个终端。第一升压电路300对二极管370的第一端升压。第二升压电路400对二极管370的第二端或输出150升压。
图5示出了一个字线升压电路500。字线升压电路500包含一个预充电电路600,一个第一升压电路700,一个第二升压电路900,和一个输出550。
图6示出了预充电电路600。用一个矩形栅极表示具有厚栅极氧化物的晶体管。在使用微米技术的情况下,厚栅极氧化物器件和薄栅极氧化物器件的氧化物厚度分别为180和100。第一预充电电路606包含一个或非门610,一个第一晶体管620,一个第二晶体管630,一个第三晶体管640,和一个开关晶体管650。第一或非门610具有一个接收第一信号606的第一输入终端602,一个接收第二信号608的第二输入终端604,和一个被连接到节点615的输出。第一晶体管620是一个含厚栅极氧化物的n-沟道晶体管,其中具有一个被连接到节点615的栅极,一个被连接到接地625的源极,和一个漏极。第二晶体管630是一个含厚栅极氧化物的n-沟道晶体管,其中具有一个被连接到电压馈送635的栅极,一个被连接到第一晶体管620的漏极的源极,和一个被连接到节点638的漏极。第三晶体管640是一个含厚栅极氧化物的p-沟道晶体管,其中具有一个被连接到节点615的栅极,一个被连接到输出550的源极,和一个被连接到节点638的漏极。开关晶体管650是一个含厚栅极氧化物的p-沟道晶体管,其中具有一个被连接到节点638的栅极,一个被连接到输出550的源极,和一个被连接到电压馈送635的漏极。
图7示出了第一升压电路700。用一个矩形栅极表示具有厚栅极氧化物的晶体管。第一升压电路700包含一个第一分支710,一个第四晶体管720,一个第五晶体管730,一个第一电容器740,和一个第二分支800。第一分支710包含一个第二或非门750,一个第一反相器760,和一个第二反相器770。第二分支800包含一个第三反相器810,一个第一与非门820,一个第六晶体管830,一个第七晶体管840,一个第八晶体管850,一个第四反相器860,一个第五反相器870,一个第六反相器880,和一个第九晶体管890。
第二或非门750具有一个接收第一信号606的第一输入终端752和一个接收第二信号608的第二输入终端754。第二或非门750的一个输出被连接到第一反相器760的一个输入。第一反相器760的一个输出被连接到第二反相器770的一个输入。第四晶体管  720是一个含厚栅极氧化物的n-沟道晶体管,其中具有一个被连接到第二反相器770的一个输出的栅极,一个被连接到接地625的源极,和一个被连接到节点725的漏极。第五晶体管730是一个含厚栅极氧化物的n-沟道晶体管,其中具有一个被连接到节点735的栅极,一个被连接到接地725的源极,和一个被连接到电压馈送635的漏极。第一电容器740具有一个被连接到节点725的第一端和一个被连接到输出550的第二端。第三反相器810具有一个接收第二信号608的输入。与非门820具有一个接收第一信号606的第一输入终端822,一个被连接到第三反相器810的一个输出的第二输入终端824,和一个被连接到节点825的输出。第六晶体管830是一个含厚栅极氧化物的n-沟道晶体管,其中具有一个被连接到节点825的栅极,一个被连接到接地625的源极,和一个被连接到节点735的漏极。第七晶体管840是含厚栅极氧化物的p-沟道晶体管,其中具有一个被连接到节点825的栅极,一个被连接到节点735的漏极,和一个被连接到节点845的源极。第八晶体管850是一个连接成二极管的含厚栅极氧化物的n-沟道晶体管,其中具有一个被连接到电压馈送635的阳极和一个被连接到节点845的阴极。第四反相器860具有一个被连接到节点825的输入。第五反相器870具有一个被连接到第四反相器860的某个输出的输入。第六反相器880具有一个被连接到第五反相器870的某个输出的输入。第九晶体管890是一个连接成电容的含厚栅极氧化物的n-沟道晶体管,其中具有一个被连接到第六反相器880的某个输出的第一端和一个被连接到节点845的第二端。
图8示出了第二升压电路900。第二升压电路900包含一个第七反相器910,一个第八反相器920,一个第九反相器930,一个第十反相器940,和一个第二电容器950。第七反相器910的一个输入接收第二信号608。第七反相器910,第八反相器920,第九反相器930,和第十反相器940被串联。第二电容器950具有一个被连接到第十反相器940的一个输出的第一端,和一个被连接到输出550的第二端。
图9是显示第一信号606和第二信号608的电压-时间关系的时序图。第一信号606具有一个低电平609,一个触发第一升压操作的一个起始点的上升沿610,和一个高电平611。第二信号608具有一个低电平612,一个触发第二升压操作的一个起始点的上升沿613,和一个高电平614。
图10是显示输出150提供的一个输出信号1000和输出550提供的一个改进的输出信号1100的电压-时间关系的时序图。输出信号1000具有一个第一电平1010和一个第二电平1020。改进的输出信号1100具有一个预充电电平1105,一个第一电平1110,和一个第二电平1120。
对于图6-10,最初第一信号606处于低电平609而第二信号608处于低电平612。预充电电路600通过开关晶体管650把输出550连接到电压馈送635。改进的输出信号1100具有2.5伏的预充电电平1105。第一升压电路700的第一分支710打开第四晶体管720并且第二分支800关闭第五晶体管730。第一电容器740的第一端通过第四晶体管720被连接到接地625。第二升压电路900通过第十反相器940把第二电容器950的第一端连接到接地625。
第一信号606的上升沿610触发第一升压操作的起始点。在预充电电路600中,开关晶体管650关闭。输出550不再被连接到电压馈送635。第一升压电路700的第一分支710关闭第四晶体管720。第二分支800打开第五晶体管730,从而把电压馈送635连接到第一电容器740的第一端。通过第一电容器740的电容连接将改进的输出信号1100提高到第一电平1110,从而产生有利的结果。具体地,改进输出信号1100的第一电平1110大约为3.5伏,比输出信号1000的第一电平1010高大约0.3伏。这个差值幅度较大并且持续时间较长。
第二信号608的上升沿613触发第二升压操作的起始点。第二分支800关闭第五晶体管730。第一电容器740的第一端浮动。第二升压电路900通过第十反相器940把第二电容器950的第一端连接到电压馈送635。通过第二电容器950的电容连接将改进的输出信号1100提高到第二电平1120,从而继续产生有利的结果。具体地,改进的输出信号1100的第二电平1120大约为5.1伏,比输出信号1000的第一电平1020高大约0.3伏。第二电平1120和第二电平1020之间的这个差值幅度较大并且持续时间较长。
图11提供了使用本发明的字线升压电路的集成电路器件的简化模块图。集成电路1200包含一个半导体衬底。衬底上的存储器阵列1201具有用于访问存储器阵列1201中的存储器单元行的字线1214。字线1214使用一个工作电压,这个工作电压超出通常适用于供电终端1202和1203上的集成电路1200的预定供电电压范围,而上述供电终端适于接收一个供电电压VDD和接地电压。字线升压电路1204通过字线驱动器1205为字线1214提供工作电压。在这个例子中,适用于集成电路1200的输入信号包含适用于字线驱动器1205的地址信号1206和数据信号1207。
图11代表了多种集成电路,上述集成电路包含使用超出预定供电电压范围的工作电压的芯片内电路。诸如闪速存储器设备的存储器设备是一类基于本发明的集成电路器件。
本发明的其它实施例可以使用一个或多个预充电分支,第一电路和处理触发升压操作的起始点的信号的第二电路中的不同逻辑。本发明的另一个实施例使用不同信号触发升压操作的起始点,例如使用从高到低的信号;一个从高到低的信号和另一个从低到高的信号,和电平触发信号。本发明的另一个实施例是一个产生升压负电压的字线升压电路。
前面为了图解和描述提供了对本发明各种实施例的描述。该描述不被用来将本发明限制成精确的公开形式。很显然可以有许多改变以及等效结构。

Claims (32)

1.一个升压电路,其中包括:
一个输出;
一个被连接到输出的预充电电路;
一个第一电容器,上述第一电容器具有一个第一端和一个第二端,其中第一端被连接到输出;
一个被连接到第一电容器的第二端的第一电路,第一电路定义一个第一状态、第二状态和第三状态中的一个,其中在第一状态中第一电容器的第二端被连接到第一电压馈送,在第二状态中第一电容器的第二端被连接到第二电压馈送,以及在第三状态中第一电容器的第二端是浮动的;
一个第二电容器;
一个通过第二电容器被连接到上述输出的第二电路,其中一个时间延迟隔离第一电路的第一升压操作的第一起始点和第二电路的第二升压操作的第二起始点。
2.如权利要求1所述的升压电路,其中第一电压馈送和第二电压馈送中的一个是接地电压。
3.如权利要求1所述的升压电路,其中预充电电路包括:
一个开关电路,这个开关电路具有至少一个第一切换端和一个第二切换端,第一切换端被连接到输出,第二切换端被连接到第一电压馈送和第二电压馈送中的一个。
4.如权利要求1所述的升压电路,其中第一电容器的第二端根据第一信号和第二信号中的至少一个在第一状态、第二状态和第三状态中间切换。
5.如权利要求4所述的升压电路,其中第一电容器的第二端根据第一信号和第二信号切换到第一状态。
6.如权利要求4所述的升压电路,其中第一电容器的第二端根据第一信号切换到第二状态。
7.如权利要求4所述的升压电路,其中第一电容器的第二端根据第一信号和第二信号切换到第三状态。
8.一个集成电路器件,其中包括:
一个衬底;
一个在衬底上的升压电路,其中包括:
一个输出;
一个被连接到上述输出的预充电电路;
一个第一电容器,上述第一电容器具有一个第一端和一个第二端,其中第一端被连接到输出;
一个被连接到第一电容器的第二端的第一电路,第一电路定义一个第一状态、第二状态和第三状态中的一个,其中在第一状态中第一电容器的第二端被连接到第一电压馈送,在第二状态中第一电容器的第二端被连接到第二电压馈送,以及在第三状态中第一电容器的第二端是浮动的;
一个第二电容器;
一个通过第二电容器被连接到上述输出的第二电路,其中一个时间延迟隔离第一电路的第一升压操作的第一起始点和第二电路的第二升压操作的第二起始点。
9.如权利要求8所述的集成电路器件,其中第一电压馈送和第二电压馈送中的一个是接地电压。
10.如权利要求8所述的集成电路器件,其中预充电电路包括:
一个开关电路,这个开关电路具有至少一个第一端和一个第二端,第一端被连接到输出,第二端被连接到第一电压馈送和第二电压馈送中的一个。
11.如权利要求8所述的集成电路器件,其中第一电容器的第二端根据第一信号和第二信号中的至少一个在第一状态,第二状态和第三状态中间切换。
12.如权利要求11所述的集成电路器件,其中第一电容器的第二端根据第一信号和第二信号切换到第一状态。
13.如权利要求11所述的集成电路器件,其中第一电容器的第二端根据第一信号切换到第二状态。
14.如权利要求11所述的集成电路器件,其中第一电容器的第二端根据第一信号和第二信号切换到第三状态。
15.一个集成电路器件,其中包括:
一个衬底;
衬底上的一个存储器阵列,上述存储器阵列具有存储器单元;
多个被连接到存储器阵列中的存储器单元的字线;
衬底上的一个升压电路,其中升压电路包括:
一个可连接到多个字线驱动器中的一个或多个的输出;
一个被连接到上述输出的预充电电路;
一个第一电容器,上述第一电容器具有一个第一端和一个第二端,其中第一端被连接到输出;
一个被连接到第一电容器的第二端的第一电路,第一电路定义一个第一状态,第二状态和第三状态中的一个,其中在第一状态中第一电容器的第二端被连接到第一电压馈送,在第二状态中第一电容器的第二端被连接到第二电压馈送,以及在第三状态中第一电容器的第二端是浮动的;
一个第二电容器;
一个通过第二电容器被连接到上述输出的第二电路,其中一个时间延迟隔离第一电路的第一升压操作的第一起始点和第二电路的第二升压操作的第二起始点。
16.如权利要求15所述的集成电路器件,其中第一电压馈送和第二电压馈送中的一个是接地电压。
17.如权利要求15所述的集成电路器件,其中预充电电路包括:
一个开关电路,这个开关电路具有至少一个第一端和一个第二端,第一端被连接到输出,第二端被连接到第一电压馈送和第二电压馈送中的一个。
18.如权利要求15所述的集成电路器件,其中第一电容器的第二端根据第一信号和第二信号中的至少一个在第一状态,第二状态和第三状态中间切换。
19.如权利要求18所述的集成电路器件,其中第一电容器的第二端根据第一信号和第二信号切换到第一状态。
20.如权利要求18所述的集成电路器件,其中第一电容器的第二端根据第一信号切换到第二状态。
21.如权利要求18所述的集成电路器件,其中第一电容器的第二端根据第一信号和第二信号切换到第三状态。
22.一个减少升压电路的能耗以便提高升压效率的方法,其中包括:
将一个输出预充电到一个预充电电压;接着
通过一个被连接到上述输出的第一耦合电路将输出改变成一个第一电压;接着
浮动第一耦合电路的一部分;并且接着
通过一个被连接到上述输出的第二耦合电路将输出改变成一个第二电压。
23.一个减少字线升压电路的能耗以便提高升压效率的方法,其中包括:
通过一个第一电路将一个输出从预充电电压改变成第一电压;接着
将第一电路中的一个节点设置成浮动电压;并且接着
将输出从第一电压改变成第二电压,其中能耗低于非浮动节点情况下的能耗。
24.一个节点充电电路,其中包括:
一个输出;
一个开关电路,这个开关电路具有一个输出节点;
一个晶体管,这个晶体管具有一个栅极,一个第一端和一个第二端,其中栅极被连接到开关电路的输出节点,  第一端被连接到输出;第二端被连接到一个电压源,电流源和一个接地中的一个,
其中节点充电电路具有a)一个第一模式,和b)一个第二模式,其中输出被连接到一个电压源,电流源,和一个接地中的一个,并且输出是浮动的。
25.如权利要求24所述的节点充电电路,其中开关电路包括:
一个p-沟道晶体管,上述晶体管具有一个栅极,一个第一端和第二端,其中p-沟道晶体管的第二端被连接到开关电路的输出节点;和
一个n-沟道晶体管,上述n-沟道晶体管具有一个栅极,一个第一端和第二端,其中n-沟道晶体管的栅极被连接到p-沟道晶体管的栅极,n-沟道晶体管的第二端被连接到开关电路的输出节点。
26.如权利要求25所述的节点充电电路,其中n-沟道晶体管通过某个具有一个栅极,一个第一端和第二端的传输晶体管被连接到开关电路的输出节点,使得传输晶体管的第一端被连接到n-沟道晶体管的第二端,传输晶体管的第二端被连接到开关电路的输出节点。
27.如权利要求25所述的节点充电电路,其中p-沟道晶体管的第一端被连接到输出。
28.如权利要求24所述的节点充电电路,其中开关电路包括:
一个n-沟道晶体管,上述n-沟道晶体管具有一个栅极,一个第一端和第二端,其中n-沟道晶体管的第二端被连接到开关电路的输出节点;和
一个p-沟道晶体管,上述n-沟道晶体管具有一个栅极,一个第一端和第二端,其中p-沟道晶体管的栅极被连接到p-沟道晶体管的栅极,p-沟道晶体管的第二端被连接到开关电路的输出节点。
29.如权利要求28所述的节点充电电路,其中p-沟道晶体管通过某个具有一个栅极,一个第一端和第二端的传输晶体管被连接到开关电路的输出节点,使得传输晶体管的第一端被连接到p-沟道晶体管的第二端,传输晶体管的第二端被连接到开关电路的输出节点。
30.如权利要求28所述的节点充电电路,其中n-沟道晶体管的第一端被连接到输出。
31.一个升压电路,其中包括:
一个输出;
一个被连接到输出的第一预充电电路,其中第一预充电电路具有一个第一模式和一个第二模式,在第一模式下第一预充电电路把输出连接到一个电压源,电流源和一个接地中的一个,在第二模式下输出具有一个第一浮动电压;
一个二极管,上述二极管具有一个第一端和一个第二端,其中二极管的第二端被连接到输出;
一个被连接到二极管的第一端的第二预充电电路,其中第二预充电电路具有一个第一模式和一个第二模式,在第一模式下第二预充电电路把二极管的第一端连接到一个电压源,电流源和一个接地中的一个,在第二模式下二极管的第一端具有一个第二浮动电压;
一个第一电容器,上述第一电容器具有一个第一端和一个第一端,其中第一电容器的第一端被连接到二极管的第一端;
一个被连接到第一电容器的第二端的第一升压电路;
一个第二电容器,上述第二电容器具有一个第一端和一个第一端,其中第二电容器的第一端被连接到输出;和
一个被连接到第二电容器的第二端的第二升压电路。
32.操作升压电路的方法,其中包括:
对一个二极管被连接到一个输出的第一端进行预充电;
对二极管的第二端进行预充电;接着
浮动二极管的第一端;
浮动二极管的第二端;
升压二极管的第一端;并且接着
升压二极管的第二端。
CNB998164143A 1999-02-02 1999-02-02 改进的字线升压电路 Expired - Lifetime CN1181492C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1999/002260 WO2000046807A1 (en) 1999-02-02 1999-02-02 Improved word line boost circuit

Publications (2)

Publication Number Publication Date
CN1338105A true CN1338105A (zh) 2002-02-27
CN1181492C CN1181492C (zh) 2004-12-22

Family

ID=22272100

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998164143A Expired - Lifetime CN1181492C (zh) 1999-02-02 1999-02-02 改进的字线升压电路

Country Status (5)

Country Link
EP (1) EP1153393B1 (zh)
JP (1) JP4243027B2 (zh)
CN (1) CN1181492C (zh)
DE (1) DE69931524T2 (zh)
WO (1) WO2000046807A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431049C (zh) * 2003-02-07 2008-11-05 松下电器产业株式会社 半导体存储装置
CN1905071B (zh) * 2005-07-25 2010-12-22 三星电子株式会社 使用重叠位线设置和字线允许间隔编程闪存的方法和电路
CN101295536B (zh) * 2007-04-24 2011-08-17 南亚科技股份有限公司 升压电路及应用其的内存结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798275B1 (en) * 2003-04-03 2004-09-28 Advanced Micro Devices, Inc. Fast, accurate and low power supply voltage booster using A/D converter
JP5398520B2 (ja) 2009-12-25 2014-01-29 株式会社東芝 ワード線駆動回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769792A (en) * 1986-10-28 1988-09-06 Kabushiki Kaisha Toshiba Semiconductor memory device with voltage bootstrap
US5751643A (en) * 1990-04-06 1998-05-12 Mosaid Technologies Incorporated Dynamic memory word line driver
JPH05234373A (ja) * 1992-02-20 1993-09-10 Oki Micro Design Miyazaki:Kk 半導体記憶装置
KR0179852B1 (ko) * 1995-10-25 1999-04-15 문정환 차지 펌프 회로
US5708387A (en) * 1995-11-17 1998-01-13 Advanced Micro Devices, Inc. Fast 3-state booster-circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431049C (zh) * 2003-02-07 2008-11-05 松下电器产业株式会社 半导体存储装置
CN1905071B (zh) * 2005-07-25 2010-12-22 三星电子株式会社 使用重叠位线设置和字线允许间隔编程闪存的方法和电路
CN101295536B (zh) * 2007-04-24 2011-08-17 南亚科技股份有限公司 升压电路及应用其的内存结构

Also Published As

Publication number Publication date
JP2003517694A (ja) 2003-05-27
DE69931524T2 (de) 2007-05-03
EP1153393B1 (en) 2006-05-24
JP4243027B2 (ja) 2009-03-25
EP1153393A4 (en) 2004-06-30
WO2000046807A1 (en) 2000-08-10
CN1181492C (zh) 2004-12-22
DE69931524D1 (de) 2006-06-29
EP1153393A1 (en) 2001-11-14

Similar Documents

Publication Publication Date Title
US6359501B2 (en) Charge-pumping circuits for a low-supply voltage
KR950007137A (ko) 승압회로 및 그 승압회로를 구비한 비휘발성 반도체 기억장치
CN102290981B (zh) 一种电荷泵电路和采用所述电荷泵电路的闪速存储器
US4484092A (en) MOS Driver circuit having capacitive voltage boosting
US20060061410A1 (en) Charge pump circuit
US5394027A (en) High voltage charge pump and related circuitry
CN102460581A (zh) 用于对电路节点充电和放电的方法和电路
US20050184795A1 (en) Boosting circuit and semiconductor device using the same
CN1181492C (zh) 改进的字线升压电路
CN100508389C (zh) 脉冲产生器和脉冲产生方法
CN113726321B (zh) 一种自举开关电路和模数转换器
US5877650A (en) Booster circuit
CN1477773A (zh) 基于耦合电容共享的电荷泵电路
US6147923A (en) Voltage boosting circuit
US6493276B2 (en) Word line boost circuit
US11418188B1 (en) Bootstrapped switch
EP0798845A2 (en) Voltage-boosting circuit with mode signal
CN1310410C (zh) 具有时钟脉冲倍压的电荷泵送电路与方法
CN1722301A (zh) 半导体存储装置
EP1073060A1 (en) Single supply voltage nonvolatile memory device with hierarchical row decoding
KR100386864B1 (ko) 승압 회로
CN1130724C (zh) 用于产生增高的输出电压的电路配置
KR100362897B1 (ko) 전하 재사용을 이용한 저 소비전력 메모리 및 비메모리 장치
CN220440691U (zh) 一种高侧驱动电路
CN200941601Y (zh) 脉冲讯号产生装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20041222