CN1905071B

CN1905071B - 使用重叠位线设置和字线允许间隔编程闪存的方法和电路

Info

Publication number: CN1905071B
Application number: CN2006101074972A
Authority: CN
Inventors: 金镇国; 李真烨
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-07-25
Filing date: 2006-07-25
Publication date: 2010-12-22
Anticipated expiration: 2026-07-25
Also published as: JP2007035246A; TWI314322B; CN1905071A; US7486557B2; US20070019474A1; JP5064734B2; KR100648289B1; DE102006034265B4; DE102006034265A1; TW200705444A

Abstract

对闪存器件进行编程的方法，包括：在位线设置间隔期间，用第一电压对选择线充电，同时施加程序数据到位线；激活块字线以电连接选择线到对应的字线；以及施加大于第一电压的第二电压到所选择的一条选择线。还公开了相关器件。

Description

使用重叠位线设置和字线允许间隔编程闪存的方法和电路

相关申请的交叉引用

本申请要求于2005年7月25日提交的韩国专利申请2005-67476的优先权，其整个内容通过引用合并于此。

技术领域

本发明涉及半导体存储器器件，更具体地说，涉及闪存器件及其编程方法(program method)。

背景技术

被称为闪速EEPROM(电擦除可编程只读存储器)的非易失存储器器件通常包括存储器单元阵列，该阵列具有包括作为存储器块组织的浮栅晶体管的存储器单元。每个存储器块包括浮栅晶体管串(即“NAND”串)。将浮栅晶体管串连在被排列在每个串中的串选择晶体管和地选择晶体管之间。对多条字线进行排列以同NAND串交叉。将每条字线与每个NAND串的对应浮栅晶体管的控制栅极连接。

在例如下面文献中讨论了闪存器件和程序方法：美国专利No.5,568,420“NONVOLATILE SEMICONDUCTOR MEMORY DEVICE”，美国专利No.5,606,527“METHODS FOR DETECTING SHORT-CIRCUITED SIGNALLINES IN NONVOLATILE SEMIDCONDUCTOR MEMORY AND CIRCUITRYTHEREFOR”，美国专利No.5,661,682“NONVOLATILE SEMICONDUCTORMEMORY DEVICE”，美国专利No.5,696,717“NONVOLATILE INTEGRATEDCIRCUIT MEMORY DEVICES HAVING ADJUSTABLE ERASE/PROGRAMTHRESHOLD VOLAGE VERIFICATION CAPABILITY”，和美国专利No.6,236,594“FLASH MEMORY DEVICE INCLUDING CIRCUITRY FORSELECTING A MEMORY BLOCK”，通过参照将他们的所有内容合并在这里。

参照图1，其示出了闪存器件的传统程序过程，程序数据装载到闪存器件的寄存器中(方框10)。当装载程序数据时，根据输入的块地址来选择一个存储器块(方框20)。通过提供高电压给块字线从而在没有电压降的情况将通过电压和程序电压施加给字线，来选择存储器块。在上述参考文献中讨论了用于选择存储器块的上述操作，将省略其进一步的说明。

在选定存储器块之后，执行程序操作(方框30)。如同本领域的普通技术人员公知的，可以通过基于程序数据将位线设置到位线偏置电压，然后通过选择线将程序电压和通过电压提供到所选择的存储器块的对应字线，来执行程序操作。通常，在字线允许间隔期间用通过电压驱动字线之后，在程序执行间隔期间仅仅用程序电压来驱动所选择的字线。在程序执行间隔之后，确定是否对所有存储器单元进行编程(方框40)。如果对存储器单元都编程，则结束程序操作。如果不编程一个或多个存储器单元，则在预定的程序循环数量内重复方框30和40。

根据上面程序方法的字线驱动方法在下面通过参照图1B进行解释。首先，用高电压驱动块字线BLKWL以提供程序/通过电压给字线。然后，将选择线Si和字线WLi通过开关晶体管STi彼此电连接。在这种条件下，由高压产生电路中的泵(pump)，用程序/通过电压来驱动选择线Si。在这种情况中，高压产生电路的泵可以立即充电选择线Si和字线WLi的每个寄生电容。这种现象可能是提高程序速度的障碍。而且，如果增加连接到字线WLi的存储器单元数量，则需要较长的时间来对字线充电。可以通过增加泵能力来解决这种问题。但是，这可能导致芯片面积的增加。

发明内容

根据本发明的实施方式可以提供方法/电路，用于使用重叠位线设置和字线允许间隔来对闪存器件进行编程。在根据本发明的一些实施方式中，对闪存器件进行编程的方法包括在位线设置间隔期间，用第一电压对选择线充电，同时施加程序数据到位线，然后激活块字线以电连接选择线到对应的字线，然后施加大于第一电压的第二电压到所选择的一条选择线。

在根据本发明的一些实施方式中，编程闪存器件的方法包括在位线设置间隔期间施加程序数据到位线，在与位线设置间隔重叠的字线允许间隔期间用通过电压对选择线充电，在位线设置间隔完成之后将选择线电连接到对应字线，并且在字线允许间隔完成之后在程序执行间隔期间用程序电压驱动一条选择线。

在根据本发明的一些实施方式中，闪存器件包括存储器单元阵列，该阵列包括以字线和位线的矩阵排列的存储器单元。页缓存器电路，被配置来将程序数据在位线设置间隔期间施加到位线。第一解码和驱动电路，被配置来将程序电压和/或通过电压施加到选择线。第二解码和驱动电路，被配置来在字线允许间隔期间将选择线电连接到对应字线。以及控制逻辑电路，其电连接到页缓存器电路和第一及第二解码和驱动电路。配置控制逻辑电路以在位线设置间隔期间控制用通过电压对选择线的充电。

在根据本发明的一些实施方式中，闪存器件包括存储器单元阵列，该阵列包括以字线和位线的矩阵排列的非易失存储器单元。选择线驱动电路，被设计来响应于第一允许信号和第二允许信号用通过电压和程序电压来驱动选择线。解码电路，被设计来响应于第三允许信号对块地址进行解码。块字线驱动电路，被设计来响应于解码电路的输出激活块字线。开关电路，被设计来响应于块字线的激活而将选择线连接到对应字线。以及控制逻辑电路，被设计来在程序操作期间产生第一到第三允许信号，其中控制逻辑电路激活第一允许信号，从而在程序操作的位线设置间隔上用通过电压驱动选择线。

在根据本发明的一些实施方式中，编程闪存器件的方法包括用第一电压对选择线充电，激活块字线以将选择线电连接到相应字线，和在激活块字线之后将比第一电压大的第二电压施加到一条选择线，其中闪存器件包括多条字线、与相应字线对应的选择线、以及具有连接在字线和选择线之间并且由块字线控制的晶体管的开关电路。

附图说明

图是1A示出闪存器件的传统程序方法的流程图；

图1B是描述根据图1A的程序方法的字线驱动方法的示意图；

图2A是示出在根据本发明的一些实施方式中对闪存器件进行编程的流程图；

图2B是示出在根据本发明的一些实施方式中的闪存器件的编程循环的示意图；

图3是示出在根据本发明的一些实施方式中的闪存器件的框图；

图4是示出图3中的第二解码和驱动电路的示意框图；

图5是示出图4中的页缓存器的电路图；

图6是示出在根据本发明的一些实施方式中的闪存器件的程序操作的时序图；

图7是示出根据图6的程序操作的字线驱动方式的示意图。

具体实施方式

下面将参照附图更加完整地描述本发明，在附图中示出了本发明的实施方式。但是，不应该将本发明理解为限于这里所述的实施方式。相反地，提供这些实施方式使得本公开将变得完整和全面，并且将本发明的范围完全地传递给本领域的技术人员。在整个附图中类似的标记指示类似的元件。在此处所使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

这里所使用的术语仅仅是为了描述具体实施方式的目的，并不试图限制本发明。如在这里所使用的，除非明确地在上下文中指出，否则单数形式也试图包括复数形式。进一步应该理解，当在本说明书中使用时，“包括”和“包含”指示所述特征、整数、步骤、操作、元件和/或部件的存在，但并不排除一个和多个其他特征、整数、步骤、操作、元件、部件和/或它们的组的存在和添加。

应该理解，当说明元件被“连接”或者“耦合”到另一个元件时，其可以是被直接连接或者耦合到另一个元件，也可以存在中间元件。相反地，当说明元件被“直接连接”或者“直接耦合”到另一个元件，不存在中间元件。

应该理解，虽然在这里使用术语第一、第二等来描述各种元件，但是这些元件不应该受这些术语的限制。仅仅使用这些术语来将元件彼此区分。因此，可以将第一元件用术语称为第二元件，而不偏离本发明的教导。

除非相反地定义，在此处所使用的所有术语(包括技术和科学术语)都具有与本发明所属的领域的普通技术人员通常理解的含意相同的含意。进而应该理解，诸如那些在通常使用的字典中所定义的术语之类的术语应该被解释为具有与在相关技术的上下文中它们的含意一致的含意，除非在这里明确定义否则不应该以理想化或者过于正式的观念来理解它们。

图2A是示出在根据本发明的一些实施方式中的闪存器件的编程的流程图，而图2B是示出在根据本发明的一些实施方式中用于闪存器件的编程循环。

参照图2A，在根据本发明的一些实施方式中，用于闪存器件的编程方法包括：用第一电压对选择线进行充电，同时根据程序数据设置位线(方框100)；在设置了位线之后，激活块字线以将选择线连接到对应字线(方框120)；并且在激活块字线之后，将高于第一电压的第二电压施加到一条选择线(方框140)。如图2B中所示，在位线设置间隔期间，根据在页缓存器电路上装载的数据，将位线设置到位线偏置电压(例如，电源电压或者地电压)。在与位线设置间隔重叠的字线允许间隔期间，用第一电压，即通过电压，对每条与字线对应的选择线充电。在位线设置间隔结束之后，激活块字线以将选择线与对应字线连接。当字线允许间隔结束时，用作为程序电压的第二电压来驱动所挑选的选择线(即，所选择的字线)。

图3是示出在根据本发明的一些实施方式中的闪存器件的框图，其中闪存器件1000包括用于存储数据信息的存储器单元阵列1100。虽然仅仅示出了一个存储器块，但是存储器单元阵列1100包括多个存储器块。存储器单元阵列1100包括多个串111，每一个串都包括连接到对应位线的串选择晶体管SST、连接到公共源极线CSL的地选择晶体管GST和在选择晶体管SST和GST之间串连的存储器单元MCn-1～MC0。如图3中所示，串选择晶体管SST、地选择晶体管GST和存储器单元MCn-1～MC0分别连接到串选择线SSL、地选择线GSL和字线WLn-1～WL0。闪存器件1000还包括页缓存器电路1200、列选择电路1300、输入/输出电路1400、行选择电路1500、字线电压产生电路1600和控制逻辑电路1700。

页缓存器电路1200由控制逻辑电路1700进行控制，并且根据操作模式作为检测放大器或者写驱动器工作。在读出操作中，例如，页缓存器电路1200从存储器单元阵列1100读出数据并且临时存储所读的数据。在编程操作中，页缓存器电路1200根据所加载的程序数据，用位线偏置电压来驱动每条位线BL0～BLm-1。位线偏置电压例如是电源电压或者地电压。虽然没有在图3中示出，但是在根据本发明的一些实施方式中，页缓存器电路1200可以包括每个都与位线BL0～BLm-1对应的页缓存器。在这种情况中，一行提供一页，在根据本发明的一些实施方式中，一行可以具有两个或更多页。在这种情况中，可以将一行的一个页中的位线分别连接到页缓存器电路1200中的对应页缓存器。列选择电路1300由控制逻辑电路1700控制，并且选择特定单元中的页缓存器。在读操作中，列选择电路1300将所选择的页缓存器中的数据位发送到输入/输出电路1400。在程序操作中，列选择电路1300将数据位从输入/输出电路1400发送到选择的页缓存器。

还参照图3，行选择电路1500从字线电压产生电路1600接收通过电压Vpass和编程电压Vpgm。然后，行选择电路1500根据控制逻辑电路1700的控制，将编程电压Vpgm或者通过电压Vpass施加到字线WL0～WLn-1。例如，在根据本发明的编程操作的一些实施方式中，行选择电路1500用通过电压Vpass来驱动字线WL0～WLn-1。在预定时间间隔经过之后，行选择电路1500用程序电压Vpgm来驱动所选择的字线，如下面将更加详细进行说明的。

在根据本发明的一些实施方式中，行选择电路1500包括第一解码和驱动块1520和第二解码和驱动块1540。第一解码和驱动块1520接收程序电压Vpgm、通过电压Vpass和页地址PA。根据控制逻辑电路1700的控制，第一解码和驱动块1520用电压Vpass和Vpgm来驱动选择线S0～Sn-1，并且用预定电压(例如电源电压、地电压或者读电压)来驱动选择线SS和GS。选择线S0～Sn-1分别对应于字线WL0～WLn-1。第二解码和驱动块1540接收块地址BA。然后，根据控制逻辑电路1700的控制，第二解码和驱动块1540将选择线S0～Sn-1连接到对应字线WL0～WLn-1，并且将选择线SS和GS连接到串和地选择线SSL和GSL。

在根据本发明的一些实施方式中，字线电压产生电路1600由控制逻辑电路1700控制，并且产生程序电压Vpgm和通过电压Vpass作为程序操作中的字线电压。字线电压产生电路1600使用电荷泵电路在高电压允许间隔中产生高电压VPP。使用调压器将高电压VPP调节到所需要的电压(例如，Vpgm和Vpass)。示例字线电压产生电路在例如下面两个文献中公开，美国专利No.3,642,309“AUTO-PROGRAM CIRCUIT IN A NONVOLATILE SEMICONDUCTORMEMORY DEVICE”和美国专利No.5,619,124“REFERENCE VOLTAGEGENERATOR IN A SEMICONDUCTOR INTEGRATED DEVICE”，通过引用将它们整个内容合并在这里。

在根据本发明的一些实施方式中，组织控制逻辑电路1700以控制闪存器件100的操作。例如，控制逻辑电路1700控制第一解码和驱动块1520，从而在程序操作的位线设置间隔中用通过电压Vpass来对选择线S0～Sn-1充电。控制逻辑电路1700控制第二解码和驱动块1540，从而在位线设置间隔结束时将选择线S0～Sn-1电连接到字线WL0～WLn-1。控制逻辑电路1700控制第一解码和驱动块1520，从而在将选择线S0～Sn-1电连接到字线WL0～WLn-1之后，用程序电压Vpgm来驱动选择线S0～Sn-1中的一条。换句话说，控制逻辑电路1700控制第一和第二解码和驱动块1520和1540，从而在位线设置间隔中用通过电压Vpass来驱动选择线S0～Sn-1，从而在位线选择间隔结束时，将选择线S0～Sn-1电连接到字线WL0～WLn-1，在程序执行间隔中用程序电压Vpgm来驱动所选择的字线。

以这种驱动方式，在根据本发明的一些实施方式中，可以通过在位线设置间隔结束时用通过电压Vpass来驱动选择线S0～Sn-1，以减少驱动字线所需要的时间。也就是，当位线设置间隔重叠于字线允许间隔时，可以将程序时间减少与位线设置间隔对应的时间间隔。

图4是示出图3中的第一和第二解码和驱动电路的示意框图。参照图4，作为选择线驱动电路，将页地址PA、程序电压Vpgm和通过电压Vpass提供给第一解码和驱动块1520。第一解码和驱动块1520响应于来自控制逻辑电路1700的第一和第二允许信号EN1和EN2，用所提供的电压Vpgm和Vpass来驱动选择线S0～Sn-1。第一允许信号EN1指示字线允许间隔，而第二允许信号EN2指示程序执行间隔。第一解码和驱动块1520响应于第一允许信号EN1的激活用通过电压Vpass来驱动相应的选择线S0～Sn-1。与字线设置间隔的开始同步地激活第一允许信号EN1。第一解码和驱动块1520用程序电压Vpgm来驱动页地址PA的选择线。也就是，页地址PA是用于选择一条字线的地址。

当激活第二允许信号EN2时，根据页地址PA来选择任何一条选择线S0～Sn-1。在第二允许信号EN2的有效间隔期间，用通过电压Vpass来驱动剩下的选择线。在字线允许间隔和程序执行间隔中，用特定电压(例如低于电源电压的电压)和地电压来驱动选择线SS和GS。作为块字线驱动电路，第二解码和驱动块1540包括预解码器1522、驱动器1524和开关1526。

预解码器1522接收用于选择存储器块的块地址BA，并且响应于第三允许信号EN3的激活来解码块地址BA。驱动器1524响应于预解码器1522的输出用高电压VPP来驱动块字线BLKWL。高电压VPP从图3中的字线电压产生电路1600提供，并且被设置到高于程序电压Vpgm，从而在没有电压降的情况下将选择线S0～Sn-1转换为相应的字线WL0～WLn-1。开关1526包括在选择线S0～Sn-1和字线WL0～WLn-1之间、在选择线SS和串选择线SSL以及在选择线GS和地选择线GSL之间连接的开关晶体管ST。开关晶体管ST的栅极共同连接到块字线BLKWL。与位线设置间隔结束同步地激活第三允许信号EN3，并且当程序循环结束时去激活第三允许信号EN3。开关晶体管ST是适于忍耐高电压VPP的公知的高电压晶体管。

图5是示出图4中的页缓存器的电路图。参照图5，页缓冲器PB包括：锁存器，其包括反相器INV1和INV2；PMOS晶体管M1；和NMOS晶体管M2、M3和M4。PMOS晶体管M1连接在电源电压和检测节点S0之间，并且由控制信号PRE控制。NMOS晶体管M2连接在位线BL和锁存器节点N1之间，并且由控制信号PBSLT控制。NMOS晶体管M3和M4串连在节点N2和地电压之间。NMOS晶体管M3的栅极连接到监测节点S0，而NMOS晶体管M4的栅极进行连接以接收控制信号LAT。通过列选择电路1300输入的数据在编程操作的数据载入间隔期间存储在页缓存器PB的锁存器中。

当载入数据时，将控制信号PBSLT激活成高电平。这使得锁存器节点N1电连接到位线BL。在这种情况中，根据所载入的数据用电源电压或者地电压来驱动位线BL。例如，如果在锁存器(INV1和INV2)上载入数据‘1’，则用电源电压来驱动位线BL。如果在锁存器(INV1和INV2)上载入数据‘0’，则用地电压来驱动位线BL。当程序循环的程序执行间隔⑥(图6中)结束时，去激活被激活的控制信号PBLST。这意味着维持位线的偏置状态直到程序执行间隔结束为止。

图6示出了根据本发明的闪存器件的程序操作的时序图。之后，将参照上面附图详细描述本发明的闪存器件的程序方法。

一旦程序操作开始，在页缓存器复位间隔(①)期间由控制逻辑电路170的控制来复位页缓存器电路1200。在数字装载间隔(②)期间，通过输入/输出电路1400和列选择电路1300，将要被编程的页数据装载在页缓存器电路1200上。一旦装载了要被编程的页数据，就在高电压允许间隔(③)期间，控制逻辑电路1700激活字线电压产生电路1600以产生高电压VPP。如果高电压VPP到达所需要的目标电压，则控制逻辑电路1700控制页缓存器电路1200，从而在位线设置间隔(④)期间，根据所装载的数据，将位线设置到位线偏置电压(例如，电源电压和地电压)。也就是说，控制逻辑电路1700将控制信号PBSLT激活到高电平。这使得锁存器节点N1电连接到位线BL。在这种情况中，根据所装载的数据用地电压或者电源电压来驱动每条位线。如果将例如数据‘1’装载在页缓存器电路1200上，则用电源电压驱动位线。如果数据‘0’装载在页缓存器电路1200上，则将位线接地。在图6中，信号F_FLSETUP指示位线设置间隔并且是在控制逻辑电路1700中使用的标记信号。

当位线设置间隔开始时，如图6中所示的控制逻辑电路1700激活第一允许信号EN1。当允许信号EN1激活时，第一解码和驱动块1520用通过电压Vpass驱动选择线S0～Sn-1。此时，由于第三允许信号EN3被去激活，所以将开关晶体管ST截止。这使得字线WL0～WLn-1与分别用通过电压Vpass充电的选择线S0～Sn-1的电连接断开。此外，当字线允许间隔开始时，用特定电压Va(例如，电源电压或者较低的电压)来驱动选择线SS，而且用地电压来驱动选择线GS。当位线设置间隔(④)结束时，控制逻辑电路1700激活第三允许信号EN3。第二解码和驱动块1540响应于第三允许信号EN3的激活，用高电压VPP来驱动块字线BLKWL。当块字线BLKWL被激活时，将选择线S0～Sn-1通过开关晶体管ST电连接到对应的字线WL0～WLn-1。将选择线SS和GSL通过开关晶体管ST电连接到串和地选择线SSL和GSL。在这种情况中，不由字线电压产生电路1600直接驱动字线WL0～WLn-1，而是首先由作为电源电容的选择线S0～Sn-1的充电电压来驱动。也就是说，在字线WL0～WLn-1和选择线S0～Sn-1之间产生充电共享。当充电共享之后降低通过电压，可以通过字线电压产生电路1600的泵操作将降低的通过电压恢复为目标电压。

当由特定电压Va来驱动串选择线SSL时，通过对应串选择晶体管SST分别将串111的通道(channel)连接到位线BL0～BLm-1。这使得用电源电压或者地电压对通道充电。如果用电源电压对通道充电，则关断串选择晶体管SST。这意味着将该通道与对应位线电断开。但是，如果将通道接地，则将其电连接到对应位线。这意味着将通道连接到页缓存器PB的锁存器节点N1直到程序执行间隔(⑥)结束为止。也就是说，通过页缓存器PB将通道维持在地电压直到程序执行间隔(⑥)结束为止。当将程序电压Vpgm施加到选择的字线时，以公知的自举方案将浮动通道中的存储器单元进行程序禁止。示例自举方案公开在下面文献中，美国专利No.5,677,873“METHOD OF PROGRAMMING FLASHEEPROM INTEGRATED CIRCUIT MEMORY DEVICES TO PREVENTINADVERTENT PROGRAMMING OF NONDESIGNATED NAND MEMORYCELL THEREIN”，和美国专利No.5,991,202“METHOD FOR REDUCINGPROGRAM DISTURB DURING SELF-BOOSTING IN A NAND FLASHMEMORY”，通过引用将它们的全部内容合并于此。

在经过了用通过电压Vpass对字线WL0～WLn-1充电的字线允许间隔(⑤)之后，控制逻辑电路1700将第一允许信号EN1去激活并且激活第二允许信号EN2。当激活第二允许信号EN2时，第一解码和驱动块1520用程序电压Vpgm来驱动页地址RA的选择线。也就是，用程序电压Vpgm来驱动与页地址RA对应的字线。在这种情况中，根据上述通道状态(例如，浮动状态或者接地状态)来对存储器单元进行编程或者禁止编程。当程序执行间隔(⑥)结束时，将控制信号PBSLT去激活到低电平。然后将字线WL0～WLn-1和选择线S0～Sn-1放电(⑦)，而且在验证读出间隔(⑧)期间页缓存器电路1200从所选择的字线的存储器单元中读出单元数据。在检查是否要将在所选择的字线中的所有存储器单元都编程到所期望的阈值电压的列扫描间隔(⑨)期间，将页缓存器电路1200的所读数据通过列选择电路1300发送到合格/失败检查电路(未示出)。在图6中，间隔(④～⑨)组成程序循环，其进行重复直到将所选择的字线的所有存储器单元都编程到给定阈值电压为止。

根据上述解释，以下面的方式来驱动字线WL0～WLn-1。首先，用通过电压Vpass对选择线S0～Sn-1充电(在图7中用用箭头(①)标出)。因为当位线设置间隔结束时激活块字线BLKWL，所以首先用作为电源电容工作的选择线S0～Sn-1的电压来驱动字线WL0～WLn-1(在图7中用用箭头(②)标出)。以充电共享方式来执行字线的驱动。之后，当将字线WL0～WLn-1的电压降低到通过电压Vpass时，由字线电压产生电路1600中的泵直接驱动字线WL0～WLn-1(在图7中用用箭头(③)标出)。然后，将程序电压Vpgm施加到所选择的字线。可以通过在位线设置间隔中对选择线S0～Sn-1充电来减少程序时间。而且，借助于通过充电共享方式和泵方式来驱动字线，可以在迅速的时间间隔内驱动字线，而不必通过字线负载增加导致泵能力增加。在字线负载不增加的情况中，可以降低字线电压产生电路的泵能力。

虽然已经结合在附图中示出的本发明的实施方式描述了本发明，但是本发明并不限于此。对本领域的普通技术人员应该很明显，在不偏离本发明的范围和精神的条件下，可以对其进行各种替代、修改和改变。

Claims

1.一种对闪存器件进行编程的方法，包括：

在位线设置间隔期间，用第一电压对选择线充电，同时施加程序数据到位线；

激活块字线以电连接选择线到对应的字线；以及

施加大于第一电压的第二电压到所选择的一条选择线。

2.根据权利要求1所述的方法，还包括：

施加第一电压到未选择的剩余的选择线，同时将第二电压施加到该所选择的一条选择线。

3.根据权利要求1所述的方法，还包括：

当闪存器件的所选择的单元的程序循环结束时，去激活所激活的块字线。

4.根据权利要求1所述的方法，其中激活块字线还包括：

当激活块字线时，允许在选择线和对应字线之间进行充电共享，其中由电荷泵提供第二电压。

5.根据权利要求1所述的方法，其中第一电压包括通过电压而第二电压包括程序电压。

6.一种对闪存器件进行编程的方法，包括：

在位线设置间隔期间将程序数据施加到位线；

在与位线设置间隔重叠的字线允许间隔期间，用通过电压对选择线充电；

在位线设置间隔完成之后将选择线电连接到对应字线；以及

在字线允许间隔完成之后在程序执行间隔期间用程序电压驱动一条选择线。

7.根据权利要求6所述的方法，其中位线设置间隔短于字线允许间隔。

8.根据权利要求6所述的方法，其中在闪存器件的所选择单元的程序执行间隔期间，用通过电压驱动剩余的选择线。

9.根据权利要求6所述的方法，其中当将块字线激活时，将选择线电连接到对应字线。

10.根据权利要求9所述的方法，其中在闪存器件的所述选择单元的程序循环结束之后，去激活所激活的块字线。

11.根据权利要求6所述的方法，其中将选择线电连接到对应字线还包括：

当激活块字线时，允许在选择线和对应字线之间进行充电共享，其中由电荷泵电路来提供程序电压。

12.一种闪存器件，包括

存储器单元阵列，该阵列包括以字线和位线的矩阵排列的存储器单元；

页缓存器电路，被配置来将程序数据在位线设置间隔期间施加到位线；

第一解码和驱动电路，被配置来将程序电压和/或通过电压施加到选择线；

第二解码和驱动电路，被配置来在字线允许间隔期间将选择线电连接到对应字线；和

控制逻辑电路，其电连接到页缓存器电路和第一及第二解码和驱动电路，配置该控制逻辑电路以在位线设置间隔期间控制用通过电压对选择线的充电。

13.根据权利要求12所述的器件，其中控制逻辑电路还被配置来在位线设置间隔结束之后，将选择线电连接到对应字线。

14.根据权利要求13所述的器件，其中控制逻辑电路还被配置来在程序执行间隔期间和在选择线连接到对应字线之后，将程序电压施加到所选择的一条选择线。

15.根据权利要求14所述的器件，其中在程序执行间隔期间将通过电压施加到剩余的选择线。

16.根据权利要求12所述的器件，其中还配置控制逻辑电路以在位线设置间隔期间将程序数据施加到位线。

17.一种闪存器件，包括：

存储器单元阵列，该阵列包括以字线和位线的矩阵排列的非易失存储器单元；

选择线驱动电路，被设计来响应于第一允许信号和第二允许信号用通过电压和程序电压来驱动选择线；

解码电路，被设计来响应于第三允许信号对块地址进行解码；

块字线驱动电路，被设计来响应于解码电路的输出激活块字线；

开关电路，被设计来响应于块字线的激活而将选择线连接到对应字线；以及

控制逻辑电路，被设计来在程序操作期间产生第一到第三允许信号，

其中控制逻辑电路激活第一允许信号，以便在程序操作的位线设置间隔上用通过电压驱动选择线。

18.根据权利要求17所述的器件，其中在位线设置间隔结束时，控制逻辑电路激活第三允许信号，以便通过开关电路将对应字线连接到选择线。

19.根据权利要求18所述的器件，其中在激活第三允许信号之后，控制逻辑电路激活第二允许信号以用程序电压来驱动一条选择线。

20.根据权利要求19所述的器件，其中当激活第二允许信号时去激活第一允许信号。

21.根据权利要求17所述的器件，其中从高电压泵电路提供通过电压和程序电压。

22.根据权利要求21所述的器件，其中在第一允许信号的激活间隔期间用选择线通过充电共享方式来驱动字线，而在第二允许信号的激活间隔期间用高电压泵电路驱动字线。

23.根据权利要求17所述的器件，还包括页缓存器电路，其由控制逻辑电路进行控制从而在位线设置间隔期间根据程序数据设置位线。

24.一种编程闪存器件的方法，该器件包括多条字线、与相应字线对应的选择线和具有在字线和选择线之间连接并且由块字线控制的晶体管的开关电路，该方法包括：

用第一电压对选择线充电；

激活块字线以将选择线电连接到相应字线；和

在激活块字线之后将比第一电压大的第二电压施加到一条选择线。

25.根据权利要求24所述的方法，其中在闪存器件的所选择单元的程序循环结束时去激活所激活的块字线。

26.根据权利要求24所述的方法，其中激活块字线还包括：

当块字线被激活时，允许在选择线和相应字线之间进行充电共享，其中由电荷泵提供第二电压。

27.根据权利要求24所述的方法，其中第一电压包括通过电压，而第二电压包括程序电压。

28.根据权利要求24所述的方法，其中根据程序数据用位线偏置电压来设置位线，同时用第一电压对选择线充电。