KR101283540B1 - 스탠바이 불량(ｓｔａｎｄｂｙ ｆａｉｌ)을 감소시킨반도체 메모리 장치 및 반도체 장치 - Google Patents

스탠바이 불량(ｓｔａｎｄｂｙ ｆａｉｌ)을 감소시킨반도체 메모리 장치 및 반도체 장치 Download PDF

Info

Publication number
KR101283540B1
KR101283540B1 KR1020070130981A KR20070130981A KR101283540B1 KR 101283540 B1 KR101283540 B1 KR 101283540B1 KR 1020070130981 A KR1020070130981 A KR 1020070130981A KR 20070130981 A KR20070130981 A KR 20070130981A KR 101283540 B1 KR101283540 B1 KR 101283540B1
Authority
KR
South Korea
Prior art keywords
signal
memory device
state
circuit
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070130981A
Other languages
English (en)
Other versions
KR20090063562A (ko
Inventor
이진욱
이진엽
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070130981A priority Critical patent/KR101283540B1/ko
Priority to US12/235,812 priority patent/US7839717B2/en
Publication of KR20090063562A publication Critical patent/KR20090063562A/ko
Application granted granted Critical
Publication of KR101283540B1 publication Critical patent/KR101283540B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Abstract

스탠바이 불량(standby fail)을 효과적으로 감소시킬 수 있는 반도체 메모리 장치 및 반도체 장치가 개시된다. 반도체 메모리 장치에 따르면, 데이터를 저장하기 위한 셀 코어와, 상기 셀 코어를 구동하기 위한 신호를 발생하는 적어도 하나의 주변회로(Peripheral Circuit) 및 상기 반도체 메모리 장치의 동작 모드를 감지하고, 상기 감지 결과에 따라 상기 적어도 하나의 주변회로의 신호 상태가 디폴트(default) 상태가 되도록 제어하는 초기화 회로를 구비하는 것을 특징으로 한다.

Description

스탠바이 불량(ｓｔａｎｄｂｙ ｆａｉｌ)을 감소시킨 반도체 메모리 장치 및 반도체 장치{Semiconductor Memory Device and Semiconductor Device capable of reducing a standby fail}
본 발명은 반도체 메모리 장치 및 반도체 장치에 관한 것으로서, 자세하게는 스탠바이 불량(standby fail)에 따른 문제를 개선한 반도체 메모리 장치 및 반도체 장치에 관한 것이다.
반도체 메모리 장치 등을 포함하는 반도체 장치의 고집적화 추세에 따라 공정이 미세화되고 있으며, 또한 많은 기능이 반도체 장치에 추가됨으로써 제한된 면적에 관련 회로들이 증대하게 된다. 이와 같이 반도체 장치가 고집적화되면 필연적으로 최소 회로 선폭(minimum feature size)이 감소하므로, 종래에 비하여 상대적으로 스탠바이 불량(standby fail)이 자주 발생하게 된다. 상기 스탠바이 불량(standby fail)이란, 반도체 장치의 소정의 동작모드가 종료된 후, 내부 회로가 일정 패턴(pattern)이나 상태(status)가 됨에 따라 내부적으로 전류 경로(current path)가 형성됨으로써 전류누설이 발생하는 현상을 말한다.
반도체 장치로서 특히 반도체 메모리 장치는, 셀 코어(Cell Core)와 셀 코 어(Cell Core)를 구동하기 위한 주변회로(Peripheral Circuit)를 구비할 수 있다. 또한, 반도체 메모리 장치의 동작 모드는, 주변 회로들의 동작에 의하여 셀 코어(Cell Core)에 데이터를 기록하거나 셀 코어(Cell Core)에 저장된 데이터를 독출(read)하는 액티브(active) 모드와, 셀 코어(Cell Core)에 대한 데이터 기록 및 독출 동작을 수행하지 않는 스탠바이(standby) 모드를 포함할 수 있다. 상기 스탠바이(standby) 모드 상태에서는 셀 코어(Cell Core)을 구동하기 위한 주변 회로들이 디스에이블(disable) 됨으로써 전력 소모를 감소시킨다. 그러나, 상기한 바와 같이 스탠바이 불량(standby fail)이 발생하게 되면, 전류 누설에 따른 전력이 소모하는 결과를 낳게되므로, 불필요한 전력이 소모되는 문제가 발생한다.
도 1은 종래의 반도체 메모리 장치에 구비되는 주변회로(100)를 나타내는 회로도이다. 도 1에 도시된 바와 같이, 주변회로(100)는 소정의 클록신호(CLK), 데이터 신호(D0, D1,.. Dn) 등을 수신하여 반도체 메모리 장치의 셀 코어(Cell Core)를 구동한다. 셀 코어(Cell Core)를 구동하기 위하여 다양한 기능을 갖는 많은 수의 주변회로들이 반도체 메모리 장치에 구비되며, 각각의 기능에 따라서 다양한 형태로 주변회로들이 구현되어진다.
상기한 바와 같이 다양한 형태로 구현되는 주변회로들 각각은, 입력되는 신호에 대해 소정의 연산을 처리하고 그 연산결과를 출력하기 위한 조합(combinational) 논리회로 및/또는 적어도 하나의 플립플롭을 포함하는 순차(sequential) 논리회로를 구비할 수 있다.
도 1에 도시된 주변회로(100)의 동작은 다음과 같다. 반도체 메모리 장치로 파워가 인가되면 초기화 동작이 수행된다. 상기 초기화 동작에서는, 인가되는 파워를 감지함에 따라 소정의 셋/리셋(set/reset) 신호(SN, RN)가 발생한다. 상기 셋/리셋(set/reset) 신호(SN, RN)가 주변회로(100)로 제공됨에 따라, 주변회로(100)에서 발생하는 신호들은 디폴트 상태(Default State)가 된다. 일반적으로 반도체 메모리 장치의 테스트 수행과정에서, 소정의 패턴을 주변회로(100)로 인가하고 라인 결함에 따른 누설 전류(current leakage)가 일정 이상 발생하면 해당 장치를 불량 처리하므로, 초기화 과정에서 설정되는 상기 신호의 디폴트 상태(Default State)에서는 누설 전류가 발생하지 않는다.
도 2는 반도체 장치의 동작 종료 후 도 1에 도시된 주변회로에서 누설 전류가 발생하는 일예를 나타내는 도면이다. 반도체 메모리 장치의 기록/리드 등의 동작 모드가 종료되면, 스탠바이(standby) 상태에서 주변회로의 신호 출력 상태는 다양한 패턴을 가질 수 있다. 일예로서, 주변회로(100)에 구비되는 제1 단위 회로(110)의 신호 출력 라인과 이에 인접한 신호 라인 사이에 브릿지(bridge)가 발생한 경우에는, 동작 종료 후 제1 단위 회로(110)의 신호 출력 라인의 상태와 인접한 신호 라인의 상태에 따라 전류 경로(current path)가 형성될 수 있다. 일예로서 제1 단위 회로(110)의 신호 출력 라인이 로우 레벨 상태이고, 상기 제1 단위 회로(110)의 신호 출력 라인에 전기적으로 연결되는 신호 라인이 하이 레벨 상태인 경우에는 도 1의 화살표와 같은 방향으로의 전류 경로(current path)가 형성된다.
이와 마찬가지로 주변회로(100)에 구비되는 제2 단위 회로(120)의 신호 출력 라인과 또 다른 신호 라인 사이에 브릿지(bridge)가 발생한 경우, 동작 종료 후 제 2 단위 회로(120)의 신호 출력 라인의 상태에 따라 전류 경로(current path)가 형성될 수 있다. 일예로서 소정의 동작 모드 종료 후 제2 단위 회로(120)의 신호 출력 라인이 하이 레벨 상태이고, 상기 제2 단위 회로(120)의 신호 출력 라인에 전기적으로 연결되는 신호 라인이 로우 레벨 상태인 경우에는 도 1의 화살표와 같은 방향으로의 전류 경로(current path)가 형성된다.
상술한 바와 같이, 주변 회로들의 신호 상태가 디폴트 상태(Default State)인 경우에 누설전류가 발생하지 않더라도, 기록/리드 등의 동작 모드가 종료 후 스탠바이(standby) 상태에서 주변회로들이 일정 패턴(pattern)이나 상태(status)를 가짐에 따라 스탠바이 불량(standby fail)이 발생할 수 있다. 스탠바이 불량(standby fail)이 발생됨에 따라 반도체 메모리 장치는 블필요한 전력을 소모하는 문제가 발생하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 스탠바이 불량(standby fail)을 감소시킬 수 있는 반도체 메모리 장치 및 반도체 장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 반도체 메모리 장치는, 데이터를 저장하기 위한 셀 코어와, 상기 셀 코어를 구동하기 위한 신호를 발생하는 적어도 하나의 주변회로(Peripheral Circuit) 및 상기 반도체 메 모리 장치의 동작 모드를 감지하고, 상기 감지 결과에 따라 상기 적어도 하나의 주변회로의 신호 상태가 디폴트(default) 상태가 되도록 제어하는 초기화 회로를 구비하는 것을 특징으로 한다.
바람직하게는, 상기 초기화 회로는, 상기 동작 모드를 감지한 결과에 따라 리셋(Reset) 신호 및/또는 셋(Set) 신호를 활성화하고, 상기 활성화된 리셋 신호 및/또는 셋 신호를 상기 적어도 하나의 주변회로로 제공하는 것을 특징으로 한다.
또한 바람직하게는, 상기 초기화 회로는, 상기 반도체 메모리 장치의 기록, 독출 및 소거 동작 중 적어도 하나의 동작이 종료되었음을 감지하고, 상기 감지 결과에 따라 상기 리셋 신호 및/또는 셋 신호를 활성화시키는 것을 특징으로 한다.
또한 바람직하게는, 상기 초기화 회로는, 상기 적어도 하나의 동작이 종료됨에 따라 상기 반도체 메모리 장치가 스탠바이 모드(standby mode)인 것으로 감지된 경우, 상기 리셋 신호 및/또는 셋 신호를 활성화시키는 것을 특징으로 한다.
또한 바람직하게는, 상기 초기화 회로는, 상기 반도체 메모리 장치로 인가되는 파워를 더 감지하고, 상기 파워 감지 결과에 따라 상기 리셋 신호 및/또는 셋 신호를 활성화시키는 것을 특징으로 한다.
한편, 상기 초기화 회로는, 상기 반도체 메모리 장치의 동작 모드를 감지하기 위한 모드 감지부 및 상기 감지 결과에 따라 리셋 신호 및/또는 셋 신호를 활성화하여 출력하는 셋/리셋 신호 발생부를 구비할 수 있다.
바람직하게는, 상기 모드 감지부는, 상기 반도체 메모리 장치의 기록, 독출 및 소거 동작 중 적어도 하나의 동작이 종료되었는지를 감지하는 것을 특징으로 한 다.
또한 바람직하게는, 상기 셋/리셋 신호 발생부는, 상기 기록, 독출 및 소거 동작 중 적어도 하나의 동작이 종료된 것으로 감지된 경우 상기 리셋 신호 및/또는 셋 신호를 활성화시키는 것을 특징으로 한다.
한편, 상기 초기화 회로는, 상기 반도체 메모리 장치로 인가되는 파워를 감지하고, 상기 감지 결과를 상기 셋/리셋 신호 발생부로 제공하는 파워 감지부를 더 구비할 수 있다.
한편, 상기 주변회로는, 하나의 신호를 출력하기 위한 단위회로를 적어도 하나 이상 구비하고, 상기 초기화 회로는, 상기 단위회로 각각에 활성화된 리셋 신호 또는 셋 신호를 제공함으로써 상기 주변회로의 신호 상태가 디폴트(default) 상태가 되도록 제어할 수 있다.
한편, 상기 감지 결과에 따라, 상기 반도체 메모리 장치 내에 구비되는 모든 주변회로들의 신호 상태가 디폴트(default) 상태가 될 수 있다.
한편, 상기 감지 결과에 따라, 상기 반도체 메모리 장치 내에 구비되는 일부의 주변회로들의 신호 상태가 디폴트(default) 상태가 될 수 있다.
한편, 본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 데이터를 저장하기 위한 셀 코어와, 상기 셀 코어를 구동하기 위한 신호를 발생하는 적어도 하나의 주변회로와, 상기 반도체 메모리 장치로 인가되는 파워를 감지하고, 상기 감지 결과에 따라 상기 적어도 하나의 주변회로의 신호 상태가 제1 상태가 되도록 제어하기 위한 제1 신호를 발생하는 파워 감지부 및 상기 반도체 메모리 장치의 동작 모드를 감지하고, 상기 감지 결과에 따라 상기 적어도 하나의 주변회로의 신호 상태가 제2 상태가 되도록 제어하기 위한 제2 신호를 발생하는 모드 감지부를 구비하는 것을 특징으로 한다.
한편, 본 발명의 일실시예에 따른 반도체 장치에 따르면, 장치의 기능을 구현하기 위해 배치되는 복수의 회로블록들 및 적어도 하나의 회로블록들에 리셋 신호 및/또는 셋 신호를 제공함으로써, 상기 회로블록들의 신호 상태를 제어하는 초기화 회로를 구비하며, 상기 초기화 회로는, 장치로 인가되는 초기 파워를 감지하여 적어도 하나의 회로블록들의 신호 상태를 디폴트(default) 상태가 되도록 제어하며, 또한 장치가 스탠바이(Standby) 모드 상태인지를 감지하여 적어도 하나의 회로블록들의 신호 상태를 상기 디폴트(default) 상태가 되도록 제어하는 것을 특징으로 한다.
상기한 바와 같은 본 발명에 따르면, 반도체 메모리 장치 및 반도체 장치의 스탠바이(standby) 모드 상태에서 주변회로의 신호 상태가 디폴트(Default) 상태가 되도록 제어하므로, 스탠바이 불량(standby fail)을 감소시킬 수 있는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 반도체 장치를 나타내는 도면이다. 도 3에 도시된 반도체 장치는 그 일예로서 반도체 메모리 장치일 수 있다.
도 3에 도시된 바와 같이 반도체 메모리 장치(200)는, 셀 코어(Cell Core, 미도시)를 구동하기 위한 신호들을 발생하는 주변회로(Peripheral Circuit, 210)를 구비한다. 도 3은 일부의 주변회로만이 도시된 것으로서, 실제 반도체 메모리 장치(200)의 셀 코어(Cell Core)를 구동하기 위해서는 많은 수의 주변 회로들이 상기 반도체 메모리 장치(200) 내에 구비된다. 주변회로(210)는 반도체 메모리 장치(200)의 기록(Write), 독출(Read) 및 소거(Erase) 동작 등을 제어하기 위하여, 외부 컨트롤러로부터 데이터(D[0:n]), 클록 신호(CLK) 등을 입력받아 상기 셀 코어(Cell Core)를 구동하기 위한 신호들을 발생한다.
주변회로(210)는 하나 이상의 단위 회로들(211, 212, 213)을 구비할 수 있으며, 각각의 단위 회로는 입력되는 신호를 논리 연산하고 연산 결과를 출력한다. 일예로서 주변회로(210)가 n 개의 단위 회로들(211, 212, 213)을 구비하는 것이 도시된다.
반도체 메모리 장치(200)에 구비되는 주변회로(210)들 각각은, 장치 내에서의 기능에 따라서 다양한 형태의 논리 회로들을 구비한다. 일예로서, 주변회로(210)에 구비되는 단위 회로들(211, 212, 213) 각각은, 입력되는 신호에 대해 소 정의 연산을 처리하고 그 연산결과를 출력하기 위한 조합(combinational) 논리회로를 구비할 수 있으며, 또한 적어도 하나의 플립플롭을 포함하는 순차(sequential) 논리회로를 구비할 수 있다. 자세하게는, 단위회로들(211, 212, 213) 각각은, 순차(sequential) 논리회로로서 적어도 하나의 플립플롭을 구비하며, 상기 순차(sequential) 논리회로의 출력과 조합(combinational) 논리회로의 출력을 연산하는 논리 회로가 구비되는 것이 도시된다.
순차(sequential) 논리회로는 소정의 클록신호(CLK)에 동기하여 입력 데이터(D[0:n])를 출력하며, 또한 리셋 신호(RN) 또는 셋 신호(SN)에 응답하여 그 출력이 특정한 상태가 되도록 한다. 또한, 리셋 신호(RN) 또는 셋 신호(SN)가 단위회로들(211, 212, 213) 각각으로 입력됨에 따라, 단위회로들(211, 212, 213) 각각의 출력은 조합(combinational) 논리회로의 출력 상태에 관계없이 일정한 값을 갖는다.
한편, 본 발명의 일실시예에 따른 반도체 메모리 장치(200)는 초기화 회로(220)를 더 구비한다. 반도체 메모리 장치(200)로 파워(Power)가 인가되면 초기화(initialization) 동작이 수행된다. 상기 초기화 회로(220)는 반도체 메모리 장치(200)로 초기 인가되는 파워를 감지하고, 파워 감지 결과에 따라 리셋 신호(RN) 및/또는 셋 신호(SN)를 활성화하여 출력한다. 상기 초기화 과정에서, 단위회로들(211, 212, 213) 각각으로 리셋 신호(RN) 또는 셋 신호(SN)가 제공됨에 의하여, 주변회로(210)의 신호 상태가 디폴트(default) 상태가 되도록 한다. 반도체 메모리 장치(200)의 테스트 수행과정에서, 소정의 패턴을 주변회로(210)로 인가하고 라인 결함에 따른 누설 전류(current leakage)가 일정 이상 발생하면 해당 장치를 불량 처리하므로, 초기화 과정에서 설정되는 상기 신호의 디폴트 상태(Default State)에서는 주변회로(210)에서 누설 전류가 발생하지 않는다.
한편, 반도체 장치의 고집적화 추세에 따라 공정이 미세화되므로, 신호 라인들 사이에 브릿지(bridge)가 발생할 확률이 커지게 된다. 상기 브릿지(bridge) 발생에 의하여 스탠바이 불량(standby fail)이 발생할 확률 또한 커지게 된다. 상기 주변회로(210)의 신호 상태가 디폴트 상태(Default State)인 경우 누설 전류(current leakage)가 발생하지 않았더라도, 반도체 메모리 장치(200)의 소정의 동작 모드 종료 후 스탠바이(standby) 상태에서 누설 전류(current leakage)가 발생할 수 있다. 즉, 다양한 동작 모드를 수행하는 동안 주변회로(210)의 신호 상태는 다양하게 변할 수 있는데, 상기 주변회로(210)의 신호 상태의 패턴에 따라서 브릿지(bridge)가 발생한 신호 라인들을 통하여 누설 전류(current leakage)가 발생할 수 있다.
상기와 같은 스탠바이 불량(standby fail)을 감소시키기 위하여, 본 발명의 일실시예에 따른 반도체 메모리 장치(200)에 구비되는 초기화 회로(220)는, 반도체 메모리 장치(200)의 동작 모드를 더 감지하고, 상기 감지 결과에 따라 주변회로(210)의 신호 상태를 가변시킨다. 바람직하게는, 초기화 회로(220)는 반도체 메모리 장치(200)의 기록, 독출 및 소거 동작 중 적어도 하나의 동작 모드를 감지한다. 상기 감지 결과, 셀 코어(Cell Core)에 대한 데이터 기록 및 독출 동작을 수행하지 않는 스탠바이(standby) 모드인 것으로 감지되면, 주변회로(210)의 신호 상태가 누설 전류(current leakage)가 발생되지 않는 패턴을 갖도록 한다. 바람직하게 는, 상기 동작 모드의 감지 결과에 따라 초기화 회로(220)가 리셋 신호(RN) 및/또는 셋 신호(SN)를 활성화하여 출력함으로써, 주변회로(210)의 신호 상태가 초기화 과정에서 설정되었던 디폴트(default) 상태와 동일한 상태가 되도록 한다.
상기와 같이 동작하는 반도체 메모리 장치(200)에 구비되는 초기화 회로(220)의 자세한 동작을 설명하면 다음과 같다.
도 4는 도 3의 초기화 회로를 구체적으로 나타내는 블록도이다. 도 4에 도시된 바와 같이 초기화 회로(220)는, 반도체 메모리 장치(200)로 인가되는 파워를 감지하기 위한 구성과, 반도체 메모리 장치(200)의 기록, 독출 및 소거 등의 동작이 종료되었는지를 감지하는 구성을 포함할 수 있다. 이를 위하여 초기화 회로(220)는, 파워 감지부(221)와 모드 감지부(222)를 구비할 수 있다. 또한, 파워 및/또는 동작 모드를 감지한 결과에 따라 주변회로(210)의 신호 상태를 제어하기 위하여, 상기 초기화 회로(220)는 리셋 신호 및/또는 셋 신호를 활성화하여 출력하는 셋/리셋 신호 발생부(223)를 더 구비할 수 있다.
파워 감지부(221)는 반도체 메모리 장치(200)로 인가되는 초기 파워를 감지하고, 상기 감지 결과에 따라 제1 신호(C1)를 발생하며, 상기 발생된 제1 신호(C1)를 셋/리셋 신호 발생부(223)로 제공한다. 또한, 모드 감지부(222)는 반도체 메모리 장치(200)의 기록, 독출 및 소거 등의 동작이 종료됨에 따라 스탠바이(standby) 모드 상태인지를 감지하고, 상기 감지 결과에 따라 제2 신호(C2)를 발생하며, 상기 발생된 제2 신호(C2)를 셋/리셋 신호 발생부(223)로 제공한다.
셋/리셋 신호 발생부(223)는 제1 신호(C1) 및 제2 신호(C2)에 응답하여 적어 도 하나의 제3 신호를 활성화하여 출력한다. 바람직하게는 상기 제3 신호는 리셋 신호(RN) 및/또는 셋 신호(SN)를 포함할 수 있다. 즉, 반도체 메모리 장치(200)로 초기 파워가 인가되면, 셋/리셋 신호 발생부(223)는 주변회로(210)의 단위회로들(211, 212, 213) 각각으로 리셋 신호(RN) 또는 셋 신호(SN)를 제공함으로써, 주변회로(210)의 신호 상태가 디폴트(default) 상태가 되도록 한다. 또한, 반도체 메모리 장치(200)의 셀 코어(Cell Core)에 데이터를 기록하거나 셀 코어(Cell Core)에 저장된 데이터를 독출(read)하는 액티브(active) 모드에서는 리셋 신호(RN) 및 셋 신호(SN)는 비활성화된다. 이후 반도체 메모리 장치(200)가 스탠바이(standby) 모드 상태가 되면 셋/리셋 신호 발생부(223)는 다시 리셋 신호(RN) 및/또는 셋 신호(SN)를 활성화하여 출력하고, 이에 따라 주변회로(210)의 신호 상태가 디폴트(default) 상태가 되도록 한다.
한편, 상술하였던 바와 같이 실제 반도체 메모리 장치(200)의 셀 코어(Cell Core)를 구동하기 위해서는 많은 수의 주변 회로들이 상기 반도체 메모리 장치(200) 내에 구비되는데, 반도체 메모리 장치(200)가 스탠바이(standby) 모드 상태에 있음이 감지되면, 스탠바이 불량(standby fail)이 발생하는 일부의 주변 회로들의 신호 상태를 디폴트(default) 상태가 되도록 할 수 있다. 한편, 스탠바이(standby) 모드 상태에서는 반도체 메모리 장치(200)가 실제 동작하지 않는 상태이므로, 반도체 메모리 장치(200) 내에 구비되는 모든 주변 회로들의 신호 상태를 디폴트(default) 상태가 되도록 하여도 무방하다.
한편, 상술한 바에 따르면, 반도체 메모리 장치(200)의 스탠바이(standby) 모드 상태에서, 주변회로(210)의 신호 상태를 초기화 과정시 설정되는 디폴트(default) 상태와 동일한 상태로 변동시킴이 개시되었다. 그러나 본 발명의 실시예의 범위가 반드시 이에 국한될 필요는 없다. 브릿지(bridge)가 발생한 신호 라인들 사이에 누설 전류(current leakage)가 발생하지 않도록 하는 신호의 패턴은 다양하게 존재하므로, 스탠바이(standby) 모드 상태에서 주변회로(210)의 신호 상태가 누설 전류(current leakage)가 발생하지 않도록 하는 특정한 패턴이 되도록 제어할 수도 있다. 이를 구현하기 위한 구체적인 회로는 앞서 본원에 개시된 사항을 이용하여 용이하게 구현될 수 있는 것이므로, 이에 대한 자세한 설명은 생략한다.
한편, 본 발명의 실시예와 관련하여 반도체 메모리 장치를 중심으로 구체적으로 설명하였으나, 본 발명의 실시예는 메모리 장치 뿐 아니라 반도체 장치 전체에 걸쳐서 적용될 수 있다. 즉, 일반적인 반도체 장치의 경우 각각의 기능을 구현하기 위한 복수의 회로 블록들을 갖는다. 또한 반도체 장치로 파워가 인가되는 경우 적어도 하나의 회로 블록들로 리셋 신호 및/또는 셋 신호를 제공함으로써, 상기 회로 블록들의 신호 상태가 디폴트(default) 상태가 되도록 한다.
이에 따라 본 발명의 실시예는 상기 반도체 장치에 적용이 가능하다. 즉, 반도체 장치의 기능을 수행하기 위한 실제 동작과 동작(액티브 모드(active mode))들 사이에는 스탠바이(standby) 모드가 존재한다. 상기 반도체 장치가 장치의 모드를 감지하는 블록과 리셋 신호 및/또는 셋 신호를 발생하는 블록을 구비함으로써, 상기 장치의 스탠바이(standby) 모드에서 적어도 하나의 회로 블록들의 신호 상태가 디폴트(default) 상태가 되도록 제어할 수 있다.
도 5는 본 발명의 실시예에 따른 반도체 메모리 장치의 전체적인 동작을 나타내는 파형도이다.
도시된 바와 같이, 반도체 메모리 장치로 파워가 인가되면, 상기 파워를 감지하여 셀 코어(Cell Core)를 구동하기 위한 주변 회로들을 초기화 시킨다. 즉, 파워를 감지함에 따라, 리셋 신호(RN) 및/또는 셋 신호(SN)를 활성화시켜 적어도 하나의 주변 회로들로 제공한다. 주변 회로는 상기 활성화된 리셋 신호(RN) 및/또는 셋 신호(SN)에 응답하여, 그 신호 상태가 디폴트(default) 상태가 된다.
이후 반도체 메모리 장치의 액티브 모드(active mode)에서 데이터 및 클록 신호 등이 주변회로로 제공됨으로써, 셀 코어(Cell Core)를 구동하기 위한 동작이 수행된다. 상기 동작이 종료되고 나면 반도체 메모리 장치는 스탠바이(standby) 모드 상태가 된다. 상기 스탠바이(standby) 모드 상태를 감지함에 따라 리셋 신호(RN) 및/또는 셋 신호(SN)는 다시 활성화된다. 이에 따라 상기 스탠바이(standby) 모드에서 주변회로의 신호 상태는 다시 디폴트(default) 상태가 된다. 이에 따라 반도체 메모리 장치의 스탠바이 불량(standby fail)을 효과적으로 감소시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 종래의 반도체 메모리 장치에 구비되는 주변회로를 나타내는 회로도이다.
도 2는 도 1의 주변회로에서 누설 전류가 발생하는 일예를 나타내는 도면이다.
도 3은 본 발명의 일실시예에 따른 반도체 장치를 나타내는 도면이다.
도 4는 도 3의 초기화 회로를 구체적으로 나타내는 블록도이다.
도 5는 본 발명의 실시예에 따른 반도체 메모리 장치의 전체적인 동작을 나타내는 파형도이다.
* 도면의 주요부분에 대한 부호의 설명 *
200: 반도체 메모리 장치
210: 주변회로 211-213: 단위회로
220: 초기화 회로
221: 파워 감지부 222: 모드 감지부
223: 셋/리셋 신호 발생부

Claims (20)

  1. 반도체 메모리 장치에 있어서,
    데이터를 저장하기 위한 셀 코어;
    상기 셀 코어를 구동하기 위한 신호를 발생하는 복수의 주변회로들(Peripheral Circuit); 및
    상기 반도체 메모리 장치의 기록, 독출 및 소거 동작 중 적어도 하나의 동작이 종료되었음을 감지함으로써 상기 반도체 메모리 장치의 동작 모드가 스탠바이 모드임을 감지하고, 상기 스탠바이 모드 감지 결과에 따라 리셋(Reset) 신호 및/또는 셋(Set) 신호를 출력하여 상기 복수의 주변회로의 신호 상태가 디폴트(default) 상태가 되도록 제어하는 초기화 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 초기화 회로는,
    상기 복수의 주변회로들 각각에 대해 활성화된 리셋 신호 또는 활성화된 셋 신호를 제공하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 삭제
  4. 제1항에 있어서, 상기 초기화 회로는,
    상기 적어도 하나의 동작이 종료됨에 따라 상기 반도체 메모리 장치가 스탠바이 모드(standby mode)인 것으로 감지된 경우, 상기 리셋 신호 및/또는 셋 신호를 활성화시키는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 초기화 회로는,
    상기 반도체 메모리 장치로 인가되는 파워를 더 감지하고, 상기 파워 감지 결과에 따라 상기 리셋 신호 및/또는 셋 신호를 활성화시키는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제1항에 있어서, 상기 초기화 회로는,
    상기 반도체 메모리 장치의 동작 모드를 감지하기 위한 모드 감지부; 및
    상기 감지 결과에 따라 리셋 신호 및/또는 셋 신호를 활성화하여 출력하는 셋/리셋 신호 발생부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 주변회로는, 하나의 신호를 출력하기 위한 단위회로를 적어도 하나 이상 구비하고,
    상기 초기화 회로는, 상기 단위회로 각각에 활성화된 리셋 신호 또는 셋 신호를 제공함으로써 상기 주변회로의 신호 상태가 디폴트(default) 상태가 되도록 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 삭제
  12. 삭제
  13. 반도체 메모리 장치에 있어서,
    데이터를 저장하기 위한 셀 코어;
    상기 셀 코어를 구동하기 위한 신호를 발생하는 적어도 하나의 주변회로;
    상기 반도체 메모리 장치로 인가되는 파워를 감지하고, 상기 감지 결과에 따라 상기 적어도 하나의 주변회로의 신호 상태가 제1 상태가 되도록 제어하기 위한 제1 신호를 발생하는 파워 감지부; 및
    상기 반도체 메모리 장치의 동작 모드를 감지하고, 상기 감지 결과에 따라 상기 적어도 하나의 주변회로의 신호 상태가 제2 상태가 되도록 제어하기 위한 제2 신호를 발생하는 모드 감지부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제13항에 있어서,
    상기 제1 상태는, 상기 반도체 메모리 장치의 초기화 과정시 설정되는 디폴트(default) 상태이며,
    상기 제2 상태는 상기 디폴트(default) 상태와 동일한 상태인 것을 특징으로 하는 반도체 메모리 장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 장치의 기능을 구현하기 위해 배치되는 복수의 회로블록들; 및
    적어도 하나의 회로블록들에 리셋 신호 및/또는 셋 신호를 제공함으로써, 상기 회로블록들의 신호 상태를 제어하는 초기화 회로를 구비하며,
    상기 초기화 회로는, 장치로 인가되는 초기 파워를 감지하여 적어도 하나의 회로블록들의 신호 상태를 디폴트(default) 상태가 되도록 제어하며, 또한 장치가 스탠바이(Standby) 모드 상태인지를 감지하여 적어도 하나의 회로블록들의 신호 상태를 상기 디폴트(default) 상태가 되도록 제어하는 것을 특징으로 하는 반도체 장치.
  20. 삭제
KR1020070130981A 2007-12-14 2007-12-14 스탠바이 불량(ｓｔａｎｄｂｙ ｆａｉｌ)을 감소시킨반도체 메모리 장치 및 반도체 장치 Active KR101283540B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070130981A KR101283540B1 (ko) 2007-12-14 2007-12-14 스탠바이 불량(ｓｔａｎｄｂｙ ｆａｉｌ)을 감소시킨반도체 메모리 장치 및 반도체 장치
US12/235,812 US7839717B2 (en) 2007-12-14 2008-09-23 Semiconductor device with reduced standby failures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070130981A KR101283540B1 (ko) 2007-12-14 2007-12-14 스탠바이 불량(ｓｔａｎｄｂｙ ｆａｉｌ)을 감소시킨반도체 메모리 장치 및 반도체 장치

Publications (2)

Publication Number Publication Date
KR20090063562A KR20090063562A (ko) 2009-06-18
KR101283540B1 true KR101283540B1 (ko) 2013-07-15

Family

ID=40753049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070130981A Active KR101283540B1 (ko) 2007-12-14 2007-12-14 스탠바이 불량(ｓｔａｎｄｂｙ ｆａｉｌ)을 감소시킨반도체 메모리 장치 및 반도체 장치

Country Status (2)

Country Link
US (1) US7839717B2 (ko)
KR (1) KR101283540B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102126436B1 (ko) * 2013-12-20 2020-06-24 삼성전자주식회사 저장 장치 및 그것의 래치 관리 방법
US11606281B2 (en) 2021-05-20 2023-03-14 Schweitzer Engineering Laboratories, Inc. Real-time digital data degradation detection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573826B1 (ko) * 2005-03-24 2006-04-26 주식회사 하이닉스반도체 반도체 기억 소자의 센스 앰프 구동 회로 및 구동 방법
KR100618702B1 (ko) * 2004-11-15 2006-09-07 주식회사 하이닉스반도체 고속 메모리 장치용 데이타 출력 제어 장치 및 그 제어 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0685847B1 (en) * 1994-05-31 2002-05-02 STMicroelectronics S.r.l. Low dissipation initialization circuit, particularly for memory registers
JP2002133878A (ja) 2000-10-23 2002-05-10 Hitachi Ltd 不揮発性記憶回路および半導体集積回路
US7848718B2 (en) * 2004-05-05 2010-12-07 St-Ericsson Sa Method apparatus comprising integrated circuit and method of powering down such circuit
KR100634455B1 (ko) 2005-06-13 2006-10-16 삼성전자주식회사 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
KR100648289B1 (ko) 2005-07-25 2006-11-23 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR100706816B1 (ko) 2006-03-10 2007-04-12 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618702B1 (ko) * 2004-11-15 2006-09-07 주식회사 하이닉스반도체 고속 메모리 장치용 데이타 출력 제어 장치 및 그 제어 방법
KR100573826B1 (ko) * 2005-03-24 2006-04-26 주식회사 하이닉스반도체 반도체 기억 소자의 센스 앰프 구동 회로 및 구동 방법

Also Published As

Publication number Publication date
KR20090063562A (ko) 2009-06-18
US7839717B2 (en) 2010-11-23
US20090154281A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
US6166960A (en) Method, system and apparatus for determining that a programming voltage level is sufficient for reliably programming an eeprom
JP2008217147A (ja) メモリシステム
JP6869315B2 (ja) 電子ヒューズ回路及びその動作方法
JP2010086523A (ja) セキュアメモリインターフェース
JP2005243176A (ja) 半導体装置及び電圧制御方法
JP2007188633A (ja) メモリアレイ試験回路
CN109087681A (zh) 存储器设备、存储器系统和存储器设备的操作方法
JP5030336B2 (ja) 半導体集積回路装置
JP2024107179A (ja) 半導体メモリ装置
KR101283540B1 (ko) 스탠바이 불량(ｓｔａｎｄｂｙ ｆａｉｌ)을 감소시킨반도체 메모리 장치 및 반도체 장치
KR100615406B1 (ko) 반도체 기억 장치 및 그 제어 방법
US7830741B2 (en) Semiconductor memory device for controlling banks
US11002790B2 (en) Power gating system
US20050235118A1 (en) Data storage circuit, data write method in the data storage circuit, and data storage device
KR20040014237A (ko) 반도체 기억 장치 및 반도체 기억 장치의 시험 방법
US7245554B2 (en) Integrated semiconductor memory with clock-synchronous access control
JP2011248952A (ja) テストモード付きフラッシュメモリ及びその接続試験方法
TWI792864B (zh) 測試系統以及測試方法
CN113724767B (zh) 半导体存储装置及快闪存储器运行方法
JP2009053130A (ja) 半導体装置
JP2008234358A (ja) 記憶装置、情報処理装置及び不正書込検出方法
TWI418813B (zh) 記憶體陣列之局部位元線缺陷之檢測方法
KR100365562B1 (ko) 반도체 기억소자의 테스트회로
WO2006119017A1 (en) Configuration finalization on first valid nand command
JP2007527091A (ja) 遅延障害を検出するためのセルフタイミング型メモリを強化するｄｆｔ技術

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071214

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110825

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20071214

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130125

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130422

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130702

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130703

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160630

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170630

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180629

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20190628

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200630

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210628

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220622

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230621

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240626

Start annual number: 12

End annual number: 12