JP5398520B2 - ワード線駆動回路 - Google Patents
ワード線駆動回路 Download PDFInfo
- Publication number
- JP5398520B2 JP5398520B2 JP2009296421A JP2009296421A JP5398520B2 JP 5398520 B2 JP5398520 B2 JP 5398520B2 JP 2009296421 A JP2009296421 A JP 2009296421A JP 2009296421 A JP2009296421 A JP 2009296421A JP 5398520 B2 JP5398520 B2 JP 5398520B2
- Authority
- JP
- Japan
- Prior art keywords
- word line
- field effect
- channel field
- effect transistor
- boost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/418—Address circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
図1は、本発明の第1実施形態に係るワード線駆動回路が適用された半導体記憶装置の概略構成を示すブロック図である。
図1において、半導体記憶装置には、メモリセルアレイ11、ドライバ13、ロウデコーダ14、カラムセレクタ15、センスアンプ16および昇圧回路17が設けられている。
ここで、メモリセルアレイ11には、メモリセル12がロウ方向およびカラム方向にマトリックス状に配置されている。そして、メモリセルアレイ11には、メモリセル12のロウ選択を行うワード線WL<0>〜WL<m>(mは2以上の整数)が設けられるとともに、ダミーワード線WLdが設けられている。なお、ダミーワード線WLdは、ワード線WL<0>〜WL<m>と同様に構成することができる。
図2において、図1の昇圧回路17には、Pチャンネル電界効果トランジスタM1、ブースト用容量C1および遅延素子D1が設けられている。ここで、Pチャンネル電界効果トランジスタM1のソースは、電源電位VDDに接続され、Pチャンネル電界効果トランジスタM1のドレインは、図1のインバータI0〜Im、Idをそれぞれ構成するPチャンネル電界効果トランジスタM21のソースに接続されている。また、Pチャンネル電界効果トランジスタM1のゲートとPチャンネル電界効果トランジスタM1のドレインとの間にはブースト用容量C1が接続され、Pチャンネル電界効果トランジスタM1のゲートとブースト用容量C1との接続点Aには、遅延素子D1を介してワード線イネーブル信号SELが入力される。
図3において、ワード線イネーブル信号SELが立ち上がる前は、Pチャンネル電界効果トランジスタM1がオンし、図1のインバータI0〜Im、IdのPチャンネル電界効果トランジスタM21のソースには電源電位VDDが供給されるとともに、ブースト用容量C1には電源電位VDDが印加され、電源電位VDDに対応した電荷が蓄積される。
Vwl=(1+Cwl/(Cwl+C1))・VDD ・・・(1)
図4は、本発明の第2実施形態に係るワード線駆動回路の昇圧回路の概略構成を示すブロック図である。
図4において、この昇圧回路には、Pチャンネル電界効果トランジスタM11、M12、Nチャンネル電界効果トランジスタM13、ブースト用容量C11、遅延素子D11、インバータIV1および昇圧時間制御回路21が設けられている。ここで、Pチャンネル電界効果トランジスタM11のソースは、電源電位VDDに接続され、Pチャンネル電界効果トランジスタM11のドレインは、図1のインバータI0〜Im、Idをそれぞれ構成するPチャンネル電界効果トランジスタM21のソースに接続することができる。また、Pチャンネル電界効果トランジスタM12とNチャンネル電界効果トランジスタM13は互いに直列接続され、Pチャンネル電界効果トランジスタM12のソースは、電源電位VDDに接続されている。また、Pチャンネル電界効果トランジスタM11のドレインとPチャンネル電界効果トランジスタM12のドレインとの間にはブースト用容量C11が接続されている。また、Nチャンネル電界効果トランジスタM13のゲートには、遅延素子D11およびインバータIV1を順次介してワード線イネーブル信号SELが入力され、Pチャンネル電界効果トランジスタM11のゲートには、遅延素子D11を介してワード線イネーブル信号SELが入力される。Pチャンネル電界効果トランジスタM12のゲートには、昇圧時間制御回路21から昇圧指示信号ST3が入力される。なお、昇圧時間制御回路21は、図1のダミーワード線WLdに蓄積される電荷量に基づいてワード線WLを昇圧させる昇圧時間を制御することができる。
図5において、ワード線イネーブル信号SELが立ち上がる前は、Pチャンネル電界効果トランジスタM11およびNチャンネル電界効果トランジスタM13がオンし、図1のインバータI0〜Im、IdのPチャンネル電界効果トランジスタM21のソースには電源電位VDDが供給されるとともに、ブースト用容量C11には電源電位VDDが印加され、電源電位VDDに対応した電荷が蓄積される。
図6において、昇圧時間生成回路21には、Pチャンネル電界効果トランジスタM14、Nチャンネル電界効果トランジスタM15、ダミー容量C12およびインバータIV2が設けられている。そして、Pチャンネル電界効果トランジスタM14のソースは電源電位VDDに接続され、Pチャンネル電界効果トランジスタM14のドレインはダミー容量C12の一端およびNチャンネル電界効果トランジスタM15のゲートに接続されている。また、Nチャンネル電界効果トランジスタM15のドレインは電源電位VDDに接続され、Nチャンネル電界効果トランジスタM15のソースはインバータIV2の入力端子に接続されている。また、Pチャンネル電界効果トランジスタM14のゲートには昇圧開始信号ST1が入力される。なお、ダミー容量C12としては、図1のダミーワード線WLdの容量に加えて、ワード線WLに付随するトランジスタの容量を用いることができる。このワード線WLに付随するトランジスタの容量とは、例えば、非選択の複数のワード線ドライバのジャンクション容量である。このジャンクション容量とは、例えば、図1のPチャンネル電界効果トランジスタM21のソース側のジャンクション容量である。
図7において、昇圧開始信号ST1が立ち下がると(時刻t21)、Pチャンネル電界効果トランジスタM14がオンし、Pチャンネル電界効果トランジスタM14に流れる電流iに応じてダミー容量C12に充電されることで、D点の電位が上昇する。そして、D点の電位がNチャンネル電界効果トランジスタM15の閾値に達すると(時刻t22)、Nチャンネル電界効果トランジスタM15がオンし、昇圧終了信号ST2が立ち上がる。そして、この昇圧開始信号ST1および昇圧終了信号ST2から昇圧指示信号ST3が生成され、図4のNチャンネル電界効果トランジスタM12のゲートに入力される。
Vwl=(q+i・t)/Cwl=VDD+i・t/Cwl ・・・(2)
t=Vthn・Cd/i ・・・(3)
t=Vthn・Cwl/i ・・・(4)
Claims (5)
- インバータの出力に基づいてワード線を駆動するドライバと、
前記インバータのPチャンネル電界効果トランジスタのソース側に接続されたブースト用容量と、
前記インバータのPチャンネル電界効果トランジスタのソース側と電源電位とを分離する第1のトランジスタと、
前記ブースト用容量を介して前記ワード線を昇圧させる昇圧時間を制御する昇圧時間制御回路を備え、
前記昇圧時間制御回路は、ダミーワード線に蓄積される電荷量に基づいて前記ワード線を昇圧させる昇圧時間を制御し、
前記昇圧時間制御回路は、前記ダミーワード線に電荷の蓄積が開始されてから、前記ダミーワード線に発生する電圧が第2のトランジスタの閾値に達するまでの時間に基づいて前記ワード線を昇圧させる昇圧時間を制御することを特徴とするワード線駆動回路。 - ワード線イネーブル信号が立ち上がる前は前記第1のトランジスタがオンし、前記第1のトランジスタを介して前記ブースト用容量および前記Pチャンネル電界効果トランジスタのソースに電源電位が印加されることを特徴とする請求項1に記載のワード線駆動回路。
- 前記ワード線イネーブル信号が立ち上がると、前記Pチャンネル電界効果トランジスタがオンし、前記ワード線に前記電源電位が印加されることを特徴とする請求項2に記載のワード線駆動回路。
- 前記ワード線イネーブル信号の立ち上がりから遅延時間だけ経過すると、前記Pチャンネル電界効果トランジスタがオフし、前記ワード線の電位が前記ブースト用容量を介して前記電源電位より大きな値に昇圧されることを特徴とする請求項3に記載のワード線駆動回路。
- 前記インバータは前記ワード線ごとに設けられ、
前記ブースト用容量および前記第1のトランジスタは、前記ワード線ごとに設けられた複数のインバータにて共用されることを特徴とする請求項1に記載のワード線駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009296421A JP5398520B2 (ja) | 2009-12-25 | 2009-12-25 | ワード線駆動回路 |
US12/885,305 US8270247B2 (en) | 2009-12-25 | 2010-09-17 | Word line driving circuit and semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009296421A JP5398520B2 (ja) | 2009-12-25 | 2009-12-25 | ワード線駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011138570A JP2011138570A (ja) | 2011-07-14 |
JP5398520B2 true JP5398520B2 (ja) | 2014-01-29 |
Family
ID=44187424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009296421A Expired - Fee Related JP5398520B2 (ja) | 2009-12-25 | 2009-12-25 | ワード線駆動回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8270247B2 (ja) |
JP (1) | JP5398520B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5443420B2 (ja) * | 2011-03-23 | 2014-03-19 | 株式会社東芝 | 半導体記憶装置 |
US8659972B2 (en) * | 2011-09-12 | 2014-02-25 | Qualcomm Incorporated | Adaptive read wordline voltage boosting apparatus and method for multi-port SRAM |
US9013949B2 (en) * | 2011-12-19 | 2015-04-21 | Advanced Micro Devices, Inc. | Memory access control system and method |
JP5922952B2 (ja) * | 2012-03-05 | 2016-05-24 | エスアイアイ・セミコンダクタ株式会社 | 不揮発性半導体記憶装置 |
US9142275B2 (en) * | 2012-10-31 | 2015-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wordline tracking for boosted-wordline timing scheme |
US9460776B2 (en) | 2013-01-23 | 2016-10-04 | Nvidia Corporation | SRAM voltage assist |
US9171634B2 (en) * | 2013-03-14 | 2015-10-27 | Arm Limited | Memory device and method of controlling leakage current within such a memory device |
US9030863B2 (en) | 2013-09-26 | 2015-05-12 | Qualcomm Incorporated | Read/write assist for memories |
US9245602B2 (en) * | 2013-12-10 | 2016-01-26 | Broadcom Corporation | Techniques to boost word-line voltage using parasitic capacitances |
ITUA20163999A1 (it) | 2016-05-31 | 2017-12-01 | St Microelectronics Srl | Dispositivo di memoria con lettura progressiva di riga e relativo metodo di lettura |
US10714166B2 (en) * | 2018-08-13 | 2020-07-14 | Micron Technology, Inc. | Apparatus and methods for decoding memory access addresses for access operations |
US11373702B2 (en) * | 2018-10-31 | 2022-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Boost schemes for write assist |
US11170830B2 (en) * | 2020-02-11 | 2021-11-09 | Taiwan Semiconductor Manufacturing Company Limited | Word line driver for low voltage operation |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0812754B2 (ja) * | 1990-08-20 | 1996-02-07 | 富士通株式会社 | 昇圧回路 |
JP3161052B2 (ja) * | 1992-07-10 | 2001-04-25 | 富士通株式会社 | 不揮発性半導体記憶装置 |
KR960006377B1 (ko) * | 1993-11-17 | 1996-05-15 | 삼성전자주식회사 | 반도체 메모리장치의 워드라인 로딩 보상 회로 |
JPH08111094A (ja) * | 1994-10-12 | 1996-04-30 | Nec Corp | スタチック型半導体記憶装置 |
JP2720812B2 (ja) * | 1995-03-17 | 1998-03-04 | 日本電気株式会社 | 半導体記憶装置 |
JP3157697B2 (ja) | 1995-04-28 | 2001-04-16 | 日本電気株式会社 | 半導体記憶装置 |
EP0814481B1 (en) * | 1996-06-18 | 2002-03-20 | STMicroelectronics S.r.l. | Low-supply-voltage nonvolatile memory device with voltage boosting |
JP3220035B2 (ja) * | 1997-02-27 | 2001-10-22 | エヌイーシーマイクロシステム株式会社 | スタチック型半導体記憶装置 |
JP3346273B2 (ja) | 1998-04-24 | 2002-11-18 | 日本電気株式会社 | ブースト回路および半導体記憶装置 |
JP3698550B2 (ja) | 1998-07-02 | 2005-09-21 | 富士通株式会社 | ブースト回路及びこれを用いた半導体装置 |
DE69931524T2 (de) | 1999-02-02 | 2007-05-03 | Macronix International Co. Ltd. | Verbesserte spannungserhöhungsschaltung für wortleitung |
JP2000285680A (ja) | 1999-03-31 | 2000-10-13 | Seiko Epson Corp | 半導体記憶装置及びその製造方法 |
US6646950B2 (en) | 2001-04-30 | 2003-11-11 | Fujitsu Limited | High speed decoder for flash memory |
US6469942B1 (en) | 2001-07-31 | 2002-10-22 | Fujitsu Limited | System for word line boosting |
JP2003281893A (ja) | 2002-03-22 | 2003-10-03 | Seiko Epson Corp | 半導体記憶装置及び電子機器 |
US7403418B2 (en) * | 2005-09-30 | 2008-07-22 | Silicon Storage Technology, Inc. | Word line voltage boosting circuit and a memory array incorporating same |
JP2008021371A (ja) | 2006-07-13 | 2008-01-31 | Renesas Technology Corp | 半導体回路 |
-
2009
- 2009-12-25 JP JP2009296421A patent/JP5398520B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-17 US US12/885,305 patent/US8270247B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110158029A1 (en) | 2011-06-30 |
JP2011138570A (ja) | 2011-07-14 |
US8270247B2 (en) | 2012-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5398520B2 (ja) | ワード線駆動回路 | |
CN100527273C (zh) | 电压供应电路和半导体存储器 | |
US8675422B2 (en) | Semiconductor device | |
US7852704B2 (en) | Semiconductor storage device | |
JPH05217372A (ja) | 半導体メモリ装置 | |
US8072823B2 (en) | Semiconductor memory device | |
TW201514991A (zh) | 記憶體及其操作電壓開關電路的方法 | |
KR101026658B1 (ko) | 단일-종단 감지 증폭기를 갖는 반도체 디바이스 | |
US8400848B2 (en) | Bit line negative potential circuit and semiconductor storage device | |
JP5352077B2 (ja) | 半導体集積回路 | |
JP2008159188A (ja) | 半導体記憶装置 | |
US9208830B2 (en) | Semiconductor memory device | |
JP2016012383A (ja) | スタティックram | |
JPH11250665A (ja) | 半導体集積回路 | |
US9177637B1 (en) | Wide voltage range high performance sense amplifier | |
US9691499B1 (en) | Semiconductor memory device | |
US20140050018A1 (en) | Semiconductor memory device | |
US8400850B2 (en) | Semiconductor storage device and its cell activation method | |
JP2013246862A (ja) | 半導体記憶装置 | |
JPH0935476A (ja) | 可変プレート電圧発生回路を具備する半導体メモリ装置 | |
JP2005182876A (ja) | 半導体読み出し回路 | |
US8509002B2 (en) | Semiconductor memory device and method of driving the same | |
JP4872976B2 (ja) | 強誘電体メモリ装置 | |
JP2018073449A (ja) | 半導体記憶装置 | |
JP2007157255A (ja) | 強誘電体メモリ装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131022 |
|
LAPS | Cancellation because of no payment of annual fees |