JP2005182876A - 半導体読み出し回路 - Google Patents
半導体読み出し回路 Download PDFInfo
- Publication number
- JP2005182876A JP2005182876A JP2003419757A JP2003419757A JP2005182876A JP 2005182876 A JP2005182876 A JP 2005182876A JP 2003419757 A JP2003419757 A JP 2003419757A JP 2003419757 A JP2003419757 A JP 2003419757A JP 2005182876 A JP2005182876 A JP 2005182876A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- data line
- circuit
- line
- potential difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Read Only Memory (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
【課題】 複数のデータ線の読み出し時に1つのリファレンス電位を共通に利用する回路構成において、1つのデータ線に不具合が生じても、他の正常なデータ線の読み出し動作に影響を及ぼさない半導体読み出し回路を提供する。【解決手段】 複数のデータ線D1〜Dmの電位を、データ線毎に設けられたセンスアンプ12を用いて、共通のリファレンスデータ線Drefの電位と比較することで各別に読み出す半導体読み出し回路であって、センスアンプ12の読み出し動作開始前に、センスアンプ12がデータ線の電位とリファレンスデータ線の電位の電位差を各別に検出した出力OUT1〜OUTmに基づいて、該電位差を各別に小さくするように、各データ線の電位を制御する電流制御回路13,14を、データ線毎に備えている。
【選択図】 図1
Description
図1は、本発明回路1の回路構成を示す回路図である。本実施形態では、複数のメモリアレイMA1〜MAmを備えた半導体装置を想定し、各メモリアレイにおいて、半導体装置に外部から入力された或いは半導体装置内で生成されたアドレス信号によって夫々1つのメモリセルMCが選択され、選択されたメモリセルに記憶されたデータが、メモリアレイ単位に設けられたデータ線D1〜Dmに微小な電位変化として現れ、そのデータ線D1〜Dmの電位を共通のリファレンスデータ線Drefの電位と比較増幅して、各メモリアレイから同時に各1つずつデータを読み出す構成となっている。
第1実施形態の本発明回路10では、データ線Diと接地線との間にPMOS13とNMOS14からなる直列回路を挿入して、データ線Diから接地線へ流れる電流量を、データ線Diの電位VDiとリファレンス電位Vrefとの電位差の検出出力である出力OUTiの電位に応じて制御する電流制御回路を構成していた。これに対し、第2実施形態の本発明回路20では、図3に示すように、PMOS13をNMOS23に代えて、センスアンプ12への差動入力の極性を反転させることで、第1実施形態と同様のイコライズ機能を奏するように構成してもよい。尚、第2実施形態の本発明回路20の回路構成のその他の部分は、第1実施形態と同じであるので、重複する説明は割愛する。
また、ビット線BLのプリチャージが寄生容量等の影響により遅い場合には、データ線Diのプリチャージ時間が長くなるため、データ線Diとリファレンスデータ線Drefをイコライズするための電流を、データ線Diのプリチャージ用の電流と兼用することで、つまり、上記電流制限回路をデータ線Diと電源線の間に形成することで、プリチャージ時間の短縮化を図ることができる。従って、第3実施形態の本発明回路30では、図4に示すように、データ線Diと電源線の間に、PMOS33とPMOS34の直列回路を挿入し、PMOS33のゲートをセンスアンプ12の出力OUTiに、ソースをPMOS34のドレインに、ドレインをデータ線Diに接続し、PMOS34のゲートをイコライズ信号SEに、ソースを電源線に、ドレインをPMOS33のソースに接続して上記電流制限回路を構成する。この場合、センスアンプ12に対する差動入力の極性は、第2実施形態と同様に、第1実施形態に対して反転させる。
第3実施形態の本発明回路30では、データ線Diと電源線との間にPMOS33とPMOS44からなる直列回路を挿入して、電源線からデータ線Diへ流れる電流量を、データ線Diの電位VDiとリファレンス電位Vrefとの電位差の検出出力である出力OUTiの電位に応じて制御する電流制御回路を構成していた。これに対し、第4実施形態の本発明回路40では、図5に示すように、PMOS33をNMOS43に代えて、センスアンプ12への差動入力の極性を反転させる(第1実施形態の極性と同じにする)ことで、第3実施形態と同様のプリチャージ兼イコライズ機能を奏するように構成してもよい。
図8に、第5実施形態に係る本発明回路60の回路構成を示す。上記第1〜第4実施形態の本発明回路10〜40では、データ線Diと接地線または電源線との間にPMOSとNMOS、PMOS同士、或いは、NMOS同士の直列回路を挿入して、データ線Diの電位VDiとリファレンス電位Vrefとの電位差を小さくする制御回路を構成していたが、第5実施形態の本発明回路60では、センスアンプ12の出力OUTiとデータ線Diの間にゲート入力がイコライズ信号SEのNMOS63を挿入し、第1〜第4実施形態と同様の効果を奏する制御回路を構成している。
10: 本発明に係る半導体読み出し回路(第1実施形態の読み出し回路ユニット)
11、13: P型MOSFET
12: センスアンプ
14: N型MOSFET
2: 列選択回路
21: N型MOSFET
3: N型MOSFET(ビット線電位クランプ用)
5: リファレンス電位発生回路
51、52: P型MOSFET
53、54: N型MOSFET
20: 本発明に係る半導体読み出し回路(第2実施形態の読み出し回路ユニット)
23、24: N型MOSFET
30: 本発明に係る半導体読み出し回路(第3実施形態の読み出し回路ユニット)
33、34: P型MOSFET
40: 本発明に係る半導体読み出し回路(第4実施形態の読み出し回路ユニット)
43: N型MOSFET
44: P型MOSFET
60: 本発明に係る半導体読み出し回路(第5実施形態の読み出し回路ユニット)
63: N型MOSFET
BL: ビット線
BLref: リファレンスビット線
D1〜Dm: データ線
Dref: リファレンスデータ線
MA1〜MAm: メモリアレイ
MC: メモリセル
MCref: リファレンスセル
OUT1〜OUTm: センスアンプ出力
PE: 制御信号(リファレンス電位初期化用)
SAEN: 制御信号(センスアンプ活性化用)
SE: イコライズ信号
Vclmp: 中間電位
VD1〜VDm: データ線電位
Vref: リファレンス電位
YSA: 列選択信号
YSB: リファレンス列選択信号
WL: ワード線
Claims (8)
- 複数のデータ線の電位を、前記データ線毎に設けられたセンスアンプを用いて、共通のリファレンスデータ線の電位と比較することで各別に読み出す半導体読み出し回路であって、
前記センスアンプの読み出し動作開始前に、前記データ線の電位と前記リファレンスデータ線の電位の電位差を各別に検出して、前記電位差を各別に小さくするように、前記各データ線の電位を制御する制御回路を、前記データ線毎に備えていることを特徴とする半導体読み出し回路。 - 前記制御回路が、
前記データ線の電位と前記リファレンスデータ線の電位の電位差を各別に検出する電位差検出回路と、
前記各データ線と、前記リファレンスデータ線以外の所定の固定電位を供給する固定電位線との間の電流量を、対応する前記電位差検出回路の出力電圧に応じて制御する電流制御回路と、を備えて構成されることを特徴とする請求項1に記載の半導体読み出し回路。 - 前記電位差検出回路と前記センスアンプが同一回路であることを特徴とする請求項2に記載の半導体読み出し回路。
- 前記電位差検出回路が、前記データ線の電位が前記リファレンス電位より高いと前記出力電圧が低下するように構成され、
前記固定電位が接地電位であり、
前記電流制御回路が、前記データ線と前記固定電位線との間に前記電位差検出回路の出力をゲート入力とするP型MOSFETを備えて構成されていることを特徴とする請求項2または3に記載の半導体読み出し回路。 - 前記電位差検出回路が、前記データ線の電位が前記リファレンス電位より高いと前記出力電圧が上昇するように構成され、
前記固定電位が接地電位であり、
前記電流制御回路が、前記データ線と前記固定電位線との間に前記電位差検出回路の出力をゲート入力とするN型MOSFETを備えて構成されていることを特徴とする請求項2または3に記載の半導体読み出し回路。 - 前記電位差検出回路が、前記データ線の電位が前記リファレンス電位より高いと前記出力電圧が低下するように構成され、
前記固定電位が電源電位であり、
前記電流制御回路が、前記データ線と前記固定電位線との間に前記電位差検出回路の出力をゲート入力とするN型MOSFETを備えて構成されていることを特徴とする請求項2または3に記載の半導体読み出し回路。 - 前記電位差検出回路が、前記データ線の電位が前記リファレンス電位より高いと前記出力電圧が上昇するように構成され、
前記固定電位が電源電位であり、
前記電流制御回路が、前記データ線と前記固定電位線との間に前記電位差検出回路の出力をゲート入力とするP型MOSFETを備えて構成されていることを特徴とする請求項2または3に記載の半導体読み出し回路。 - 複数のデータ線の電位を、前記データ線毎に設けられたセンスアンプを用いて、共通のリファレンスデータ線の電位と比較することで各別に読み出す半導体読み出し回路であって、
前記センスアンプの読み出し動作開始前に、前記データ線と前記センスアンプの出力を短絡して、前記データ線の電位と前記リファレンスデータ線の電位の電位差を各別に小さくするように、前記各データ線の電位を制御する制御回路を、前記データ線毎に備えていることを特徴とする半導体読み出し回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003419757A JP4028840B2 (ja) | 2003-12-17 | 2003-12-17 | 半導体読み出し回路 |
TW093138174A TWI256646B (en) | 2003-12-17 | 2004-12-09 | Semiconductor readout circuit |
US11/013,119 US7057944B2 (en) | 2003-12-17 | 2004-12-14 | Semiconductor readout circuit |
EP04257744A EP1544863B1 (en) | 2003-12-17 | 2004-12-14 | Semiconductor readout circuit with equalisation circuit |
KR1020040107950A KR100645287B1 (ko) | 2003-12-17 | 2004-12-17 | 반도체 판독회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003419757A JP4028840B2 (ja) | 2003-12-17 | 2003-12-17 | 半導体読み出し回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005182876A true JP2005182876A (ja) | 2005-07-07 |
JP4028840B2 JP4028840B2 (ja) | 2007-12-26 |
Family
ID=34510645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003419757A Expired - Fee Related JP4028840B2 (ja) | 2003-12-17 | 2003-12-17 | 半導体読み出し回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7057944B2 (ja) |
EP (1) | EP1544863B1 (ja) |
JP (1) | JP4028840B2 (ja) |
KR (1) | KR100645287B1 (ja) |
TW (1) | TWI256646B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008217868A (ja) * | 2007-03-01 | 2008-09-18 | Sharp Corp | 半導体記憶装置およびこれを備えた電子機器 |
JP2009016016A (ja) * | 2007-07-09 | 2009-01-22 | Samsung Electronics Co Ltd | 半導体集積回路 |
JP2009266325A (ja) * | 2008-04-25 | 2009-11-12 | Elpida Memory Inc | 電流センス回路及びこれを備えた半導体記憶装置 |
KR20180045680A (ko) * | 2016-10-26 | 2018-05-04 | 에스케이하이닉스 주식회사 | 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7639543B2 (en) * | 2006-12-18 | 2009-12-29 | Spansion Llc | High speed cascode circuit with low power consumption |
US7755962B2 (en) * | 2007-07-09 | 2010-07-13 | Samsung Electronics Co., Ltd. | Semiconductor memory devices, memory systems and computing systems including the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0646513B2 (ja) * | 1989-07-12 | 1994-06-15 | 株式会社東芝 | 半導体記憶装置のデータ読出回路 |
US5113373A (en) * | 1990-08-06 | 1992-05-12 | Advanced Micro Devices, Inc. | Power control circuit |
JPH05166365A (ja) * | 1991-12-12 | 1993-07-02 | Toshiba Corp | ダイナミック型半導体記憶装置 |
FR2694119B1 (fr) * | 1992-07-24 | 1994-08-26 | Sgs Thomson Microelectronics | Circuit de lecture pour mémoire, avec recharge et équilibrage avant lecture. |
JPH1011974A (ja) | 1996-06-28 | 1998-01-16 | Nkk Corp | データライン電位安定化回路を有する半導体記憶装置 |
FR2801419B1 (fr) * | 1999-11-18 | 2003-07-25 | St Microelectronics Sa | Procede et dispositif de lecture pour memoire en circuit integre |
JP2002184188A (ja) * | 2000-12-18 | 2002-06-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100402243B1 (ko) * | 2001-09-24 | 2003-10-17 | 주식회사 하이닉스반도체 | 개선된 주변회로를 갖는 반도체 기억장치 |
JP2003242793A (ja) * | 2002-02-15 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びそのデータ読み出し方法 |
-
2003
- 2003-12-17 JP JP2003419757A patent/JP4028840B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-09 TW TW093138174A patent/TWI256646B/zh not_active IP Right Cessation
- 2004-12-14 EP EP04257744A patent/EP1544863B1/en not_active Expired - Fee Related
- 2004-12-14 US US11/013,119 patent/US7057944B2/en not_active Expired - Fee Related
- 2004-12-17 KR KR1020040107950A patent/KR100645287B1/ko not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008217868A (ja) * | 2007-03-01 | 2008-09-18 | Sharp Corp | 半導体記憶装置およびこれを備えた電子機器 |
JP2009016016A (ja) * | 2007-07-09 | 2009-01-22 | Samsung Electronics Co Ltd | 半導体集積回路 |
JP2009266325A (ja) * | 2008-04-25 | 2009-11-12 | Elpida Memory Inc | 電流センス回路及びこれを備えた半導体記憶装置 |
KR20180045680A (ko) * | 2016-10-26 | 2018-05-04 | 에스케이하이닉스 주식회사 | 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템 |
KR102643712B1 (ko) * | 2016-10-26 | 2024-03-06 | 에스케이하이닉스 주식회사 | 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템 |
Also Published As
Publication number | Publication date |
---|---|
JP4028840B2 (ja) | 2007-12-26 |
TWI256646B (en) | 2006-06-11 |
EP1544863A1 (en) | 2005-06-22 |
US20050135161A1 (en) | 2005-06-23 |
KR20050061389A (ko) | 2005-06-22 |
US7057944B2 (en) | 2006-06-06 |
KR100645287B1 (ko) | 2006-11-15 |
EP1544863B1 (en) | 2007-01-24 |
TW200525551A (en) | 2005-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100567686B1 (ko) | 오버드라이브 방식의 비트선 감지 증폭기를 갖는 반도체메모리 디바이스 | |
US7196965B2 (en) | Over driving control signal generator in semiconductor memory device | |
JP2008210443A (ja) | 半導体記憶装置 | |
US6856563B2 (en) | Semiconductor memory device for enhancing bitline precharge time | |
JP4186119B2 (ja) | 強誘電体メモリ装置 | |
US9177637B1 (en) | Wide voltage range high performance sense amplifier | |
JP4874637B2 (ja) | 不揮発性記憶装置およびその読出し方法 | |
US8213252B2 (en) | Semiconductor memory device comprising sense amplifiers configured to stably amplify data | |
KR100338847B1 (ko) | 센스 앰프 구동회로 | |
JP4028840B2 (ja) | 半導体読み出し回路 | |
US6324111B1 (en) | Semiconductor memory | |
US7894279B2 (en) | Semiconductor storage device comprising reference cell discharge operation load reduction | |
US6735136B2 (en) | Semiconductor memory device capable of preventing coupling noise between adjacent bit lines in different columns | |
US6714463B2 (en) | Semiconductor memory device having reduced chip select output time | |
KR20150072041A (ko) | 워드라인 구동 회로 | |
US7450453B2 (en) | Semiconductor memory device and method for driving bit line sense amplifier thereof | |
US8509002B2 (en) | Semiconductor memory device and method of driving the same | |
JP2004326929A (ja) | 半導体記憶装置 | |
JP3238481B2 (ja) | 半導体読み出し専用記憶装置 | |
JP2006260696A (ja) | 読み出し専用半導体メモリ | |
US20080219062A1 (en) | Semiconductor memory device | |
JP2001202778A (ja) | 半導体記憶装置 | |
JP2010003364A (ja) | 半導体装置及びデータ読み出し方法 | |
JPH10340582A (ja) | ダイナミック型半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |